TW498476B - Synchronization test method and circuit for the segment of memory - Google Patents

Synchronization test method and circuit for the segment of memory Download PDF

Info

Publication number
TW498476B
TW498476B TW090121413A TW90121413A TW498476B TW 498476 B TW498476 B TW 498476B TW 090121413 A TW090121413 A TW 090121413A TW 90121413 A TW90121413 A TW 90121413A TW 498476 B TW498476 B TW 498476B
Authority
TW
Taiwan
Prior art keywords
test
memory
circuit
segment synchronization
test circuit
Prior art date
Application number
TW090121413A
Other languages
English (en)
Inventor
Shian-Je Lai
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW090121413A priority Critical patent/TW498476B/zh
Priority to US10/115,779 priority patent/US6930937B2/en
Application granted granted Critical
Publication of TW498476B publication Critical patent/TW498476B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

498476 7360twf.d〇c/〇〇9 A7 —-----—___B7 五、發明說明（/ ) 本發明是有關於一種記憶體測試方法與電路，且特別 是有關於一種記憶體之區段同步化測試方法與電路。 如第1圖繪示晶圓的示意圖所示，由於半導體的技術 不斷地進步，在晶圓（Wafer)lOO上的每一個晶粒（die)102， 其相同的面積是具有數量更多的電晶體電路，例如記憶體 的谷量便是如此。對於抹除式可程式(Erasable Programmable) 或電氣抹除式可程式（Electrically Erasable Programmable)之 記憶體的晶粒而言，除了要其容量增加之外，更要其功率 的消耗降低。 就以抹除式可程式或電氣抹除式可程式的記憶體而 言，當晶圓完成積體電路（Integrated Circuit)的製造後，要 進行晶圓良率的測試，或者是當晶粒完成封裝爲俗稱的1C 後，要進行1C的測試，所要進行測試的程序一般爲DC測 試、記憶體進行程式（program)與抹除（erase)的動作，以及 在記憶體進行程式與抹除的動作之後，讀出記憶體所儲存 的資料與其他功能測試等步驟，以得知此晶粒或1C是否正 常，若以數學式來表示之即爲A*PT+B*PT+C*PT，其中A 表示爲DC測試時間，B表示爲程式與抹除時間，C爲讀出 與其他功能測試時間，PT表示爲探測次數。 如第2A圖繪示晶粒的示意圖與第2B圖繪示1C的示 意圖所示，所謂DC測試就是由晶粒202上的焊墊（Pad)204 或者是由1C 206上的接腳(Pm)208送入直流電源，來測試 積體電路的開路與短路的狀況。接著，由測試機台（未繪示） 送入測試信號至晶粒202或1C 206中，此測試信號決定晶 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事填寫本頁) 訂· 線· 經濟部智慧財產局員工消費合作社印製 498476 ^6〇twf.doc/009 A7 B7 ^___ 經濟部智慧財產局員工消費合作社印製 發明說明（2^) 粒202或1C 206的測試模式，如記憶體進行程式或抹除的 動作。當記憶體進行程式的動作後’測試機台（未繪示）會 讀出記憶體所儲存的資料，當記憶體進行抹除的動作後， 測試機台（未繪示）會再讀出記憶體所儲存的資料，以得知 此晶粒或1C在進行程式與抹除的動作是否正常。 一般在做上述的測試時，是由測試機台所提供之測試 用頻道(channel)的數量來決定同時測試晶粒或1C的數量， 若晶圓中之晶粒或1C的數量很多時，在固定的頻道數量， 所要做程式或抹除動作之次數會很多，如此，記憶體進行 程式或抹除動作所佔用整個測試時程的時間’其是與記憶 體的容量大小成正比。早期所製作的記憶體，其容量不如 目前所製造的，所以記憶體進行程式或抹除動作所佔用整 個測試時程的時間大約20%〜30%，因爲目前所製作的記憶 體容量很大，在加上低功率1C的要求，使得記憶體進行程 式或抹除動作所佔用整個測試時程的比例將會增加甚至高 達50%以上。 因此本發明係提供一種記憶體之區段同步化測試方法 與電路，其電路利用相同的測試頻道提供更多的測試數量， 在記憶體進行程式或抹除的動作時，可以使更多的晶粒、1C 或其他元件同時進行程式或抹除的動作，如此大大地縮短 記憶體進行程式或抹除動作所需要的時間，也減少晶圓、1C 或其他元件的整個測試時程所需要的時間。 本發明係提供一種記憶體之區段同步化測試方法，係 用以測試數個記憶體元件，其包括可電氣程式或可電氣抹 4 (請先閱讀背面之注意事填寫本頁) 丨裝 · -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498476 ^36〇twf.doc/009 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（）） 除的記憶體，此記憶體之區段同步化測試方法之步驟包括： 首先，送入一測試信號；以及，根據此測試信號同時可對 這些記憶體元件來進行程式動作或抹除動作。 本發明提出一種記憶體之區段同步化測試電路，係用 以測試數個記憶體元件，其包栝可電氣程式或可電氣抹除 的記憶體’此記憶體之區段同步化測試電路包括：一讀寫 器，可接收測試信號；一選擇開關，具有一輸入端、:並 聯輸出纟而與數個輸出5而’此輸入端是親接至讀寫器；以及， 複數個測試界面’具有一測試輸入端與一測試輸出端，此 測試輸入端耦接至選擇開關的並聯輸出端與所對應之這些 輸出端的其中一個，此測試輸出端耦接至所對應之這起記 丨思體兀件的其中一個。其中，讀寫器接收測試信號後，讀 寫益將此測日式ί目號經由選擇開關與測試界面送至這幽記情 體元件，這些記憶體元件根據測試信號，在進行程式動^ 或抹除動作時，則選擇開關會接通並聯輸出端的通路，以 同時對這些記憶體元件進行程式動作或抹除動作。 爲議本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉較佳實施例’並配合所附_式，作詳細說明如下： 圖式之簡單說明： 第1圖繪示晶圓的示意圖； 第2Α圖繪示晶粒的示意圖； 第2Β圖繪示1C的示意圖； 第3圖繪示本發明之記憶體之區段同步化之測試電路 圖； 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------I----裝--- (請先閱讀背面之注音？事β:填寫本頁) 1 · •線. 498476 7360twf.doc/009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 第4A圖繪示具有內建自我測試電路之晶圓的示意 圖；以及 第4B圖繪示測試記憶體之機台的示意圖。 標號說明： 100，402 :晶圓 102，202，306，308，310，312，404，406 :晶粒 204 :焊墊 206 ： 1C 208 :接腳 300 :記憶體之區段同步化測試電路 3 0 2 :讀寫器 304 :選擇開關 306〜311，414 :測試界面 315〜320 :記憶體 322 :信號匯流排 410 :承載機台 412 :晶圓、1C或其他元件 416 :排線 418 :測試機台 實施例 第3圖繪示本發明之記憶體之區段同步化之測試電路 圖。當記憶體315〜320進行DC測試時，測試用的直流測 試電源或信號由信號匯流排（Signal Bus)322(此信號匯流排 可做雙向傳輸）由讀寫器302送至選擇開關304的輸入端 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事ml填寫本頁) 裝 · 線· 經濟部智慧財產局員工消費合作社印製 498476 7360twf.d〇c/0〇9 A7 ___ __ B7 五、發明說明（$ ) IN，再根據選擇開關304所接通的通道來對記憶體3 15〜320 的其中一個做DC測試，例如當選擇開關3〇4的輸出端S1 之通道接通時，則直流測試電源或信號經由匯流排及測試 界面306來記憶體315進行DC測試。同理，當選擇開關304 的輸出端S2、…、SN-1、SN之通道各別接通時，則直流 測試電源或信號可經由各別的匯流排及測試界面307、...、 308、309來對記憶體316、…、記憶體317、記憶體318 分別進行DC測試。當待測試的記憶體爲未封裝的晶粒狀 態，或是切割前的晶圓時，測試信號及資料可以不需要測 試界面307〜309，而仍能進行測試。 記憶體之區段同步化之測試電路300中之選擇開關 3〇4的輸入端IN是耦接至讀寫器302，選擇開關304的並 聯輸出端SP是與Μ個測試界面（如第3圖之測試界面 306〜311)並聯在一起，選擇開關304有Ν個輸出端（如第3 圖之S卜S2、…、SN-1與SN)分別耦接至Ν個測試界面（如 第3圖之測試界面306〜309)，即選擇開關3〇4的輸出端S1 是耦接至測試界面306的測試輸入端，而測試界面306的 測試輸出端耦接至記憶體315，選擇開關304的輸出端S2 是耦接至測試界面307的測試輸入端，而測試界面307的 測試輸出端耦接至記憶體316，…，選擇開關304的輸出 端SN-1是耦接至測試界面308的測試輸入端，而測試界面 3〇8的測試輸出端耦接至記憶體317，選擇開關3〇4的輸出 端SN是耦接至測試界面3〇9的測試輸入端，而測試界面3〇9 的測試輸出端耦接至記憶體318。當Μ個記憶體（如第3圖 7 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） --------------裝--- (請先閱讀背面之注音2事填寫本頁) 訂· --線· 498476 7 3 6 0twf. doc/ 0 0 9 A7 B7 五、發明說明（t) 之記憶體315〜320)(其中]V^N)要同時進行程式動作或抹除 動作時，則選擇開關304會接通並聯輸出端SP的通路，使 Μ個記憶體315〜320同時進行程式動作或抹除動作。當讀 寫器302接收到由測g式機台（未繪不）經信號匯流排322所 送出的測試信號，根據此測試信號來決定測試模式是對μ 個記憶體315〜320同時進行程式動作還是抹除動作，如此 可大大地縮短晶圓（未繪示）中之記憶體進行程式或抹除動 作所需要的時間，也縮短了整個測試時程的時間。 當記憶體315〜320進行程式或抹除動作之後，選擇開 關304所接通的通道來讀出其中一個記憶體所儲存的資 料，例如當選擇開關304的輸出端S1之通道接通時，則測 試機台（未繪示）經信號匯流排322由讀寫器302來讀出記 憶體315所儲存的資料(其中記憶體315所儲存的資料經由 測試界面306送至選擇開關304的輸出端S1)，同理，當 選擇開關304的輸出端S2、...、SN-1、SN之通道各別接 通時，則測試機台（未繪示）經信號匯流排322由讀寫器302 分別或同時讀出對應之記憶體307、...、記憶體308、記憶 體309所儲存的資料。 記憶體之區段同步化測試電路的應用很廣，如第4Α 圖繪示具有內建自我測試電路之晶圓的示意圖所示，在第 4Α圖中，可在晶圓402區域中隨意用一個晶粒404來做爲 內建自我測試電路之用，而內建自我測試電路可包括記憶 體之區段同步化測試電路（如第3圖所示），記憶體之區段 同步化測試電路（如第3圖所示）中之選擇開關302(如第3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝—— (請先閱讀背面之注意事填寫本頁) 訂 線- 經濟部智慧財產局員工消費合作社印製 498476 7 3 6 0 twf. doc/ 0 0 9 A7 B7 五、發明說明（q ) 圖所示）的輸出端可以用測試界面315〜311 (如第3圖所示) 連接至各個晶粒406之測試用焊墊，如此可達到第3圖所 要實現的目的。 記憶體之區段同步化測試電路的其他應用如第4B圖 繪示測試記憶體之機台的示意圖所示，在第4B圖中，承載 機台（Pr〇ber)410放置待測的晶圓、1C或其他元件412，測 試界面414用排線416連接至測試機台418，如此，測試 界面414透由排線416接收測試機台418所送出的測試信 號與電源，以測試待測的晶圓、1C或其他元件412。用來 測試晶圓的介面硬體電路414係爲一探針卡(Probe Card)， 而用來測試1C的測試界面414係爲一 m-Fix。記憶體之區 段同步化測試電路（如第3圖所示）可以是建構於測試界面 414或者是建構於測試機台418內，如此可使用探針卡上 的探針來測試晶圓，或使用m-Fix的接線來測試1C，便可 達到第3圖所要實現的目的。 綜合上述，以數學式表示之即爲A*PT+B + C*PT，與 習知之數學式相比較可以發現，習知的方法在進行程式或 抹除動作所花費的時間，其取決於探針與晶粒的數量，而 本發明可以一次同時對晶圓中所有的晶粒進行程式或抹除 的動作。 因此，本發明的優點係在晶圓中的內建自我測試電 路、界面硬體電路或測試機台中建構記憶體之區段同步化 測試電路，其電路利用相同的測試頻率提供更多的測試數 量，在記憶體進行程式或抹除的動作時，可以使更多的晶 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事填寫本頁) · •線· 經濟部智慧財產局員工消費合作社印製 498476 7 3 6 0 twf. doc/Ο Ο 9 Α7 __ Β7 五、發明說明（8 ) 粒、1C或其他元件同時進行程式或抹除的動作，如此大大 地縮短記憶體進行程式或抹除動作所需要的時間，也減少 晶圓、1C或其他元件的整個測試時程所需要的時間。 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明，任何熟習此技藝者，在不脫離本 發明之精神和範圍內，當可作各種之更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事H填寫本頁) ;裝 · 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 498476 A8 B8 7 3 6 0 twf . doc/ Ο Ο 9 C8 D8 六、·申請專利範圍 1. 一種記憶體之區段同步化測試方法，係用以測試複 數個記憶體元件，其包括可電氣程式或可電氣抹除之記憶 體，該記憶體之區段同步化測試方法之步驟包括： 送入一測試信號；以及 根據該測試信號同時可對該些記憶體元件進行一程式 動作與一抹除動作之二者擇其一。 2. 如申請專利範圍第1項所述之記憶體之區段同步化 測試方法，其中測試該些記憶體元件更包括一 DC測試與 一讀取資料動作。 3. —種記憶體之區段同步化測試電路，係用以測試複 數個記憶體元件，其包括可電氣程式或可電氣抹除之記憶 體，記憶體之區段同步化測試電路包括： 一讀寫器，可傳送與接收一測試信號； 一選擇開關，具有一輸入端、一並聯輸出端與複數個 輸出端，該輸入端是耦接至該讀寫器；以及 複數個測試界面，具有一測試輸入端與一測試輸出 端，該測試輸入端耦接至該選擇開關之該並聯輸出端與所 對應之該些輸出端的其中一個，該測試輸出端耦接至所對 應之該些記憶體元件的其中一個； 其中，該讀寫器接收該測試信號後，該讀寫器將該測 試信號經由該選擇開關與該測試界面送至該些記憶體元 件，該些記憶體元件根據該測試信號，在進行一程式動作 與一抹除動作之二者擇其一時，則該選擇開關會接通該並 聯輸出端的通路，以同時對該些記憶體元件進行該程式動 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閱讀背面之注意事寫本頁) . --線- 498476 B8 7 3 6 0 twf . doc/ Ο Ο 9 C8 D8 六、申請專利範圍 作與該抹除動作之二者擇其一。 4. 如申請專利範圍第3項所述之記憶體之區段同步化 測試電路，其中記憶體之區段同步化測試電路係建構於一 晶元上之一內建自我測試電路。 5. 如申請專利範圍第3項所述之記憶體之區段同步化 測試電路，其中記憶體之區段同步化測試電路係建構於一 介面硬體電路，該介面硬體電路是在一測試機台與一承載 機台之間。 6. 如申請專利範圍第3項所述之記憶體之區段同步化 測試電路，其中記憶體之區段同步化測試電路係建構於一 測試機台。 7. 如申請專利範圍第3項所述之記憶體之區段同步化 測試電路，記憶體之區段同步化測試電路測試該些記憶體 元件更包括一 DC測試與一讀取資料動作。 --------------裝--- (請先閱讀背面之注意事<3^^寫本頁) 訂· 線· 經濟部智慧財產局員工消費合作社印製 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090121413A 2001-08-30 2001-08-30 Synchronization test method and circuit for the segment of memory TW498476B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090121413A TW498476B (en) 2001-08-30 2001-08-30 Synchronization test method and circuit for the segment of memory
US10/115,779 US6930937B2 (en) 2001-08-30 2002-04-03 Sector synchronized test method and circuit for memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090121413A TW498476B (en) 2001-08-30 2001-08-30 Synchronization test method and circuit for the segment of memory

Publications (1)

Publication Number Publication Date
TW498476B true TW498476B (en) 2002-08-11

Family

ID=21679200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121413A TW498476B (en) 2001-08-30 2001-08-30 Synchronization test method and circuit for the segment of memory

Country Status (2)

Country Link
US (1) US6930937B2 (zh)
TW (1) TW498476B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117490B2 (en) * 2005-11-30 2012-02-14 Kelsey-Hayes Company Microprocessor memory management
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
CN101978485B (zh) * 2008-03-26 2012-07-04 爱德万测试株式会社 探针晶片、探针装置以及测试系统
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
CN106711139B (zh) * 2015-11-18 2019-09-17 凌阳科技股份有限公司 多晶胞芯片
CN107677951B (zh) * 2017-08-29 2019-12-06 深圳市江波龙电子股份有限公司 Die测试装置及方法
CN107680633B (zh) * 2017-08-29 2022-05-27 深圳市江波龙电子股份有限公司 Dram测试装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5861660A (en) * 1995-08-21 1999-01-19 Stmicroelectronics, Inc. Integrated-circuit die suitable for wafer-level testing and method for forming the same
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP2001176299A (ja) 1999-12-16 2001-06-29 Toshiba Corp 不揮発性半導体記憶装置
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
DE10034900C2 (de) * 2000-07-18 2002-07-18 Infineon Technologies Ag System zum Test schneller synchroner Digitalschaltungen, insbesondere Halbleiterspeicherbausteinen

Also Published As

Publication number Publication date
US6930937B2 (en) 2005-08-16
US20030043662A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
CN100580815C (zh) 具有测试装置的存储模块
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US20060253266A1 (en) Integrated circuit test array including test module
TW200416932A (en) Testing of a semiconductor device
DE69223461D1 (de) Konfigurable Selbstprüfung für integrierte RAMs
US20080204066A1 (en) Automatic test equipment capable of high speed test
US6181616B1 (en) Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
CN100409163C (zh) 数据处理装置和具有该数据处理装置的电子设备
US7526700B2 (en) Semiconductor integrated circuit device
JP2005030877A (ja) 無線制御テスト機能を備えた半導体集積回路装置
TW498476B (en) Synchronization test method and circuit for the segment of memory
JPH09289234A (ja) 半導体装置とその試験方法及び半導体装置の試験治具
WO2000028547A1 (fr) Dispositif de stockage a semi-conducteur et systeme de test
KR19980071586A (ko) 반도체 디바이스 시험장치
CN112466388A (zh) 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
TW419666B (en) Arrangement to test several memory-chips on a wafer
KR20010028862A (ko) 내부 상태 모니터링 회로를 가지는 반도체 집적 회로 및 그를 이용한 내부 신호 모니터링 방법
US6352868B1 (en) Method and apparatus for wafer level burn-in
JP5068739B2 (ja) 集積回路試験モジュール
TW421719B (en) Arrangement to recognize the contact-fault at the test of the integrated circuits
US6981199B2 (en) Method for arranging data output by semiconductor testers to packet-based devices under test
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US20010017552A1 (en) Semiconductor device and semiconductor device testing method
CN112599183A (zh) 用于向数据路径提供时钟的设备和方法
CN112912864A (zh) 用于对闪存模块直接访问的方法和系统

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent