TW498336B - Non-volatile semiconductor device and non-volatile semiconductor memory device for storing multi-value information - Google Patents

Description

498336 五、發明說明（1) 【發明之背景 本發明係有關於一種非揮 用以對單一記憶體單元進行多值L，導體裝置，尤有關於 發性半導體裝置。 貝机之輪入與輪出之非揮 參照圖1至圖3來對相關之非揮 說明。 早^ ^ °己隐體早元結構做 一般而言，當單一或更多位 非揮發性記憶體單元時，電晶心訊儲存於-個 臨界值。 +彳电曰曰體之通道部則需具備有多種 骟期間’偵測賦予記憶體單元之臨界值種 類，且错由邏輯上計算該偵測結果而獲知多值資訊。 參照圖4來對當有2位元資訊儲存於單一記憶體單元 之讀取操作例子做說明。 預備四種臨界值，如VTO，VT1，VT2，及VT3以儲存2 位元資訊於該記憶體單元中。 另一方面，閘極電壓之設定值分別定義為1， VWD2，及VWD3。如果這樣的話，閘極電壓與臨界值間的關 係則定義於下列方程式（1)中。 0<VT0<VWD1<VT1<VWD2<VT2<VWD3<VT3 (1) 並且，當電流流經該記憶體單元時，感應放大電路則 偵測為ON狀態，而當沒有電流流經該記憶體單元時，其偵 測為OFF狀態。 現在，定義讀取之記憶體單元之臨界值為VT1。 首先，在第一讀取操作時，設定該閘極電壓為VWD1。

Hi 498336

此時，該記憶體單元因為續却橋辦置— 而*非♦私道、s : % 憶體早70之臨界值等於VT1 而並非處於導通狀態。於是，判斷變為0FF。 P边後’在第二言買取择作日车，4中兮 因此，A ~_留- +作寺°又疋該閘極電壓為VWD2。 炎古々麻A f Γ ϋ亥閘極電壓達到一較臨界值ντι 為局之層-人’則该記憶體單元虛於導 成為0N。 胃早疋處於V通狀態。結果’判斷 設定該閘極電壓為VWD3。 判斷結果經由邏輯地計算 接著’在第三讀取操作時， 在此情形下，判斷也變為0N。 上述第一至第三讀取操作之 以決定輸出資料。 如圖5所不，對每一個記憶體單元之臨 出資訊（OUT DATA)。藉此P||9仞—吹％ ,值才曰疋其輸 體單元中。 藉此則2位疋資訊可儲存於單一記憶 位元降參照圖6及圖7來對單一記憶體單元中儲存4 位兀貧訊之情形做說明。 卞 T W什4 當儲存4位元輸出眘1 ppt _ ^ t 目等於16，且豆吩，遠記憶體單元之臨界值數 ^ ^數目（即，閘極切換次數）等於1 5。 一般而言’當傳統非揮發、 要之臨界值數目（imu ΡΓ/ 有多值n時，必 列方程式來i示陶與閑極電壓切換次數侧分別由下 NTV = n2(2) GNW=NTV~1(3) 更明確地說， 2位元變為4位元時 當儲存於單一記憶體單元之輸出資訊由 ，臨界值數目將由4改變成16。同時，

498336 五、發明說明（3) 該讀取數目也由3改變成1 5 結果，要在傳統非揮發性記憶體單元内儲存更 出資訊實際上是不可能的。 並且，當ON位元在圖1至圖3所示之記憶體單元中持浐 沿著相同之字元線（閘極）方向出現時，即使當選定之a : 體具有OFF位元，電流（IL1)也無可避免地會在相= 方向流動。 如果這樣的話，該ON位元對應於可有電流流動之 το，而OFF位元則對應於不可有電流流動之單元。 為解決此問題，當讀出OFF位元時需利用=充電技 術。因此，傳統非揮發性半導體裝置必須具 複雜邏輯電路。結果，構成該設備 丁貝兄电用之 ^ W°又侑之裝置數目就變大了。 此外，即使實施了預充電，該電流（IL1) ί::操：現象阻礙了感應放大電路在侦測-微小電流時 恃體Ϊ且由臨2的設定是藉由植入離子入圖1所示之記 所充雷之咸雍讲士带的早兀之相岫早兀之資訊（臨界值） 此：ίί 擴散層(BN)數目就會不同。藉 暫也s5:计之困難度就無可避免地增大了。 【發明之綜合說明】 置，I::夠在於提供-種非揮發性半導體裝 藉由降低=ί1性記憶體單元讀出多值資訊時， 降低必要的臨界值數目來減少閉極電壓之切換次數。 498336 五、發明說明（4) 本發明之另 置，其並不需要 本發明之另 置5其能夠利用 暫態設計之困難 根據本發明 元之多值資訊於 在此情形下 域。並且，第一 域與該汲極區域 .第一閘極電 上。第二閘極電 上。 依此結構， 通道區域則儲存 如果這樣的 道區域分別賦予 於此，分別 道區域是為了產 訊* 0 目的在於提供一種非禮 丄A F輝發性半導髀驻 預充電之技術。 干¥體威 的在於提供一種非揮發性半導體 技術來減少該非揮發性半導體裝^之 一個

S 多值 度0 ，一種非揮發性半導體裝置至少儲存二 單一記憶體單元中。 一源極區域與一汲極區域作為擴散區 區域與第二通道區域配置於該源極區 ，以 通道 之間 極設 極設 置於該第一通道區域與該汲極區域之 置於該第二通道區域與該源極區域之 δ亥第一通道區域儲存第一臨界值，而第一 不同於該第一臨界值之第二臨界值。 話，則可藉由植入離子而對第一與第二通 其第一與第二臨界值。 給予該第一與第二臨界值予第一與第二通 生第一與第二臨界值之組合以作為多值資 根據本發明，一種非揮發性半導體記憶裝置至少儲存 —位兀=多值資訊於單一記憶體單元中。 在此情形下，複數之第一字元線以水平方向配置， 之擴散層則以與該第一字元線之垂直方向配置。 498336 五、發明說明（5) 戶並且複數之第二字元線乃交錯配置俾使覆蓋該擴散 第通道區域設置於該第一字元線之下且介於相鄰 擴散線之間而儲存第一臨界值。 另一方面’第二通道區域設置於第二字元線之下且介

於相鄰之擴散線之間而儲存不同於該第一臨界值之第二护 界值。 W 並且 感應放大器和至少一個擴散層相連接且產生 第一與第二臨界值之組合以作為多值資訊。 二此每一條擴散線皆具有第一寬度，而每一條 第一子兀線皆具有第二寬度。 ’、 於此種情形下，該第二寬度可較該第一寬产。 並J :較佳的是，至少要有-條擴散線接：：見。 朽該擴散線可作為任何一個源極旬及 極，而第一子70線作為在該汲極與該第—通 一閘極電極。並且，第二字元線作為 Q ^上之第 道區域上之第二閘極電極。 ' ^ /原極與該第二通 藉由植入離子可分別給予第一盥 第二通道區域。 5 一^界值予第一與 該感應放大器給予電壓予任何一個第— 卜 極，俾使對應之通道區域不論其儲存之的與第二閘極電 狀態，且藉由逐漸改變另一閘極電極之^斤值均處於導通 第二臨界值之組合以作為多值資訊。 髮而產生第一與 舉例來纟兒’該感應放大為給予電愿早 I卞第一閘極電極，

498336 五、發明說明（6) #使第一通道區域不管第一臨界值為4 |藉由逐漸改變第二閘極電極之電壓二，處於導通狀態’ 道區域之第二臨界值。 斷儲存於第二通 並且，該感應放大器給予電壓+楚- ^ 一'間極雷；&，^[車使 第二通道區域不管第二臨界值為何均處於導 由逐漸改變第一閑極電極之電壓而判斷儲存於第一通道區 域之第一臨界值。 【較佳實施例之說明】

參照圖8，對根據本發明之實施例之記憶體單元結構 來做說明。 於此’應注思的是’ BN代表的是作為電晶體之源極區 域或是 >及極區域之擴散層。第一閘極電極形成於Bn 之垂直方向，俾使橫亙於複數之BN。 此外，第二閘極電極W0RD2T與W0RD2B乃直接地形成於 擴散層之上，以作為該記憶體單元之源極。並且，該第二 閘極電極具有較BN為寬之寬度，而配置以覆蓋⑽。

於圖1 0中，該記憶體單元之源極對應於BN1，且該第 二閘極電極W0RD2T直接形成於BN1及第二通道區域（CH2)之 上0 此外，第一閘極電極W0RD1直接形成於BNO與第一通道 區域（CH1)之上，以作為該記憶體單元之汲極。 在此情形下，離子可植入至配置於BNO與BN1之間之通 道區域CH1與CH2以分別獲得臨界值。

第10頁 498336 五、發明說明（7) t後乡照圖1 3，對單一記憶體單元儲存2位元資訊 時，該記憶體單元之操作來做說明。 … 現在’CH1之臨界值定義為ντο (0V < ντο < 1/2VCC) ’而CH2之臨界值定義為vn (1/2VCC < VCC)。 、 s在項取操作期間，電流自βΝ〇流至M1時， 放大電路判斷為⑽狀態，而當無電流流動 厂、 OFF狀態。 彳叫句 在此h形下’當圖1 2所示之記憶體單元進行讀出時， W0RD1與W0RD2之操作則表示於圖13中。於此，縱軸代表電 壓’而橫軸表示時間。 在圖13中’在第一讀取時間期間，該w〇RIH設定為VCc 層次。於此情形下，ντ〇與^1皆具有較vcc為低之層次。 因此，CH1之區域處於導通狀態。 在此情形時，W0RD2T之層次設定為1/2VCC。如果這樣 的話’因為CH2之臨界值等於ντί，故無電流自BN0流至 BN1。結果，該感應放大器判斷為〇FF狀態。 在第二讀取時間期間，該W0RD1改變至1/2VCC之層 次’且WORD2T改變至VCC之層次。就如第一讀取時間，因 為CH2之臨界值低於VCC，故CH2區域處於導通狀態。 在此情形時，CH1之臨界值等於VT0，且低於1/2VCC。 因此，CH1區域處於導通狀態。結果，電流自βΝ〇流至 ΒΝ1，且判斷變為ON狀態。 雖然是以W0RD2T為例來做說明，但當使用W0RD2B時，

第11頁 498336 五、發明說明（8) 操作也是相同的。在讀取操作時間期間， W0RD2T及W0RD2B中的任何一個。 “也^於 圖14表示出當CH1與CH2之臨界值組人眛夕接订 如圖14所示，當指定輸出資料（〇UT DATA)於二盥果# :r:::斷結果之組合時，2位元資料即儲存於單： 隨後說明當4位元資訊儲存於單一記憶體 施例操作。 了心灵 對CH1與CH2設定四種臨界值，俾使對單一記憶體單元 之儲存資訊由2位元改變至4位元。此外，該讀取 設定為6。 在此情形下，CH1與CH2設定之臨界值定義為ντ〇， VH ’VT2 及VT3，而W0RD1，W0RD2T 與W0RD2B之電壓則定義 為VWDO，VWD1，VWD2 及VWD3。 於此例中’臨界值與閘極電壓之間的關係由下列（4 ) 式來做表示。 0 < VTO < VWDO < VT1 < VWD1 < VT2 < VWD2 < VT3 < VWD3C4) 如果這樣的話，該讀取操作將參照圖丨5，當CIj 1之臨 界值定義為VT1且CH2之臨界值定義為VT2時來做說明。 於圖15中，W0RD1之層次由虛線來代表，而w〇RD2T (或W0RD2B)之層次由實線來代表。 首先，在第一讀取時間至第三讀取時間之間，W0RD1 之層次設定為VWD3。則在第一讀取時間至第三讀取時間之

第12頁 498336 五、發明說明（9) 間，因為VWD3為較VT3高之層次，故CH1部處於導通狀態。 在此狀態時，W0RD2T之層次逐漸改變。在第一讀取時 間期間，W0RD2T設定為VWDO之層次。現在，CH2之臨界值 高於VWDO。結果，無電流流經該記憶體單元，則該判斷維 持於OFF狀態。 在第二讀取時間期間，W0RD2T之層次設定為VWD1。如 果這樣的話，無電流流經該記憶體單元，則該判斷變成 OFF狀態。 在第三讀取時間期間，W0RD2T之層次設為VWD2。於此 情形下’CH2之臨界值低於VWD2。結果，電流流經該記憶φ· 體單元，且該判斷變為ON狀態。 隨後，在第四讀取時間至第六讀取時間期間，w〇RD2T 之層次設定為VWD3。 在第四讀取時間與第六讀取時間之間，因為CH2之臨 · 界值等於V T 2 ’故C Η 2區域處於導通狀熊。 - 在第四讀取時間期間，W0RD1之層^設定為vwd2 qCH1 之臨界值等於νπ。結果，電流流經該記憶體 且該 判斷變為ON狀態。

接下來，在第五讀取時間期間，w〇RD1之層次設定為 VWD1。於此情形下，閘極電壓高於CH1之臨界值。藉此， 電流流經該記憶體單元’且該判斷變為〇N狀能。 隨後，在第六讀取時間期間，W0RD1之層“次設定為 _巧隔絕，故無電流流經該記憶體單 70 土 ’第'、S貝取時間期間，該判斷變為OFF狀態。

498336 五、發明說明（ίο) ^ ，在第一讀取時間至第三讀取時間之 定為VWD3，而WORD2丁之層次逐洳并姐θ ’W〇RDl 因此 之層次固定為VWD3，而WORD2T之層次逐漸改變。 相反地，在第四讀取時間至第六讀取時間之 WORD2T之層次固定為VWD3，而WORD1之層次逐 間/ 如圖1 6所示’在第一至第六讀取時間期間， 果指定輸出資料。藉此，4位元資料即儲存於w f判斷結 單元中。 、早一記憶體 如上所述，當該記憶體單元使用於本實施例“ 有多值η之記憶體單元而言，其必須設定之臨界 對具 (NTV)與電壓切換次數（GNW)可由下列方程式與二）目來表 NTV=n(5) GNW=(NTV-1)X 2(6) 因此，根據本發明，當許多資 ;元時，臨界值的數目(種類)與;早;體 讀出ΐ::::用形之閘極電壓切換次數來 愈高時，其愈有利。 0 果田夕值數目 並且’在讀取操作期間，嗲 鄰之記憶體單元隔絕。姓 …己隱體早兀於電性上和相 之類之電路裝置可省本:;果，如預充電電路與GND選擇器 且J名去或略過。 此外’通過相翻留一 τ Μ Λ ^ ^ ^ ^ 早70 °卩之電流總是遭隔絕。藉此，除 了精甶相鄰之記愔辦賭一 體早7L所選定之擴散層外，充電電流並 498336 五、發明說明（11) 不會對擴散層電容器流動。結果，記憶體單元總是能夠穩 定地操作。 雖然本發明至此皆是由幾個其中之實施例來做表示， 但對熟知本技藝者而言，將本發明以其他不同的方式來實 施是非常可能的。

第15頁 498336 圖式簡單說明 圖1係表示傳統記憶體單元部之圖。 圖2係沿圖1之B-B’線之橫剖面圖。 圖3係圖1之記憶體單元部之電路圖。 圖4係說明自傳統記憶體單元部讀出2位元資訊之操作 之圖。 圖5係說明當2位元資訊自傳統記憶體單元部讀出時， 讀取結果與輸出值之間之對應關係之圖。 圖6係說明自傳統記憶體單元部讀出4位元資訊之操作 之圖。 圖7係說明當4位元資訊自傳統記憶體單元部讀出時， 讀取結果與輸出值之間之對應關係之圖。 圖8係根據本發明之實施例所表示之記憶體單元部之 結構之圖。 圖9係沿圖8之A-A’線之橫剖面圖。 圖1 0係圖9虛線部之放大圖。 圖11係表示圖8之記憶體單元部之電路圖。 圖1 2係說明給予一臨界值於圖1 0所示之記憶體單元部 之狀態之圖。 圖1 3係說明當2位元資訊自本發明之記憶體單元部讀 出時，W0RD1與W0RD2之操作之圖。 圖1 4係說明當2位元資訊自本發明之記憶體單元部讀 出時，CH1與CH2臨界值之組合與輸出值之間之對應關係之 圖。 圖1 5係說明當4位元資訊自本發明之記憶體單元部讀

第16頁 498336 圖式簡單說明 出時，W0RD1與W0RD2之操作之圖。 圖1 6係說明當4位元資訊自本發明之記憶體單元部讀 出時，CH1與CH2臨界值之組合與輸出值之間之對應關係之 圖。

第17頁

Claims (1)

1. 修正 皇號89】2咖 六、申請專利範圍 1. 一種非揮發性半導體裝 儲存至少二位元之多值資訊，包含:早彻早元中 域與-汲極區域’其作為擴散區域； 弟通運區域與一第二通道區域，並阶嬰 區域與該汲極區域之間· /、配置於該源極 一第一閘極電極，苴設詈力兮筮 ， 區域之上；及 /、又置在忒第一通這區域與該汲極 ’其設置在該第二通道區域與該源極 一第二閘極電;j 區域之__t.; 該第一通道區域儲存第— 存不同於該第—臨界值之第二臨界值”弟二通道區域儲 中：2. ★口申請專利範圍第！項之非揮發性半導體裝置，其 -與第：通Ϊ Li鸥界值係藉由植入離子來分別給予該第 中： _ °月專利摩巳圍第1項之非揮發性半導體裝置，其 分別將該第一與第二蚱R 域以產生該第一與第二：；值：：：該：：與，二通道區 單 4. 一種非揮發性半導體記"；Μ:::"值資工 兀中儲存至少二位元多 ^ I置，其於早一記憶雜耳 複數之第-字元線，含： 複數之擴散層，沿該第— 複數之第二字元線， =几線之垂直方向配置； 、’a配置俾使覆蓋該擴散層； 益奴4Q 十方向配置； 1 第18 498336 差號 一:修正 — 六、申請專利範圍 一 … 一] 一第一通道區域’其設置於該第一字元線之下，且在 相鄰擴散線之間而儲存第一臨界值； 一第二通道區域’其設置於該第二字元線之下，且在 相4卩擴散線之間而儲存不同於該第一臨界值之第二臨界 值；及 一 口口 I 一感應放大裔，其和至少一個該擴散層相連接，且其 生該第一與第二臨界值之組合以作為該多值資訊。 5甘如申請專利範圍第4項之非揮發性半導體記憶裝 且’具中： 各該擴散線具有第一寬度；及 各該第二字元線具有第二寬度； ^亥苐_寬度較該第一寬度為寬。 置ΛΠ請專利範圍第4項之非揮發性半導體記憶裝 7一接地，耦合於至少一個該擴散線。 置，其$申請專利範圍第4項之非揮發性半導體記憶裝 線用作為源極區域與汲極區域中之任一者. 上之i ^m作為在該没極區域與該第一通道區域 上之°第_二==線用作為在該源極區域與該第二通道區域 —「fl徑電極。 置，8其：申請專利範圍第4項之非揮發性半導體記憶裝

   該第二值係藉由植入離子方式來分別给予 置，9其$:申請專利範圍第4項之非揮發性半導體記憶裝 該感應放大器對該盥 電壓，俾使該對應之 電極之任一者施予 處於導通狀態，且藉由逐；?=;亥儲界值為何均 10如申嗜鼻刹ΐ ί 合以作為該多值資訊。 置，其中： 觀圍弟9項之非揮發性半導體記憶裝 该感應放大器對該第一閘極電極施歹帝 由 第一通道區域不論該第一臨界值為二=土 ’俾使該 藉由逐漸改變給予該第二閘極電桎:处；¥通狀態，且 該第二通道區域之該第極之該電壓而判斷儲存於 U.如申請專利範圍第10項之非揮發性半 置，其中： 丨〜衣 該感應放大：ϊ ΐ第ΐ閘極電極施予該電壓，俾使該 第二通邁區域不：以二：二界值均處於導通狀態，且 逐漸改變t予；ί:=極之該電壓而判斷儲存於該第 一通道區域之戒弟 Sm界值。 12. 一種自非揮發性記憶體讀出多值資訊之方法，該 記憶體具有：第一與弟二通道區域，位於作為、、原托„、、tt扬 區域之擴散層㈤；第-閘極電極，位於該第二通道區域ΰ 上；及第二間極電極，位於該第二通道區域上；該^通 49S336

   臨界 道區域具有第一臨界值而該第二通道區域具有第 值；該方法包含： 餌第二臨 判斷儲存於該第一與第二通道匾域之該第〆> 界值·，及 ^ ^扁資訊0 產生該第一與第二臨界值之組合以作為該多^出多 1 3 ·如申請專利範圍第1 2項之非揮發性記憶癯夕 值負δίΐ方法，其中： 該判斷步驟包含： , 對該第一閘極電極給予電壓’俾使該第〆通道匚/不 論該弟一臨界值為何均處於導通狀態； 藉由逐漸改變給予該第二閘極電極之電壓而判齡 於該第二通道區域之該第二臨界值； 儲存 對该第二閘極電極施予該電壓’俾使該第二通、、 、 不論該第二臨界值均處於導通狀態；及 I區域 藉由逐漸改變給予該第一閘極電極之該電墨 “ * 存於該第一通道區域之該第一臨界值。 判斷儲

   第21頁