TW497053B - Device for evaluating electrical characteristics, method for evaluating electrical characteristics and program for evaluating electric characteristics - Google Patents

Description

A7

發明背景 h發明之技術領域 本發明是-種電性特性評估裝置、電性特性評估方法、 電性特性評估程式及半㈣元件製造方法，特別是有關能 以-次計算，測定出半導體元件内支配㈣電流的載流子 產生消滅機制，藉此縮短電性評估所需的時間，大幅削減 半導體製造處理的工期及經費之技術：其中之電性特性評 估裝置、電性特性評估方法及電性特性評估程式，係將描 述半導體内的物理現象之物理方程式，以數據加以解出， 藉此抽出該半導體元件的電性特性者；半導體元件製造方 法，則是根據上述抽出的電性物性，決定半導體元件的製 造條件，並根據該製造條件來製造半導體元件者。 2·先前技術 經濟部智慧財產局員工消費合作社印製 左右半導體元件性能的電性特性之一爲洩漏電流，舉例 來説，DRAM的暫停特性及SRAM的消費電力，係決定於 記憶格所含之半導體元件的洩漏電流。一般而言，由於半 導體元件的偏壓信件係取決於半導體元件的規格等，因此 難以自由對某些部份進行設定，可是雜質濃度分布及元件 的形狀，仍可藉由半導體元件的製造方法及製造條件來加 以控制，因此仍可經由雜質濃度分布及元件形狀的最佳 化，對洩漏電流進行控制。 基於上述的背景，最近開始利用一種電性特性評估裝置 進行戍漏電流的評估：該電性特性評估裝置，係在考量半 導體元件的雜質濃度分布及元件形狀的情況之下，將以波 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（2 ) 亞森（Poi_)方程式及電流連續式等的非線性微分方程式 描述的物理方程式，以數據加以解出，藉此抽出並評估該 半導體元件的電性特性者。利用電性特性評估裝置進行淺 漏電流的評估時，係以淺漏電流「來源」的載流子之產生 消滅機制爲考量，其該機制包括：咖（sh〇ckiey_Read_Haii) 匕私衝擊離子化、頻帶間隨道效應等。因此，利用電性 特H平估裝置，便可確認造成戍漏電流主因的產生消滅機 制’測定戍漏電流的主因，藉以在進行半導體元件的製造 t前’實施適當的處理，以減少洩漏電流的發生。 但是，如果使用以往的電性特性評估技術，進行淺漏電 流的評估處理時，會遭遇如下尚待解決的課題。 意即’在先前的處理方式中，爲了較何種載流子的產 生消滅機制支配了戍漏電流，有必要進行複數次的電性特 性評估，舉例來説，如果在進行戍漏電流的評估，係以 顧過程、衝擊離子化及頻帶間隨道效應的3個載流予產 ^滅機制爲考量時，由於必彡貞分別對僅以SRH過程爲考 量時的淺漏電流、僅以衝擊離子化爲考量時的戍漏電流、 僅以頻帶間隨道效應爲考量時的淺漏電流進行計算，因此 有必要進行3次的電性特性評估，再者，如果另外 到半導體與絕緣體之間的載流子產生消減機制的話，二 要實施更多次的電性特性評估。 再者’-般爲了利用電性特性評估技術來 =物濃度及元件形狀等進行最佳化時，有必要： 仃複數次的電性特性禅彳士 机 ^ ，而在此狀況中，如果嘗試對各 497053 經濟部智慧財產局員工消費合作社印製 A7 -------- B7 _五、發明說明（3 ) — 載流子的產生消滅機制’對戍漏電流影響的比重，分別進 行評估時，有必要進行3倍次數的電性特性評估/ 如此一般，利用先前的電性特性評估技術進行戍漏電流 的評估時，有必要反覆進行非常多次的電性特性評估，花 費大量的時間’才能夠取得所需的資訊，因此很難期望能 夠削減半導體製造的工期及其經費。 發明概述 ％ 有鑑於上述的技術課題，本發明之目的，便係在於大幅 削減半導體元件製造處理的工期及經費。 爲了解決上述的技術課題，發明者認爲：對物理方程式 進行數據解析，根據所得之載流子產生消滅速度，針對半 導體領域内的各載流子產生消滅機制，個別進行積分，利 用輸出積分値的i次電性特性評估，定量性地估計出各載 流子產生消減機制，對戍漏電流影響的比重，藉此大幅減 約包性特性評估所需的時間，進而可削減半導體製造處理 的工期及經費。爲此，潛心研究的結果，提出了具有如下 特徵的技術思想。 本發明 < 電性特性評估裝置，能對描述半導體内的物理 現象之物理方程式，進行數據解析，藉此抽出該半導體元 件的弘性特性，並且包含··積分値計算部者，其係透過物 理方程式的數據解析，所得之載流子產生消滅速度爲根 據針對半導體領域内的各載流子產生消滅機制，個別進 行積分，並將積分所得的結果加以輸出者。 藉此大幅減約電性特性評估所需的時間，進而可肖 (請先閱讀背面之注意事項再填寫本頁) 事項κ -I裝 . -輪·

497053 A7

五、發明說明（4 ) 導體製造處理的工期及經費。 本發明之電性特性評估方法，能對描述半導體内的物理 現象之物理方程式，進行數據解析，藉此抽出該半導體元 件的電性特性，並且包含：積分値計算步驟，其係透過物 的數據解析’所得之載流子產生消滅速度爲根 據，針對半導體領域内的各載流子產生消滅機制，個別進 行積分，並將積分所得的結果加以輸出者。 藉此大幅減約電性特性評估所需的時間，進而可削減半 導體製造處理的工期及經費。 本發明之電性特性評估程式，能對描述半導體内的物理 現象之物理方程式，進行數據解析，藉此抽出該半導體元 件的電性特性，並且包含：積分値計算處理，其係透過物 理方程式的數據解析，所得之載流子產生消滅速度爲根 據，針對半導體領域内的各載流子產生消滅機制，個別進 行積分，將積分所得的結果加以輸出，並由電腦來執行 藉此大幅減約電性特性評估所需的時間，進而可削減半 導體製造處理的工期及經費。 本發明之半導體元件製造方法，能對描述半導體内的物 理現象之物理方程式，進行數據解析，根據藉此抽出該半 導體元件的電性特性，決定半導體元件的製造條件，並根 據居製造條件來製造半導體元件，同時包含：積分値計算 計算步驟，其係透過物理方程式的數據解析，根據所得之 載流子產生消滅速度，針對半導體領域内的各載流子產生 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 請 先 閱 讀 背 © 之 注 意 事i 項1 i裝 頁 訂 經濟部智慧財產局員工消費合作社印製 497053 A7 〜B7 五、發明說明（ 消減機制，個別進行積分，並將積分所得的結果加以輸出 者；及決定I造糾的步锻，其係根據上述所得之積分 値，決疋製造條件，以得到具有所需電性特性的半導體 者。 藉此大幅減約電性特性評估所需的時間，進而可削減半 導體製造處理的工期及經費。 本發明〈其他目的及特徵，已在以下根據附圖説明之實 施形悲内容、及申請專利範圍之内容中詳述，並且本發明 之技術，不受本文内容之限制，可運用於許多未提及之用 途。 (請先閱讀背面之注音？事項再填寫本頁} 裝 圖式之簡要説明 圖1 ，其係一方塊圖 體製造系統的構造者。 圖2 ，其係一流程圖 體製造方法者。 圖3 ，其係一概觀圖 特性評估裝置的構造者 用以顯示本發明實施形態之半導 用以顯示本發明實施形態之半導 用以顯示本發明實施形態之電性 訂： ;%· 圖以顯示半導體元件的設計資訊者 圖ΐ|ΪΙ其係顯示利用·先前及本發明之電性特性評估方 經濟部智慧財產局員工消費合作社印製 法，所^二實驗結果者 圖•係顯示利用先前及本發明之電性特性評估、 法，所得之實驗結果者。 圖7Α〜7Η，所示的是本發明明細中使用的方程式。 發明之實施形態 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 A7

五、發明說明（6 ) 以下將根據圖示，説明本發明之數種實施形態。圖示及 也明内容中，相同的零組件及元件，係採用相同的編號來 表示’並且爲求説明上之方便，將省略其説明。 (電性特性評估裝置） 圖1 I方塊圖，所示的是本發明實施形態之電性特性評 估裝置的構造。 本發明實施形態之電性特性評估裝置u ，如圖i所示 叙，係與根據裝置n抽出之有關製造條件的資訊，進 仃半導體製造之半導體元件製造裝置22連接，形成半導 月a 7L件製造系統1〇，並且包含：輸出入介面部U，其係 用以處理外部資訊的輸出入處理者；控制部13，

生消滅速度，依半導體領域進行積分者。

部20可爲鍵盤、 盤、滑鼠及繪圖板等，而輸出部21 。此外，輸入 ;21可爲印表 -9- 經濟部智慧財產局員工消費合作社印製 A7 -------B7___ 五、發明說明（7 ) 機或顯示器等裝置。 此外，輸出入介面部12方面，爲了有利於使用者根據 顯不的資訊，以進行適當的處理，最好採用圖形使用者介 面。 (電性特性評估方法、半導體元件製造方法） 圖2之流程圖，所示的是本發明實施形態的半導體元件 製造方法。 本發明實施形態之半導體元件製造方法，係以如下步驟 實施： (1)將用以進行電性特性評估之半導體元件的雜質濃 度、凡件形狀、偏壓條件（=電性特性評估資訊）加以輸入 (元件構造、偏壓條件輸入步驟，S201)。 在此，半導體元件的雜質濃度分布及元件形狀的輸入， 可用光筆等的輸入裝置，也可利用製程模擬所得的元件構 ^負訊。此外’偏壓條件方面，以Ν型MOSFET爲例，係 知汲極及基板電極的電位加以接地，即設定成〇[v]，然後 在汲極施加2[V]，並使閘極電位以〇· 1 [V]爲單位逐步由 〇[V]升至2[V]等，至少指定其中之一電極的施加電壓之變 化範圍及變化量。 (2) 離散化格子點發生部14 ，在已輸入解物理方程式所 而的離散化格子點的元件形狀内發生（離散化格子點發生 步驟，S203 ) (3) 控制邵13 ’會依輪入之偏極條件，對施加在半導體 元件内各電極的電壓等，設定相關之偏壓條件（偏壓設定 -10-

本纸張尺度刺t_家鮮⑵〇x297公FT

五、發明說明（8 ) 步驟，S203 )。 (4)解析處理部15 ，對於離散化格子點上的電位、電子 滚度等物理量之物理方程式，在做爲偏壓條件之界限:件 下，進行數據解析（物理方程式解析步驟，S2〇4)。在此的 解析處理部15 ’係以微小變化量來將物理方程式線性 化，利用反覆法來解出非線性連立方程式，藉此執行與以 往的設備模擬相同的處理^ (5)電流値計算部 電子濃度等物理量 步驟，S2〇5 )。 (6)積分値計算部 流子產生消滅速度 算步驟，S206)。 Μ ，係利用離散化格子點上的電位、 計算出各電極的電流値（電流値計算 17 ，係對各載流子產生消減機制之载 ’依半導體領域進行積彳（體積分値計 在此，詳細説明此一體積分値計算步驟 本發明之實施形態的電性特性評估方法中，不同於以往 的方式，纟係在設定的偏壓條件之下，解出物理方程 後’對各載流子產生消減機制之載流子產生消滅速度，: 半導體領域進行積分處理者，因此藉由此項處理，能夠將 各載流子產生消滅機制的洩漏電流成份，分別進行評估。 具體而言，體積分値係以如下步驟進行抽出·· Ρ 7A的電流儲存 分別代表電子濃 、電子的產生消 係以正號表示產 一般在設備模擬處理中，會解出如圖 式。其中之n、t、q、Jn、及GRn， 度、時間、基本電荷、電子電流密度向量 滅速度：其中的電子的產生消滅速度， 497053 經濟部智慧財產局員工消費合作社印製 A7 —_B7 五、發明說明（9 生，以負號表示消滅。此外，電洞也有相同形式的電流儲 存式，在此省略其説明。 半導體元件的洩漏電流的來源，係圖7A右邊的產生消 滅速度之GRn項。該產生消滅速度GRn，如圖π所示-般，可描述成複數個的產生消滅機制之產生消滅速度的 和’其中：GRSRHn是SRH過程的電子產生消滅速度、 GRIIn是衝擊離子化的電子·產生消滅速度、GRBTn是頻帶 間隧道效應的電子產生消滅速度。此外，在此雖以3種的 產生消滅機制爲考量，僅提供做爲參考之用，當然可以將 其他的產生消滅機制列入考量。 圖7B右邊的各產生消滅速度，以電子濃度等的函數來 描述後，已引進設備模擬處理中，並且藉由以數據解析出 物理方程式，抽取了各產生消滅機制的離散化格子點上的 產生消滅速度。 本發明的電性特性評估處理，其特徵係對如上述抽出之 產生消滅速度，對個別的產生消滅機制，在半導體内進行 積分並輸出，如以方程式來描述上述之處理的話，則如圖 7C〜7E 。此外，體積分値可以直接加以輸出，也可以在 乘上基本電荷q値後輸出。意即，可輸出在以圖7F〜7H 所示的公式計算出來的數値，此時輸出値是各產生消滅機 制之戌漏電流成份的近似値β在此，之所 A 心尸々以稭由圖7F〜 7H ’能夠得到各產生消滅機制之淺漏電流成份的近似 値’以物理來説明的話，在洩漏電流造成問題的半導體元 件中，其載流子的消滅速度大於載流子的產斗 段玍逮度，因此 c請先閱讀背面之注意事項再填寫本頁) 裝 · ;鲁_ -12- 經濟部智慧財產局員工消費合作社印製 A7 ^------B7___ 五、發明說明（10 ) 載流子產生機制產生的所有載流子幾乎都不會再結合，而 逕行流入電極，而形成測得之洩漏電流。 此外’雖然疋對載’氣子產生消減速度爲長度-3時間」的 /人7L者’㉟仃上述的體積分計算，T是如+導體與絕緣體 足『的S^H過程（產生消滅機制等，對於速度的次元爲長 度時間者，並非計算並輸出根據半導體的體積分値， 而是計算並輸出在界面的面積分値；同樣地，對於速度的 次凡爲長度-1時間-1者，則是計算並輸出線積分値。此 外對於具有其他次π之載流子產生消滅機制，明白地也 是依上述的方式進行處理，因此省略相關的説明。 ，此外，在本實施形態中，雖然是在計算各電極的電流値 後抽出m知分値，可是在本步驟中，也可採用相反的順 序。 ⑺控制部13，係將電流値及體積分値輸出至輸出部 (輸出處理步驟，S207)。 /⑻k制邪13 ’係半別是否需要以其他的偏壓條件來進 仃:平估(判別步驟’ S208 )，根據判別結果：如需以其他的 偏壓條件進行評估時，則回到偏壓設定步驟；如不需進行 評估時，則跳到製造條件決定步驟之S209。 ⑼根據輸出之半導體元件的電性特性，爲了製造所需 電性特性的半導體元件，決定雜質離子的注入條件、退火 條件等的製造條件（半導體條件決定步驟，S209)。 ⑽半導體元件製造裝置，則是根據決定之製造參數， 執行雜質注入處理、退火處理等的半導體製造處理，進行 (請先閱讀背面之注意事項再填寫本頁) 裝 · •13, 五、發明說明（u) 半導體的製造（半導體元件製造處理步驟，S210)。 此外’本發明實施形態的電性特性評估裝置，概略上具 有如圖2所不的構造。意即，本發明實施形態的電性特性 1估裝置，係内建有電性特性評估裝置u之各組件的電 月旬系統3〇。上述的電腦系統3〇，係具有軟碟機32及光碟 機34者。藉由將軟碟片33插入軟碟機32、光碟片％插入 光碟機34，進行資料的讀_取，可將記錄媒體儲存之電性 特性評估程式，安裝於系統内。此外，藉由與指定的磁碟 機裝置的連接，利用例如記憶裝置用的ROM37、磁帶裝 置用的卡厘38，也可進行安裝及資料讀取。再者，使用 者可利用鍵盤35，輸入有關電性特性評估處理的各種資 料’並可經由顯# $ 31來顯#電性特性的計算結果。 此外，本發明實施形態的電性特性評估方法，也可加以 程式化，並儲存於電腦可進行讀取的記錄媒體。然後在進 行電性特性評估時，電腦系統由該記錄媒體讀取該程式， f將該㈣儲存於電腦系統内的記憶體等之記憶部，由演 异裝置執行電性特性評估程式，藉此實施該電性特性評估 經濟部智慧財產局員工消費合作社印製 方法。其中的記錄媒體，係指例如··半導體記憶體、磁碟 1、光碟片、光磁碟片·、磁帶等，可記錄下程式並供電腦 讀取者。 如此—般，很明顯地可以看出本發明的涵蓋範圍，也包 。了各種在此未s己載之形毖等。因此，本發明並不僅受到 本文及專利申請範圍之發明指定事項之限制。 最後，以下内容係以先前之電性特性評估方法及本 -14- 497053 A7 ___ —____B7 五、發明說明（12 ) 之電性特性評估方法，進行洩漏電流評估的實驗結果。 實施例一 實施例一的對象，係具有如圖4之元件構造的矽n型 MOSFET。此外，載流子的產生消滅機制，則是以srh過 程、衝擊離子化、頻帶隧道效應爲考量，而偏壓條件則是 在源極及基板電極施加〇[V]、閘極l[V]、及汲極2[V]。 首先’以先前技藝的評估結果如圖5A所示。 根據圖5A，以此半導體元件爲例，根據設定的偏壓條 件’洩漏電流的主因爲頻帶間p遂道效應，頻帶效應造成的 •戌漏包流爲9.45 X 10-14A 。此外，之所以Γ僅BBT」的 情況與「全部」的情況之間的電流値有差異，其原因在 於：「全部」的情況中，係包含了頻帶隧道效應之洩漏電 流造成的衝擊離子化之影響，可是「僅BBT」的情況 中’則元成加以忽略所致。另一方面，在「僅Π」的情況 中，由於沒有導致衝擊離子化的頻帶隧道效應之洩漏電 流，因此其洩漏電流的計算結果，也與「全部」的情況有 差異。此外，由Γ全部」及「僅BBT」之間的電流値差 異，可以得知因爲頻帶間隧道造成之洩漏電流，而引發的 衝擊離子化中，產生的洩漏電流大小爲1 7 X l〇_l5A。 可是’利用先前技藝進行評估時，即使能夠省血 GR」的模擬，仍需就「僅SRH」、「僅π」、「僅 ΒΒΤ」及Γ全邵」進行合計4次模擬。此外，因爲頻帶間 隧道之洩漏電流引發的衝擊離子化中，產生的洩漏電流僅 能由複數次的計算結果中推測。 本紙張尺度適用中國國家標準㈣似4規格成χ 297 〉 請 先 閱 讀 背 © 之 注 意 事^ 再 I 填 | 寫裝 本衣 頁 訂 夤 經濟部智慧財產局員工消費合作社印製 497053

接下來，以本發明之電性特性評估方法的評估結果，如 圖5B所示。 根據圖5B的左側，可知電流値本身完全與先前的「全 邵」情況相同。 接著，將本發明特有的電子產生消滅速度，切基板中 進行體積分後，將積分値乘上基本電荷q所得的値，則如 圖5B右侧所示。 ％ 根據圖5B右側，SRH過程造成的洩漏電流成份雖小， 可是可知衝擊離子化造成的洩漏電流爲1·68 X ι〇-15Α、頻 帶間隧道效應的洩漏電流爲9.45 X UM4A。這項結果，幾 乎與先前技術進行4次模擬的結果一致。 、 意即，利用本發明的電性特性評估方法時，僅需丨次的 模扠，便可對各產生消滅機制對洩漏電流的影響比重，精 確地加以評估。對各產生消滅速度進行體積分處理所需^ 時間，相較於整體的處理時間，由於可以加以忽略，因此 在以往的設備模擬處理中，原本需要進行4次模擬的評 估，如果利用本發明的電性特性評估方法，僅需進行1次 即可，所以評估所需的時間會縮短至1/4 ，大幅提高了洩 漏電流的評估效率。 實施例二 在實施例二中，係以具有與實施例一相同元件構造的矽 N型MOSFET爲對象，而以不同的偏壓條件進行洩漏電流 的抽出：偏壓條件爲源極及基板電極施加〇[v]、間極 2[V]、及汲極 2[V]。 • 16· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)--- (請先閱讀背面之注意事項再填寫本頁) 裝 . 經濟部智慧財產局員工消費合作社印製 死則技藝的評估結果如圖6A所 —岡 r/\ ° 根據圖6Α ’以此半導體元件爲例，在上述的偏壓條, ’可知洩漏電流的大部份起因於衝擊離子化，幾 =於SRH過程及頻帶間隨道效應者。如此-般，在利用 則技藝進行評估時，即使能夠省略「無GR」的模擬， 仍需就「僅SRH j 、「僅II f Γ 」 丨僅11」、「僅BBT」及「全部」 ^于合計4次模擬n因爲頻帶隨道之朗電流幻 Λ的衝#離子化中’產生的②漏電流僅能由複數次的計算 結果中推測。 方面以本發明之電性特性評估方法的評估結果， 如圖6Β左側所示。 可知弘w値本身，完全與先前的設備模擬之「全部」的 情況相同。 接著，將本發明特有的電子產生消減速度，在矽基板中 進行體積分後，將積分値乘上基本電荷q所得的値，則如 圖6B右側所示。 、根據圖6以側，SRH過程及頻帶間隨道效應造成的淺 漏電流成份，小到可以加以忽略，但可知衝擊離子化造成 的洩漏電流爲4·33 X 10,8A。這項結果，幾乎與先前技術 進行4次模擬的結果一致。意即，利用本發明的電性特性 坪估方法時，僅需i次的模擬，便可評估出對各產生消滅 機制對洩漏電流的影響比重。 其他之實施形態 如此一般，很明顯地可以看出本發明的涵蓋範圍，也包 497053 A7 _B7_ 五、發明說明（l5 ) 含了各種在此未記載之形態等。因此，本發明並不僅受到 本文及專利申請範圍之發明指定事項之限制。 (請先閱讀背面之注意事項再填寫本頁)

FI I 裝 . 峰 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 經濟部智慧財產局員么消費合作社印製 497053 ts8 C8 —-------___ 六、申請專利範圍 一""""- 1· 一種電性特性評估裝置，能對描述半導體内的物理現 象之物理方程式，進行數據解析，藉此抽出該半導體 元件的電性特性，並且包含： 積分値計算部者，其係透過物理方程式的數據解 析，所得之載流子產生消減速度爲根據，針對半導體 領域内的各載流子產生消滅機制，個別進行積分，並 將#貝分所得的結果加以輸出者。 2·如申請專利範圍第i項之電性特性評估裝置，其中對 載流子產生消滅速度爲長度時間·ι的次元者，進行體 積分計算，對於速度的次元爲長度時間]者，進行面 積分計算，對於速度的次元爲長度·i時間“者，則是進 行線積分計算，然後加以輸出者。 3.如申請專利範圍第1項之電性特性評估裝置，其中的 上述載流子產生消滅機制爲SRH過程、衝擊離子化、 頻帶間隧道效應者。 4·如申請專利範圍第丨項之電性特性評估裝置，其中之 上述積分値計算部，係用以將各載流子產生消滅機制 的積分値，乘上電荷量後輸出者。 5.如申凊專利範圍第1項之電性特性評估裝置，其中之 上述電性特性的抽出，係反覆以不同的偏壓條件，對 上述半導體元件進行者。 6· —種電性特性評估方法，能對描述半導體内的物理現 象之物理方程式，進行數據解析，藉此抽出該半導體 元件的電性特性，並且包含： -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297^釐）---------- I *^1 ϋ ϋ I I mmmt I I I I ·ϋ ϋ I ϋ n mm— I _ mi ·ϋ I I ϋ ϋ ϋ I (請先閱讀背面之注意事項再填寫本頁)

   申請專利範圍 積分値計算步驟，其係、透過物理方程式的_解 斤，所得之載流子產生消減速度爲根據，針對半導體 領域内的各載流子產生消減機制，個別進行積分，並 將積分所得的結果加以輸出者。 、刀 其中f 進行荀 進行3 則是2 其中 7·如申請專利範圍第6項之電性特性評估方、去 載流子產生消滅速度爲長度時間-i的次元者 積分計算，對於速度的次元爲長度4時間·1者 積分計算，對於速度的次元爲長度-i時間·1者 行線積分計算者。 8·如申請專利範圍第6項之電性特性評估方法、 上述載流子產生消滅機制爲SRH過程、衝擊離子化 頻帶間隧道效應者。 9·如申請專利範圍第6項之電性特性評估方法，其中 如各载流子產生消滅機制的積分値，乘上電荷量後 出者。 10.如申請專利範圍帛6項之電性特性評估方法，其中 上述電性特性的抽出’係反覆以不同的偏壓條件， 經濟部智慧財產局員工消費合作社印制衣 上述半導體元件進行者。 η·-種電性特性評估程式，能對描述半導體内的物理 象〈物理方程式，進行數據解析，藉此抽出該半導 凡件的電性特性，其係並由電腦來執行，並且包含： 積分値計算處理，其係透過物理方程式的數據 析，所彳于之載流子產生消滅速度爲根據，針對半 497053 六、 申請專利範圍 領域内的各載流子產生消減機制，個別進行積分，广 積仝所件的結果加以輸出者。 、 知 12·如申請專利範圍第丨丨項之電性特性評估程式 載流子產生消滅速度爲長度·3時間^的次元者 積分計算，對於速度的次元爲長度-2時間d者 積分計算，對於速度的次元爲長度-1時間-1者 行線積为计其’然後加以輸出者。 13·如申清專利範圍第π項之電性特性評估程式、 上述載流子產生消滅機制爲SRH過程、衝^離子化 頻帶間隧道效應者。 ' 14·如申請專利範圍第U項之電性特性評估程式，其中係 =載流子產生消減機制的積分値，乘上電荷量後: 15·如申請專利範圍第n項之電性特性評估程式，其中 上述電性特性的抽出，係反覆以不同的偏壓條件， 上述半導體元件進行者。 16•-種半導體元件製造方法，能對描述半導體内的物 現象之物理方程式’進行數據解析，根據藉此抽出 半導體元件的電性特性，決定半導體元件的製造 件’並根據該製造條件來製造半導體元件，同 含： 積分値計算計算步驟’其係透過物理方程式的數 解析，根據所得之載流子產生消滅速度，針對半導 領域内的各載流子產生消滅機制，個別進行積分， 其中對 進行體 進行面 則是進 其中的 之 對 理 該 條 包 據 體 並 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) ______ -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）一 497053

   六、申請專利範圍 其中對載 進行體積 進行面積 則是進行 其中的上 知#貝分所得的結果加以輸出者； 及決定製造條件的步驟，其係根據上述所得之積分 値，決定製造條件，以得到具有所需電性特 ^ 體者。 卞守 17·如申請專利範圍第16項之半導體製造方法 流子產生消滅速度爲長度·3時間-1的次元者 分計算，對於速度的次元爲長度·2時間-i者 分計算，對於速度的次元爲長度時間^者 線積分計算，然後加以輸出者。 18·如申請專利範圍第16項之半導體製造方法 述載流子產生消滅機制爲SRH過程、衝擊離子化· 帶間隧道效應者。 1 19·如申請專利範圍第16項之半導體製造方法，其中係將 各載流子產生消滅機制的積分値，乘上電荷量後輸出 者。 ’ 20·如申請專利範圍第16項之半導體製造方法，其中之上 述電性特性的抽出，係反覆以不同的偏壓條件，對上 述半導體元件進行者。 I 11111 ----— — — lei —-----. (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -22-