JPH03171647A - 素子特性評価装置 - Google Patents
素子特性評価装置Info
- Publication number
- JPH03171647A JPH03171647A JP30892489A JP30892489A JPH03171647A JP H03171647 A JPH03171647 A JP H03171647A JP 30892489 A JP30892489 A JP 30892489A JP 30892489 A JP30892489 A JP 30892489A JP H03171647 A JPH03171647 A JP H03171647A
- Authority
- JP
- Japan
- Prior art keywords
- tunneling
- electric field
- band
- rate
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 title claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 85
- 230000005684 electric field Effects 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims description 12
- 238000005452 bending Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 5
- 238000005315 distribution function Methods 0.000 abstract description 2
- SYOKIDBDQMKNDQ-XWTIBIIYSA-N vildagliptin Chemical compound C1C(O)(C2)CC(C3)CC1CC32NCC(=O)N1CCC[C@H]1C#N SYOKIDBDQMKNDQ-XWTIBIIYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004141 dimensional analysis Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置のような微細化、高集積化の要求
の高い製品分野におけるデバイスシミュレー夕に係り、
とくに、半導体素子の特性に対してトンネリング現象が
及ぼす影響を取り入れた、前記デバイスシミュレータに
組込む特性評価装置に関するものである． （従来の技術） ＬＳＩなど半導体装置の性能や機能が高まるにつれ、そ
の素子の設計から製造までに要する作業量は莫大なもの
であり、プロセス自体も大変複雑になっている。そのた
め素子製造工程や素子特性解析がかなり普遍的に取扱え
るコンピュータシミュレーション技術の開発が活発に行
われている．デバイスシミュレータもこの技術の一つで
あり、このシミュレーション技術を用いることによって
精度よく素子特性を予想することができる．一方、半導
体素子の高集積化の要求の高まりに伴う素子の微細化に
より，これまで顕在化しなかった量子効果が問題になっ
てきている．その一つとして，たとえば，シリコンＭＯ
Ｓデバイスでは、ゲート酸化膜の薄膜化が著しく進み、
通常のブレイクダウン電圧以下のゲート電圧で起こるバ
ンド間遷移トンネリングによるリークが問題になってき
ている。このリーク電流は，たとえばＭＯＳＦＥＴに於
いてはスタンバイ時の消費電力の増大をまねき、また、
メモリーセルに於いてはメモリー保持に大きな影響を与
えるため、素子設計上の新たな制限要因となっている。
の高い製品分野におけるデバイスシミュレー夕に係り、
とくに、半導体素子の特性に対してトンネリング現象が
及ぼす影響を取り入れた、前記デバイスシミュレータに
組込む特性評価装置に関するものである． （従来の技術） ＬＳＩなど半導体装置の性能や機能が高まるにつれ、そ
の素子の設計から製造までに要する作業量は莫大なもの
であり、プロセス自体も大変複雑になっている。そのた
め素子製造工程や素子特性解析がかなり普遍的に取扱え
るコンピュータシミュレーション技術の開発が活発に行
われている．デバイスシミュレータもこの技術の一つで
あり、このシミュレーション技術を用いることによって
精度よく素子特性を予想することができる．一方、半導
体素子の高集積化の要求の高まりに伴う素子の微細化に
より，これまで顕在化しなかった量子効果が問題になっ
てきている．その一つとして，たとえば，シリコンＭＯ
Ｓデバイスでは、ゲート酸化膜の薄膜化が著しく進み、
通常のブレイクダウン電圧以下のゲート電圧で起こるバ
ンド間遷移トンネリングによるリークが問題になってき
ている。このリーク電流は，たとえばＭＯＳＦＥＴに於
いてはスタンバイ時の消費電力の増大をまねき、また、
メモリーセルに於いてはメモリー保持に大きな影響を与
えるため、素子設計上の新たな制限要因となっている。
従って、バンド間遷移トンネリング現象が素子特性に与
える影響をデバイスシミュレータを用いて高精度で評価
することは重要である。
える影響をデバイスシミュレータを用いて高精度で評価
することは重要である。
まず、バンド間遷移トンネリング現象について簡単に説
明する。一例として，現在、シリコンＭＯＳデバイスの
微細化に伴って問題になってきているゲートとドレイン
のオーバーラップ領域で起こるトンネリング現象を説明
する。たとえば、ｎＭＯＳＦＥＴについて言えば、ゲー
トに負の高電圧を印加するとゲートとドレインのオーバ
ーラップ領域には高電界がかかり、第２図に示すように
，オーバーラップ領域のｎ＋ドレイン領域はｄｅｅｐ
ｄｅｐｌａｔｉｏｎ状態になる，エネルギーギャップ以
上にバンドが曲がると、ある位置での価電子帯のエネル
ギーと異なる位置での伝導帯のエネルギーが等しくなる
ような２点間において、価電子帯の電子は価電子帯に正
孔を残して伝導帯ヘトンネリングする。
明する。一例として，現在、シリコンＭＯＳデバイスの
微細化に伴って問題になってきているゲートとドレイン
のオーバーラップ領域で起こるトンネリング現象を説明
する。たとえば、ｎＭＯＳＦＥＴについて言えば、ゲー
トに負の高電圧を印加するとゲートとドレインのオーバ
ーラップ領域には高電界がかかり、第２図に示すように
，オーバーラップ領域のｎ＋ドレイン領域はｄｅｅｐ
ｄｅｐｌａｔｉｏｎ状態になる，エネルギーギャップ以
上にバンドが曲がると、ある位置での価電子帯のエネル
ギーと異なる位置での伝導帯のエネルギーが等しくなる
ような２点間において、価電子帯の電子は価電子帯に正
孔を残して伝導帯ヘトンネリングする。
この様に、トンネリングの発生はバンドの曲がり方に大
きく依存し、さらにまた、価電子帯端にトンネリングす
る電子が存在することおよび伝導帯が空いている事が条
件になる．第２図において、ｅＶｂはバンドペンディン
グ量、Ｅｇはエネルギーバンドギャップ、ＥＣは伝導帯
の底のエネルギーレベル、ＥＦＮはフェルミエネルギー
レベル、ＥＶは価電子帯の頂上のエネルギーレベル，
ｅＶｄｇはドレインーゲート間の静電ポテンシャルエネ
ルギーを表わしている。
きく依存し、さらにまた、価電子帯端にトンネリングす
る電子が存在することおよび伝導帯が空いている事が条
件になる．第２図において、ｅＶｂはバンドペンディン
グ量、Ｅｇはエネルギーバンドギャップ、ＥＣは伝導帯
の底のエネルギーレベル、ＥＦＮはフェルミエネルギー
レベル、ＥＶは価電子帯の頂上のエネルギーレベル，
ｅＶｄｇはドレインーゲート間の静電ポテンシャルエネ
ルギーを表わしている。
従来、バンド間遷移トンネリング現象をデバイス・シミ
ュレータを用いて評価する場合、電場は一様に分布して
いるものと仮定したトンネリング率を用いているため、
トンネリング現象の１次元的な解析にとどまっている。
ュレータを用いて評価する場合、電場は一様に分布して
いるものと仮定したトンネリング率を用いているため、
トンネリング現象の１次元的な解析にとどまっている。
また、トンネリングが起こる条件をきちんと判定してい
ない．例えば、ＳＤＭ８９−１００，ｐ．６７−ｐ．７
２ （電子情報通信学会技術研究報告書）に発表されて
いるものではトンネリング評価式として、逆バイアスｐ
− ｎダイオードモデル、 を電流連続式に組み込んでいる．ここで、Ｊは電流密度
、Ｅはトンネリング開始点での電場，Ｅｇはエネルギー
バンドギャップ、訃は電子の有効質量，ｑは素電荷、Ａ
はフィッティングパラメータである。このように、トン
ネリング領域の電場を一様と仮定し、トンネリング開始
点での電場Ｅのみでトンネリング現象を記述するという
ことは，ゲートとドレインのオーバーラップ領域でのバ
ンドの曲がりとしては，第２図の代わりに、第３図のよ
うなバンドの曲がりを仮定していることになる。
ない．例えば、ＳＤＭ８９−１００，ｐ．６７−ｐ．７
２ （電子情報通信学会技術研究報告書）に発表されて
いるものではトンネリング評価式として、逆バイアスｐ
− ｎダイオードモデル、 を電流連続式に組み込んでいる．ここで、Ｊは電流密度
、Ｅはトンネリング開始点での電場，Ｅｇはエネルギー
バンドギャップ、訃は電子の有効質量，ｑは素電荷、Ａ
はフィッティングパラメータである。このように、トン
ネリング領域の電場を一様と仮定し、トンネリング開始
点での電場Ｅのみでトンネリング現象を記述するという
ことは，ゲートとドレインのオーバーラップ領域でのバ
ンドの曲がりとしては，第２図の代わりに、第３図のよ
うなバンドの曲がりを仮定していることになる。
さらに、一様電界の仮定の妥当性を検討するために，半
導体素子内の電場分布を見る．第４図に示すように，例
えば５ｖの電圧をかけたときｐｎ接合部のように空間電
荷が少ない場所ではトンネリング領域付近の電場の空間
変化は少なく，電場を一様と仮定することはまずまず実
体に近いことがわかる。つまり．ｐｎ接合の場合のトン
ネリング現象は従来のデバイスシミュレータを用いても
正しく評価できる。第４図（ａ）は、ｐｎ接合ダイオー
ドのモデルを示し，第４図（ｂ）は、第４図（ａ）のモ
デル内のＡ−Ａ’断面部の電場分布を示している。矢印
部分は長さ０．Ｏｌμ程度のトンネリング領域である。
導体素子内の電場分布を見る．第４図に示すように，例
えば５ｖの電圧をかけたときｐｎ接合部のように空間電
荷が少ない場所ではトンネリング領域付近の電場の空間
変化は少なく，電場を一様と仮定することはまずまず実
体に近いことがわかる。つまり．ｐｎ接合の場合のトン
ネリング現象は従来のデバイスシミュレータを用いても
正しく評価できる。第４図（ａ）は、ｐｎ接合ダイオー
ドのモデルを示し，第４図（ｂ）は、第４図（ａ）のモ
デル内のＡ−Ａ’断面部の電場分布を示している。矢印
部分は長さ０．Ｏｌμ程度のトンネリング領域である。
しかしながら，近年、特に問題となっているゲートとド
レインのオーバーラップ領域については、第５図から明
らかなように，トンネリング過程で電場は大きく減衰し
ていて、電場一様の仮定は成り立たないことがわかる，
第５図（ａ）は、ゲートに−５Ｖ，ドレインに５ｖを印
加したＭＯＳデバイス、第５図（ｂ）は，第５図（ａ）
のデバイスのＡ−Ａ’断面部（ゲートードレインオーバ
ーラップ部分）の電場分布を示している。図中矢印はト
ンネリング領域を示している．第６図は、一様電場を仮
定した場合のトンネリング率（以下，Ｔ．という．）と
電場の空間依存性を考慮したトンネリング率（以下．Ｔ
Ｖという．）の比較（一様電場でのトンネリング率で規
格化、以下、ＴＮとし、ＴＮ＝Ｔｖ／ＴＥである。）を
示している．この図から、電場の空間変化率βが１０’
ＭＶ／ｄ程度までは一様電場の場合でも電場が変化する
場合もトンネリング率は同程度であるが、電場の空間変
化率がさらに大きくなると電場一様の仮定での従来から
行われていた式を用いるとトンネリング電流を実際より
著しく大きく見積ることになり、正しい評価ができない
ことがわかる． さらにまた，上記の電場一様の仮定でのトンネリングの
評価は、トンネリング開始点の価電子帯中に電子が完全
に詰まっており，かつ，トンネリング終了点の伝導帯は
全く空いている状況でのトンネル電流密度である．した
がって，例えば，トンネリング開始点の電子の存在確率
が低い場合には実際よりトンネル電流を大きく見積るこ
とになる．さらに、極端な場合には価電子帯中にトンネ
リングできる電子が存在しないため，実際にはトンネリ
ングが起こらない場合についても、トンネリングがある
として計算してしまうという場合すらある。
レインのオーバーラップ領域については、第５図から明
らかなように，トンネリング過程で電場は大きく減衰し
ていて、電場一様の仮定は成り立たないことがわかる，
第５図（ａ）は、ゲートに−５Ｖ，ドレインに５ｖを印
加したＭＯＳデバイス、第５図（ｂ）は，第５図（ａ）
のデバイスのＡ−Ａ’断面部（ゲートードレインオーバ
ーラップ部分）の電場分布を示している。図中矢印はト
ンネリング領域を示している．第６図は、一様電場を仮
定した場合のトンネリング率（以下，Ｔ．という．）と
電場の空間依存性を考慮したトンネリング率（以下．Ｔ
Ｖという．）の比較（一様電場でのトンネリング率で規
格化、以下、ＴＮとし、ＴＮ＝Ｔｖ／ＴＥである。）を
示している．この図から、電場の空間変化率βが１０’
ＭＶ／ｄ程度までは一様電場の場合でも電場が変化する
場合もトンネリング率は同程度であるが、電場の空間変
化率がさらに大きくなると電場一様の仮定での従来から
行われていた式を用いるとトンネリング電流を実際より
著しく大きく見積ることになり、正しい評価ができない
ことがわかる． さらにまた，上記の電場一様の仮定でのトンネリングの
評価は、トンネリング開始点の価電子帯中に電子が完全
に詰まっており，かつ，トンネリング終了点の伝導帯は
全く空いている状況でのトンネル電流密度である．した
がって，例えば，トンネリング開始点の電子の存在確率
が低い場合には実際よりトンネル電流を大きく見積るこ
とになる．さらに、極端な場合には価電子帯中にトンネ
リングできる電子が存在しないため，実際にはトンネリ
ングが起こらない場合についても、トンネリングがある
として計算してしまうという場合すらある。
（発明が解決しようとする課題）
従来のトンネリング現象の評価装置は，トンネリングが
起こる条件を判定していないことと，電場が一様である
と仮定することによりトンネリング現象の１次元的な解
析にとどまっているために，実際に半導体素子内で起こ
るトンネリング現象を正しく評価できなかった。
起こる条件を判定していないことと，電場が一様である
と仮定することによりトンネリング現象の１次元的な解
析にとどまっているために，実際に半導体素子内で起こ
るトンネリング現象を正しく評価できなかった。
本発明は上記問題点に鑑みて、トンネリングが起こる条
件を正確に判定した上で、トンネリング領域での電場の
空間依存性を考慮したトンネリング率を用いることによ
り、半導体素子内のトンネリング現象をより実体に即し
て評価し，より精度の高い素子特性評価装置を提供する
ことを目的とする。
件を正確に判定した上で、トンネリング領域での電場の
空間依存性を考慮したトンネリング率を用いることによ
り、半導体素子内のトンネリング現象をより実体に即し
て評価し，より精度の高い素子特性評価装置を提供する
ことを目的とする。
（課題を解決するための手段）
本発明の特徴は、トンネリング現象が起こる条件を満た
しているかどうか判定した上で、電場の空間依存性を考
慮したトンネリング率を用いてトンネル電流を求めるこ
とにある．本発明では、局所的な電場とその場所での不
純物濃度を入力として、エネルギーバンドの曲がりと、
価電子帯及び伝導帯の電子の存在確率を求める手段と、
求めたエネルギーバンドの曲がりと価電子帯及び伝導帯
の電子の存在確率を用いて，トンネリング現象が起こる
条件を満たしているかどうか判定する手段と、その場所
での電場の空間変化率を求める手段と，局所的な電場と
その場所での電場の空間変化率を用いて電場の空間依存
性を考慮したバンド間遷移トンネリング率を求める手段
と，求めたバンド間遷移トンネリング率と電子の存在確
率を用いて空間依存性を考慮したトンネル電流を求める
手段から構成される． 前記のトンネリング現象が起こる条件を満たしているか
どうか判定する手段におけるその判定基準は、以下の３
点を備えていればこの条件を満たしているものとしてト
ンネリング率を求める．ωトンネリングの開始点と終了
点のポテンシャルエネルギーの差がバンドギャップを越
えていること、■トンネリングの開始点の価電子帯端の
エネルギーレベルが電子の擬フェルミレベルよりも低く
価電子帯の電子が存在すること、■トンネリングの終了
点の伝導？［のエネルギーレベルが電子の擬フェルミレ
ベルよりも高く伝導帯が空席になっていること．バンド
間遷移トンネリング率を計算した場合は，つぎに、求め
たバンド間遷移トンネリング率と電子の存在確率を用い
て空間依存性を考慮したトンネル電流を求める． （作用） 上記構成に於いて、本発明ではエネルギーバンドの曲が
りと，価電子帯及び伝導帯の電子の存在確率を求め、求
めたエネルギーバンドの曲がりと価電子帯及び伝導帯の
電子の存在確率を用いて，トンネリング現象が起こる条
件を満たすかどうか判定したのち、局所的な電場とその
場所での電場の空間変化率を用いて空間依存性を考慮し
たバンドｔｊｕ遷移トンネリング率を求め、求めたバン
ド間遷移トンネリング率と電子の存在確率を用いて、電
子・正孔の電流連続式におけるキャリアの生或項として
取り扱うことによりトンネル電流を求めているので，電
場の空間変化が大きい場合についてもトンネル電流を高
精度でシミュレートすることができ，素子内のトンネル
現象を実体に即して正確に評価することができる． （実施例） 以下、本発明の詳細を図示した実施例によって説明する
。
しているかどうか判定した上で、電場の空間依存性を考
慮したトンネリング率を用いてトンネル電流を求めるこ
とにある．本発明では、局所的な電場とその場所での不
純物濃度を入力として、エネルギーバンドの曲がりと、
価電子帯及び伝導帯の電子の存在確率を求める手段と、
求めたエネルギーバンドの曲がりと価電子帯及び伝導帯
の電子の存在確率を用いて，トンネリング現象が起こる
条件を満たしているかどうか判定する手段と、その場所
での電場の空間変化率を求める手段と，局所的な電場と
その場所での電場の空間変化率を用いて電場の空間依存
性を考慮したバンド間遷移トンネリング率を求める手段
と，求めたバンド間遷移トンネリング率と電子の存在確
率を用いて空間依存性を考慮したトンネル電流を求める
手段から構成される． 前記のトンネリング現象が起こる条件を満たしているか
どうか判定する手段におけるその判定基準は、以下の３
点を備えていればこの条件を満たしているものとしてト
ンネリング率を求める．ωトンネリングの開始点と終了
点のポテンシャルエネルギーの差がバンドギャップを越
えていること、■トンネリングの開始点の価電子帯端の
エネルギーレベルが電子の擬フェルミレベルよりも低く
価電子帯の電子が存在すること、■トンネリングの終了
点の伝導？［のエネルギーレベルが電子の擬フェルミレ
ベルよりも高く伝導帯が空席になっていること．バンド
間遷移トンネリング率を計算した場合は，つぎに、求め
たバンド間遷移トンネリング率と電子の存在確率を用い
て空間依存性を考慮したトンネル電流を求める． （作用） 上記構成に於いて、本発明ではエネルギーバンドの曲が
りと，価電子帯及び伝導帯の電子の存在確率を求め、求
めたエネルギーバンドの曲がりと価電子帯及び伝導帯の
電子の存在確率を用いて，トンネリング現象が起こる条
件を満たすかどうか判定したのち、局所的な電場とその
場所での電場の空間変化率を用いて空間依存性を考慮し
たバンドｔｊｕ遷移トンネリング率を求め、求めたバン
ド間遷移トンネリング率と電子の存在確率を用いて、電
子・正孔の電流連続式におけるキャリアの生或項として
取り扱うことによりトンネル電流を求めているので，電
場の空間変化が大きい場合についてもトンネル電流を高
精度でシミュレートすることができ，素子内のトンネル
現象を実体に即して正確に評価することができる． （実施例） 以下、本発明の詳細を図示した実施例によって説明する
。
第１図は、本発明の一実施例に係る素子特性評価装置の
構成を示すブロック図である．局所的な電場とその場所
での不純物濃度を入力部１０で読み込む．つぎに，バン
ドの曲がりと価電子帯及び伝導帯の電子の存在確率計算
部ｌ１では、バンドの曲がりをポアソン方程式を解くこ
とにより電位として求め、さらに、トンネリング開始点
の価電子帯及びトンネリング終了点の伝導帯の電子の存
在確率をフェルミ・デイラック分布関数から求める．つ
ぎに，判定部１２に於いては、前述した条件■バンドの
曲がりがエネルギーギャップ以上であること、■トンネ
リング開始点の価電子帯に電子が存在すること，■トン
ネリング終了点の伝導帯に電子が存在しないこと、を満
たすかどうか判定する．具体的には、条件ωについては ψ”＋（Ｅｇ／２ ＡＥｖ”）／ｑ＜ψ０ｕｔ一（Ｅｇ
／２ ＡＥＣ””）／（１（ここで、ψ１０，ψｏｕｔ
はそれぞれトンネリングＯＵＴ 開始点、終了点の電位，ΔＥｖ，ΔＥ０ はそれぞ
れ伝導帯、価電子帯のバンドの狭まりを示す．）。
構成を示すブロック図である．局所的な電場とその場所
での不純物濃度を入力部１０で読み込む．つぎに，バン
ドの曲がりと価電子帯及び伝導帯の電子の存在確率計算
部ｌ１では、バンドの曲がりをポアソン方程式を解くこ
とにより電位として求め、さらに、トンネリング開始点
の価電子帯及びトンネリング終了点の伝導帯の電子の存
在確率をフェルミ・デイラック分布関数から求める．つ
ぎに，判定部１２に於いては、前述した条件■バンドの
曲がりがエネルギーギャップ以上であること、■トンネ
リング開始点の価電子帯に電子が存在すること，■トン
ネリング終了点の伝導帯に電子が存在しないこと、を満
たすかどうか判定する．具体的には、条件ωについては ψ”＋（Ｅｇ／２ ＡＥｖ”）／ｑ＜ψ０ｕｔ一（Ｅｇ
／２ ＡＥＣ””）／（１（ここで、ψ１０，ψｏｕｔ
はそれぞれトンネリングＯＵＴ 開始点、終了点の電位，ΔＥｖ，ΔＥ０ はそれぞ
れ伝導帯、価電子帯のバンドの狭まりを示す．）。
条件■について価電子帯の電子の存在確率ｆｉ≠Ｏ、条
件（３）については伝導帯の電子の存在確率ｆＯ≠■を
満たすかどうか判定している。
件（３）については伝導帯の電子の存在確率ｆＯ≠■を
満たすかどうか判定している。
そして，判定部１２でＮＯの場合、すなわち、上記条件
（１）〜（３）を満足していないときは、電流計算部１
５において従来通りの方法を用いて電流の計算を行なう
。ＹＥＳの場合，電場の空間変化率計算部１３で電場の
空間変化率βを求めたのち、トンネリング率計算部１４
に於いてあらかじめ定めた計算式によってトンネリング
率を計算し，これを電流計算部ｌ５においてあらかじめ
定めた計算式を用いて電子・正孔の電流連続式における
キャリアの生或項（Ｇｂｂｔ）として取り込むことによ
り従来の電流に加えてトンネル電流も高精度でシミュレ
ートできる。
（１）〜（３）を満足していないときは、電流計算部１
５において従来通りの方法を用いて電流の計算を行なう
。ＹＥＳの場合，電場の空間変化率計算部１３で電場の
空間変化率βを求めたのち、トンネリング率計算部１４
に於いてあらかじめ定めた計算式によってトンネリング
率を計算し，これを電流計算部ｌ５においてあらかじめ
定めた計算式を用いて電子・正孔の電流連続式における
キャリアの生或項（Ｇｂｂｔ）として取り込むことによ
り従来の電流に加えてトンネル電流も高精度でシミュレ
ートできる。
このトンネリング率は、次式で表わされる．ここでトン
ネリング開始点の電界をＥ，その場所での電界の空間変
化率をβ＝ｄＥ／ｄｘ （ｘはトンネリング方向）、エ
ネルギーバンドギャップをＥ．、電子の有効質量を訃、
素電荷をｑ，積分指数関数をＨｉ、不完全ガンマ関数を
ｒ、半導体内のバンド間遷移トンネリング率をＮとする
． Ｎ’Ｍ［Ｚ Ｖ （−１）””” ・Ｅｉ（−’−
（ｍ＋ｎ＋１））４ｈ ｎＷ４１１−１１
Ｅまた、前記生威項Ｇｂｂｔは、次式で表わされ
る．ここで、ｆｉは、トンネリングの開始点における価
電子帯の電子の存在確率およびｆ．は、トンネリングの
終了点における伝導帯の電子の存在確率を表わす。
ネリング開始点の電界をＥ，その場所での電界の空間変
化率をβ＝ｄＥ／ｄｘ （ｘはトンネリング方向）、エ
ネルギーバンドギャップをＥ．、電子の有効質量を訃、
素電荷をｑ，積分指数関数をＨｉ、不完全ガンマ関数を
ｒ、半導体内のバンド間遷移トンネリング率をＮとする
． Ｎ’Ｍ［Ｚ Ｖ （−１）””” ・Ｅｉ（−’−
（ｍ＋ｎ＋１））４ｈ ｎＷ４１１−１１
Ｅまた、前記生威項Ｇｂｂｔは、次式で表わされ
る．ここで、ｆｉは、トンネリングの開始点における価
電子帯の電子の存在確率およびｆ．は、トンネリングの
終了点における伝導帯の電子の存在確率を表わす。
Ｇｂｂｔ＝ｆｔ （１ −ｆｏ） ・Ｎ ・・
・・・・ ■第７図は第８図に示すＭＯＳトランジスタ
構造での電流一電圧特性のデバイス・シミュレーション
結果であり，電場の空間依存性を考慮したトンネリング
率を用いる事により素子特性を高精度で表わすことがで
きた． 第７図の横軸は，ドレインーゲート間電圧（Ｖｏａ）で
あり，縦軸はドレイン電流（Ｉｎ）を示している．第８
図はＭＯＳトランジスタの断面図であり、これに−７（
ｖ）のゲート電圧（ＶＣ＋）が加わっている．ゲート酸
化膜厚（ｔｏｘ）は２２０λ、使用するＰ形シリコン基
板の不純物濃度は４ Ｘ １０” ｃｓ−”であり，こ
のシリコン基板中のｎ◆領域のピーク不純物濃度は１０
”備−’．その拡散深さ（ｘｊ）は０．１５．である．
また、チャネル長（Ｌ）は２ｐ、チャネル幅（Ｗ）は４
一である。この第７図によると．実測値とシミュレーシ
ョンの値が殆ど同じであることがわかる．この実施例で
は、シリコン基板に形成されたＭＯＳトランジスタを一
例として用いたが、とくにこのデバイスに限るものでは
なく、電場の空間変化の大きい領域を有するデバイスな
らどんなものでも適用することができる． 〔発明の効果〕 以上述べたように、本発明の特性評価装置によれば、電
場の空間変化が大きい場合にもトンネル電流を正しく表
現することができるので、素子特性を高精度でシミュレ
ートする事が可能になり、その結果，微細化，高集積化
した製品を高精度に製造することができるようになる．
・・・・ ■第７図は第８図に示すＭＯＳトランジスタ
構造での電流一電圧特性のデバイス・シミュレーション
結果であり，電場の空間依存性を考慮したトンネリング
率を用いる事により素子特性を高精度で表わすことがで
きた． 第７図の横軸は，ドレインーゲート間電圧（Ｖｏａ）で
あり，縦軸はドレイン電流（Ｉｎ）を示している．第８
図はＭＯＳトランジスタの断面図であり、これに−７（
ｖ）のゲート電圧（ＶＣ＋）が加わっている．ゲート酸
化膜厚（ｔｏｘ）は２２０λ、使用するＰ形シリコン基
板の不純物濃度は４ Ｘ １０” ｃｓ−”であり，こ
のシリコン基板中のｎ◆領域のピーク不純物濃度は１０
”備−’．その拡散深さ（ｘｊ）は０．１５．である．
また、チャネル長（Ｌ）は２ｐ、チャネル幅（Ｗ）は４
一である。この第７図によると．実測値とシミュレーシ
ョンの値が殆ど同じであることがわかる．この実施例で
は、シリコン基板に形成されたＭＯＳトランジスタを一
例として用いたが、とくにこのデバイスに限るものでは
なく、電場の空間変化の大きい領域を有するデバイスな
らどんなものでも適用することができる． 〔発明の効果〕 以上述べたように、本発明の特性評価装置によれば、電
場の空間変化が大きい場合にもトンネル電流を正しく表
現することができるので、素子特性を高精度でシミュレ
ートする事が可能になり、その結果，微細化，高集積化
した製品を高精度に製造することができるようになる．
第１図は本発明の一実施例に係る特性評価装置の構成を
示すブロック図、第２図は本発明においてｎ−ＭＯＳＦ
ＥＴのゲート・ドレインオーバーラップ領域において価
電子帯電子がトンネリングを起こすときのバンド図、第
３図は従来のトンネル電流の計算に用いられる電場を一
様と仮定した場合のバンド図，第４図（ａ）は一実施例
を説明するＰｎ接合ダイオードを示した図、第４図（ｂ
）は第４図（ａ）のダイオード内のＡ−Ａ’断面部の電
場分布図、第５図（ａ）は一実施例を説明するＭＯＳデ
バイスの断面図、第５図（ｂ）は第５図（ａ）のデバイ
スのＡ−Ａ’断面部（ゲートードレインオーバーラップ
部）の電場分布図、第６図は一実施例を説明する規格化
されたトンネリング率の電場の空間変化率依存性を示す
図、第７図は一実施例を説明するシミュレーションした
電流一電圧特性図、第８図は第７図に示したシミュレー
ションに用いたＭＯＳトランジスタの断面構造図である
，（８７３３）代理人弁理士 猪 股 祥 晃（ほか工
名）第 １ 図 第 ２ 図 第 ３ 図 − ２．７０ −２６０ −２．５０ ″″２．４０ −２３０ −２．２０ 刀ｍ （ＸＩＯ ） （ｂ） 第 ４ 図 Ｓｉ○２ Ｓ１ ０．００ ０．０５ β（ＭＶ／Ｃｍ） 第 ６ 図 第 ７ 図 Ｖ（３ ｖ８ 第 ８ 図
示すブロック図、第２図は本発明においてｎ−ＭＯＳＦ
ＥＴのゲート・ドレインオーバーラップ領域において価
電子帯電子がトンネリングを起こすときのバンド図、第
３図は従来のトンネル電流の計算に用いられる電場を一
様と仮定した場合のバンド図，第４図（ａ）は一実施例
を説明するＰｎ接合ダイオードを示した図、第４図（ｂ
）は第４図（ａ）のダイオード内のＡ−Ａ’断面部の電
場分布図、第５図（ａ）は一実施例を説明するＭＯＳデ
バイスの断面図、第５図（ｂ）は第５図（ａ）のデバイ
スのＡ−Ａ’断面部（ゲートードレインオーバーラップ
部）の電場分布図、第６図は一実施例を説明する規格化
されたトンネリング率の電場の空間変化率依存性を示す
図、第７図は一実施例を説明するシミュレーションした
電流一電圧特性図、第８図は第７図に示したシミュレー
ションに用いたＭＯＳトランジスタの断面構造図である
，（８７３３）代理人弁理士 猪 股 祥 晃（ほか工
名）第 １ 図 第 ２ 図 第 ３ 図 − ２．７０ −２６０ −２．５０ ″″２．４０ −２３０ −２．２０ 刀ｍ （ＸＩＯ ） （ｂ） 第 ４ 図 Ｓｉ○２ Ｓ１ ０．００ ０．０５ β（ＭＶ／Ｃｍ） 第 ６ 図 第 ７ 図 Ｖ（３ ｖ８ 第 ８ 図
Claims (1)
- 半導体内の任意の位置において、局所電場及びその場所
での不純物濃度を入力として、エネルギーバンドの曲が
りと、価電子帯及び伝導帯の電子の存在確率を求める手
段と、求めたエネルギーバンドの曲がりと価電子帯及び
伝導帯の電子の存在確率を用いて、トンネリング現象が
起こる条件を満たしているかどうか判定する手段と、前
記位置における電場の空間変化率を求める手段と、電場
の空間依存性を考慮したバンド間遷移トンネリング率を
求める手段と、求めたバンド間遷移トンネリング率と電
子の存在確率を用いて空間依存性を考慮したトンネル電
流を求める手段を有することを特徴とする素子特性評価
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892489A JPH03171647A (ja) | 1989-11-30 | 1989-11-30 | 素子特性評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892489A JPH03171647A (ja) | 1989-11-30 | 1989-11-30 | 素子特性評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171647A true JPH03171647A (ja) | 1991-07-25 |
Family
ID=17986919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30892489A Pending JPH03171647A (ja) | 1989-11-30 | 1989-11-30 | 素子特性評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03171647A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389798B1 (ko) * | 2000-03-24 | 2003-07-02 | 가부시끼가이샤 도시바 | 전기 특성 평가 장치, 전기 특성 평가 방법 및 전기 특성평가 프로그램 |
| CN110146921A (zh) * | 2019-06-28 | 2019-08-20 | 广东石油化工学院 | 基于狄拉克分布概率的微震事件检测方法和系统 |
| CN110261716A (zh) * | 2019-06-28 | 2019-09-20 | 广东石油化工学院 | 基于狄拉克混合机制的变压器运行状态振声检测方法和系统 |
-
1989
- 1989-11-30 JP JP30892489A patent/JPH03171647A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389798B1 (ko) * | 2000-03-24 | 2003-07-02 | 가부시끼가이샤 도시바 | 전기 특성 평가 장치, 전기 특성 평가 방법 및 전기 특성평가 프로그램 |
| CN110146921A (zh) * | 2019-06-28 | 2019-08-20 | 广东石油化工学院 | 基于狄拉克分布概率的微震事件检测方法和系统 |
| CN110261716A (zh) * | 2019-06-28 | 2019-09-20 | 广东石油化工学院 | 基于狄拉克混合机制的变压器运行状态振声检测方法和系统 |
| CN110261716B (zh) * | 2019-06-28 | 2021-05-04 | 广东石油化工学院 | 基于狄拉克混合机制的变压器运行状态振声检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Takeda et al. | Hot-carrier effects in MOS devices | |
| Lucci et al. | Multisubband Monte Carlo study of transport, quantization, and electron-gas degeneration in ultrathin SOI n-MOSFETs | |
| Vasileska et al. | Quantum and Coulomb effects in nano devices | |
| CN110187251B (zh) | 一种采用频率噪声分析位移损伤缺陷能级的方法 | |
| Fukuda et al. | A compact model for tunnel field-effect transistors incorporating nonlocal band-to-band tunneling | |
| US6587994B1 (en) | Hot-carrier degradation simulation of a semiconductor device | |
| Singh et al. | Design and analysis of I ON and ambipolar current for vertical TFET | |
| Tanaka et al. | One-dimensional writing model of n-channel floating gate ionization-injection MOS (FIMOS) | |
| KR101571139B1 (ko) | 비정질 반도체 ｔｆｔ의 전기적 특성을 산출하는 방법 및 장치 | |
| JPH03171647A (ja) | 素子特性評価装置 | |
| US6553339B1 (en) | MOSFET simulation method | |
| Yih et al. | A consistent gate and substrate current model for submicron MOSFET's by considering energy transport | |
| Watanabe et al. | Scaling effects on gate leakage current | |
| MIURA-MATTAUSCH et al. | 100 nm-MOSFET model for circuit simulation: Challenges and solutions | |
| US6195790B1 (en) | Electrical parameter evaluation system, electrical parameter evaluation method, and computer-readable recording medium for recording electrical parameter evaluation program | |
| Fiegna et al. | Oxide-field dependence of electron injection from silicon into silicon dioxide | |
| US20070021953A1 (en) | Device simulation apparatus, device simulation method, and device simulation program | |
| US20210405107A1 (en) | Method and Apparatus for Calculating Kink Current of SOI Device | |
| d'Avanzo et al. | Effects of the diffused impurity profile on the DC characteristics of VMOS and DMOS devices | |
| Mitra et al. | A compact interband tunneling current model for Gate-on-Source/Channel SOI-TFETs | |
| CN112002642A (zh) | 一种抗总剂量辐射效应的FinFET器件设计方法 | |
| Fukuda et al. | Three-dimensional simulation of scanning tunneling microscopy for semiconductor carrier and impurity profiling | |
| US20090166718A1 (en) | Method of predicting drain current in mos transistor | |
| KR102140968B1 (ko) | 얇은 게이트 산화막의 터널링 특성 분석 방법 | |
| Lorenzini et al. | Three-dimensional modeling of the erasing operation in a submicron flash-EEPROM memory cell |