TW491988B - Single-ended high voltage level shifters applied in TET-LCD gate drivers - Google Patents

Description

491988 五、發明說明（1) 發明之背景 ^^ 90106690

U Μ 本發明係關於一種用於薄膜電晶體液晶顯示 極驅動器（Gate driver)的單端式高電壓位移器（L^ei甲 j1 f ter)，特別是關於一種可大幅降低該閘極驅動哭的曰 片面積之單端式高電壓位移器。 〜動叩的曰曰 圖1表示一薄膜電晶體液晶顯示裝置之閘極驅動器之 方塊圖，此閘極驅動器具有2 5 6個輸出通道（〇 u t p u七 channel) 各輸出通道的電路均包含：雙向移位暫存器 (Bidirectional shift register)、致能控制（EnaMe control)、位移器、及輸出驅動器（〇utput 。雙 向移位暫存器是由移位時鐘（Shi f t cl〇ck)scu的上升= 同步觸發，它是用來連續地移位右邊資料輸入/出^⑽的 起始脈衝或左邊資料輸入/出的起始脈衝。右左 移控制（Right/Left shift control)是根據右移/左移控 制信號RL的位準高低來決定。每一暫存器的輸出藉由輸出 f致能（Out put enable)信號0E及全導通控制（(n〇bal 以煩 ' A ^ Global on i^ntrol)輸入信號)^而加以非同步閘控（Being gated j清synchronously}，然後被轉換電壓位準（Being 嫌遗6¥6 1-31^£16(1)而驅動高電壓輸出。 年 圖2表示一種習知的位移器與輸出驅動器以接在一 X起之電路圖。位移包含：高電壓PM0S電晶體Ml、M3及 高電壓NM0S電晶體M2、M4。此處所稱之高電壓^的電晶體 日不同於一般的M0S電晶體，其汲極—源極（閘極—源極）之間 择能夠承受相當高的電壓，例如40V。其臨界電壓 !: 之

ΙΙΙΗϋ 第7頁 年月 ex所提之 修正方有無變^%内容是否准予修正、 491988

當輸入信號IN之電位為低電源電壓值ι，例女 H=eSh〇ld V〇ltage)亦高於一般的M0S電晶體，以高電壓 電晶體而言，其臨界電壓的典型值為h 7V，而高電壓 2電晶體之臨界電壓典型值則為2.7V。“信號1N用來 °電曰曰體…，反相輸入信號INB用來驅動電晶體M4。 ♦ 、 — · v ^ 电！但 vss ，戈口一 5 V ， 二:路達於穩定狀恶後，電晶體”為切斷狀態，電晶體Μ 二V通狀悲，節點Β之電位為_5V，電晶體旧為導通狀態， I 之電位被拉高到高電源電壓值VDD，一般為25〜35 V， 出^ 為切斷狀態。因此’電晶體㈣為導通狀態，輸 :的電位為—5V。當輸入信號1N之電位由低電源電 m m ,, 贷Μ bV + 3· 3V = —I 7V，電晶體M2 變成 狀〜=，電晶體M4則由原來的導通狀態逐漸地變成切斷 這：得位變成電晶體M3因此為導通狀態， 體Ml、豕被拉高到高電源電壓值，故使得電晶 曰t變成切斷狀態。由於節點A之電位為―5 V，故電 煩^…導通狀態，輸出信號0UT的電位變成高電源電壓 農習知^路的優點是無論節點A (節點Μ之電位為低電 :::0、^ ^值或向電源電壓值，皆不存在靜態功率之耗損。但 ^疋此習知電路卻存在一個明顯的缺點··當輸入信號的高電 “位位準與高電壓NMOS的臨界電壓相差不大時，高電壓電晶 y ^M2、、M4之尺寸必須被設計成遠大於高電壓電晶體Ml、M3 ,;丨 尺寸’以使得當高電壓電晶體M2、M4導通時，流過足夠 :大的電流，因而節點A、節點β之電位能在短時間内由低電 491988 五、發明說明（3) :!: ΐ ΐ f高至高電源電壓值，或由高電源電壓值降低至 =源電壓值。當然，輸入信號的高電位位準必 電壓電晶體M2、M4之臨界電壓（血型值^2 、、门 之位移器不會開始動作。1以值為2·7”，否則圖2 圖3表示另一種習知的位移器Μ與輸出驅動器3 -2之電路圖，其中輸出驅動迎部份同於^ 電晶_、Μ8的閘極 IN及八反相^唬ΙΝΒ。鬲電壓電晶體Μ2、分 晶體Μ7、Μ8，閘極均接受參考電壓^，例如”,盆 作用在於=電晶體Μ7、Μ8…的電位限㈣^ 於低電壓電晶體Μ7、Μ8的存在，使彳胃古^之優點是由 之尺+ 百〜国ο中Α仔在使仔南電壓電晶體M2、Μ4 之尺寸不須如圖2之電路般，需設計成 體ΜΙ、M3之尺寸，結果位移器3 大於同電壓電日日

之晶片面積。 一之曰曰片面積小於位移器D 雖然圖3之位移器Μ較之圖2之位移器 仍然使用了4個高電壓電晶體。由 ^有改進，仁 遠大於低電…曰冑，因此它們由佔於二電/電晶體之尺寸 對於閑極驅動器IC之成本有=大之晶片面積， 發明之效旲 βΪΪ於^本發明的目的在於提供-種用於薄膜電晶 ^曰曰顯不裝置之閘極驅動器的單端式 僅使用2個高電壓電㈣，因此可以減小閘極驅動器之/ 第9頁 491988 五、發明說明（4) 片面積，並藉由將一部份控制邏輯 *進-步減小閑極驅動器之晶片；；現：=器電路中’ 閘極驅動器IC之製造成本。 可以大幅降低 發明相ϋ 為達上述目的’本發明提供一錄田士人β 顯示梦罟夕叫4* ^ 用於〉專膜電晶體液晶 顯不衣置之閘極驅動器的單端式高電壓 H，曰曰 式輸入信號，此位移器包含： ，接^:單端 一高電源電壓與低電源電壓； 一第一低電壓NMOS電晶體’其閑極 號，源極接該低電源電壓； 又上述輸入仏 一高電壓NMOS電晶體，其閘極接為一 入信號與上述高電源電壓之間的第一參 懕；1於上述輸 該第一低電壓NMOS電晶體之汲極；及 > ' ，源極接於 一 一第一高電壓PMOS電晶體’其閘極接受一可 局電壓PMOS電晶體永遠保持導通、且位準 考電壓的第二參考電壓，源極接 金11第一參 Α通回電源電壓，汲極接 於該南電壓NMOS電晶體之汲極，並作為 接至下-級的輸出驅動器。1作為位“之輸出端連 較佳實施例之詳細描沭 圖4表示本發明之第一較佳實施例之位#器ϋ與輸出 驅動器y接在一起之電路圖。位移器“接受單端式輸入信 親’包含：高電壓PMOS電晶體M1、高電細廳電晶體 M2、及NMOS電晶體M7。電晶體M1的源極接到高電源電壓 VDD，VDD為第一局值。電晶體M7的源極接到低電源電壓

第10頁 491988 五、發明說明（5)

Vss。電晶體Ml的閘極接受參考 晶體Ml總是維持在導诵壯& y 1’該VRH必須使得電

V 你+ 导通狀悲’例如高電源電壓V QOV VRr24V，低電源電壓Vss = —5V。 电[VDD — 30V， 考電壓VRL(例如5V)，用以將t，=M2的間極接受另一參 不超過VRL - ντ，例如5V_2 7v=a0fM7之汲極的電位限制於 -^ ^ ^ ^ ^ - ^ . 端式輸入信號IN。輸入产，ΪΝ & =電日日體Μ7用以接受單 柄φ μ a、、隹丄 ^號1 N的原始信號位準經韓拖接甘 低，改變爲；⑤電位位準由^:後其

VAA 為第一同值，VAA = Vss + (3· 3V〜5· 5V)。 AA 田輸入k號IN為VAA，例如一 1 7 v，電a 態，節點β之電位合被把電日日體M7為導通狀 ，之vGS遂大於其臨界電壓、），同樣地 7 例如，。結果，電晶細導通電4 M6切斷，輪出4士妹ηΤτΤ^ν . τ , 电阳體 嶽DD，例如3〇V。當輸入信號IN由V 門ST:電晶刪變成切斷狀態，電^ 為Μ2之Vgs仍大於其臨界電壓、)， H二-電流對節點B充電，節點B的電位因此逐漸升 间直，j升至約Vrl — Vt，例如5V-2. 7V = 2. 3V，此時電晶體 =V:SL:V:，才不再有電流流過，喝 對電曰曰體Ml而言’由於Vsg >Vt的條件總是滿足，故盆 處於導通狀態，節點A因此繼續被充電，直到其電位升至 νηΐτ’Λ"!3〇ν，此時電晶體M6為導通狀態，因此輸出信號 0UT會被拉至vss，例如-5V。 田輪入仏號I N為VAA，例如-1 · 7 V，雖然位移器公因為 491988 五、發明說明（6) ' ' — 電晶體Ml、M2、M7皆導通而存在靜態電流，但是由於 2 5 6個輸出通迢中最多只有一個通道是處於此狀態， 此狀態所造成之額外的功率損耗幾可忽略。 本發明之位移器除了藉由減少高電壓電晶體之個 而減小所須的晶片面積，尚可藉由將一部份控制邏 於圖4之位移态電路中，而進一步減小閘極驅動器之晶爲 面積。參見圖5，其表示本發明之第二較佳實施例之: 器ϋ與輸出驅動器Μ接在一起之電路圖，相較於圖4 移器ϋ，圖5之位移器y多了 51 j與512兩個部份電路， 份電路511包含：龍05電晶體]«9，用以接受第一全導; 制信號Χ0Ν1，NMOS電晶體Mio，用以接受輸出致能信號 0Ε。部份電路512包含：高電壓pM〇s電晶體MU，用以u 第二全導通控制信號χ〇Ν2 ;高電壓pM〇s電晶體M12，用以又 接受第三全導通控制信號x〇N3。其中部份電路511係每個 輸出通，道所對應的位移器各自具有的電路，而部份電路 5 1 2則係每個輸出通道所對應的位移器所共用的電路。全 導通控制信號X0N1與輸出致能信號⑽的原始信號位準經 ，後其低電位位準由vLL改變成Vss，Vss為低電源電壓值； 咼電位位準由Vlh改變成vaa，VAA為第二高值，VAA = Vss + (3.3V〜5· 5V)。全導通控制信號別"、χ0Ν3其低電位位準

I為低電源電壓Vss，高電位位準皆為高電源電壓 為第一高值。 DD DD 抑王^通控制信號XONi、χ〇Ν2 、χ〇Ν3用來控制閘極驅 動為之操作模式係正常模式或全導通模式。當全導通控制

第12頁 491988 修正

90106ΜΠ__^ 五、發明說明（7) 信號XONl、Χ〇Ν2同為&，例如，，而 為VDD，例如30V，問極驅動器為正常模 it中僅有-者為導通。當全導通控制信號咖被拉至^，

例如-1.7V ’細導通，將使B點及八點的電位被拉到v AA 例如-5V，此時Ml、M2、M9為同時導通狀態，使得位= 把有直流電流消耗，若256個通道同時存 ^ 流，則將會有相當大的直汽雷泣噹红 也 Μ電 生，此時將全導ii ν°，免此情形發 k刺1 口篪川Ν2拉到VDD，例如30V，佶M1 ! 為切断狀恶，並且將全導通控制信號χ〇Ν3拉到 -5V ’使Μ12為導通狀態而將£點的電位拉到％，；如3“ 因此Ml的閘極電位為Vdd，例如3〇ν，$而切斷们， ’ r 々_Ί 以避免刖述之直流電流消耗。輪出致能信號⑽用來控"曰 否使輸出信號OUT致能，當輸出致能信號〇Ε為^，例如疋 7V，其對應的輸出通道正常地輸出信號〇υτ ;當輸出致〜· 信號0Ε為Vss，例如-5V，若此時全導通控制信號汕"為靶 』VSS，例如-5V，則輸出信號⑽丁為Vss，例如一5V。 …、 為更進步6兒明，以下吾人根據全導通控制信號 XONl、X0N2、X0N3與輸出致能信號⑽之位準分成三種产 況·（1 ) XONl、X0N2 為Vss，例如—5V，而X0N3 為VDD，例如 】$30V ’0E為VAA，例如-1.7V此時圖5之電路將簡化 g圖6，其電路動作與圖4完全相同。（2) χ〇Νι、χ〇Ν2為v ， 例如-5V，而X〇N3 為 VDD，例如30V，〇Ε 為 Vss，例如—5V =， v v丨、％丨—J卜通 輸出信號〇Ut ，例如-5V。（3) X0N1 被拉高至vAA，例如—]_ · 7ν，χ〇Μ II此時節點B下方的兩條路徑均不通，驅動器52輸出信號 正|為^ ’…丄〜π 一”、…、__ " ur

第13頁 491988 被拉高至VDD，例如30V，而χ0Ν3為Vss，例如_5V，〇E為Vss 或VAA -此時M2、M9導通，節點A之電位被拉低至L，例 如5V，輸出仏號OUT為VDD，例如30V，無論輸入信號為 & ^I均然。請注意由於此時M1並非導通狀態，因此靜態 電流不存在，故沒有功率損耗。 根據以上說明，藉由圖5之電路可將全導通控制信號 與輸出致能信號之控制邏輯實現於圖4之位移器電路，因b 而進一步減小整體閘極驅動器之晶片面積。 描良ΐ ΐ明詳細說明中所提出之具體的實施態樣或實施例 =為了易於說明本發明之技術内容，而並非將本發明 地限制於該實施例，在不超出本發明之精神及以下， 專利範圍之情況，可作種種變化實施。 凊

第14頁 491988

方塊】、表7^ ’專膜電晶體;夜晶顯*裝置之閘極‘驅動器之 起之ΓΛΓ·一種習知的位移器u與輸出驅動器22接在- 吳之電路圖； 一 — 驅動器3 2接在 圖3表示另一種習知的位移器以與 一起之電路圖； 圖4表示本發明之第一較佳膏 驅動器0接在一起之電路圖；、1立私器ϋ與輸出 圖5表示本發明之第二較佳眚 驅動邮接在—起之電路圖““例之位移器ϋ與輸出 圖6表示圖5之電路的一種簡化結果。 疫號說明 SCLK移位時鐘 DIOR右邊資料輸出/入 DI0L左邊資料輸出/入 RL右移/左移控制信號 0E輸出致能信號 P Vlh原始L號南電位位準 VLL原始信號低電位位準 r VAA原始信號經轉換後的高電位位準 a/ vDD高電源電壓 vss 低電源電壓 x〇l倉導入作赛 x-0 肚第一 491988 案號 90106690 90. δ. 21 年月曰 修正 圖式簡單說明 21 22 X Ο Ν 2弟二全導通控制信號 ΧΟΝ3第三全導通控制信號 I Ν輸入信號 ΙΝΒ 反相輸入信號 OUT輸出信號 Vu Μ、il、U 位移器 3 2 "42 "52 輸出驅動器 5 1 1、5 1 2位移器U之部份電路 修煩 手請 奎委

fM 無明 I示

If 容Γ ί月 予日 η

第16頁

Claims (1)

1. 491988 六、申請專利範圍 l 一種用於薄膜電晶體液晶顯示裝置之 (Gate driver)的單端式高電壓位移器（Level 接受單端式輪入信號，包含： 閘極驅動器 shifter)， 一高電 一第一 號，源極接 一高電 入信號與上 該第一低電 一第一 高電 壓的 壓 PMOS 第二參 高電壓NMOS 下一級的輸 2. — 的單端式高 一高電 一第一 號’源極接 一高電 入信號與上 該第一低電 一第一 壓，汲極接 源電壓與低電源 低電壓NMOS'電晶 於該低電源電壓 壓NMOS電晶體， 述高電源電壓之 壓NMOS電晶體之 高電壓PM0S電晶 電晶體保持導通 考電壓，源極接 電晶體之汲極， 出驅動器。 種用於薄膜電晶 電壓位移器，接 源電壓與低電源 低電壓NMOS電晶 該低電源電壓； 壓NMOS電晶體， 述高電源電壓之 壓NMOS電晶體之 高電壓PM0S電晶 於該高電壓NMOS 電壓； 體’其閘極接受上 其閘極接受一位準 間的第一參考電壓 汲極；及 體，其閘極接受一 、且位準高於上述 於該咼電源電壓， 並作為位移器之輪 體液晶顯示裝置之 文單端式輪入信號 電壓； 體’其閘極接受上 其閘極接受一位準 間的第一參考電壓 汲極； 體’其源極接於該 電晶體之汲極，並 述輸入信 介於上述輪 ，源極接於 可使此第一 第一參考電 汲極接於該 出端連接至 閘極驅動器 ，包含： 述輸入信 介於上述輸 ，源極接於 高電源電 作為位移器

   491988 六、申請專利範圍 之輸出端連接至下一級的輸出驅動器； 一第二低電壓NMOS電晶體’其閘極接受一第—全導通 控制信號’源極接該低電源電Μ，汲極接於該 NMOS電晶體的汲極； 一 一第二高電壓PM0S電晶體，其閘極接受一第二全導通 控制信號’源極或没極其中之一接受一可使該第_高電壓 PMOS電晶體保持導通、且位準高於上述第一參考電壓的第 ，參考電壓，另一則接於該第一高電壓pM 極；及 肢W TO Λ 一第三高電壓PM0S電晶體，其閘極接受一第三全導通 ==，源極接於該高電源電壓，汲極接於該第一高電 歷PMOS電晶體的閘極， $板1Ϊ使:楚⑴當上述第—與第二全導通控制信號被拉 Π二弟三全導通控制信號被拉至第-高值，間極驅 動^為正^<，其複數個輸出通道中僅有—者為導通； (2)虽上述弟一全導通控制信號被拉至二古 八 ΐΐίΓί號被拉至第一高值’而第三全了通控制二 ΐϋϋ:間極驅動器為全導通模式，其複數個輸出通 的丄：=於薄膜電晶體液晶顯示襄置之閑極驅動器 的早知士冋電壓位移器，接受單端式輪入信號，包含： 一南電源電麗與低電源電壓； 號；-第-低電壓NM〇s電晶體’其問極接受上述輸入信 491988

   一第三低電壓NMOS電晶體，其閉極一 號•，源極接該低電源電壓，汲極接 〃又一輸出致能信 晶體的源極； ；以弟一低電壓NM0S電 一高電壓NM0S電晶體，其閑極接# 入信號與上述高電源電壓之間的第介=輸 該第一低電壓NM0S電晶體之汲極；及 1，源極接於 一第一高電壓PM0S電晶體，其閘極接受_ 咼電壓PM0S電晶體保持導通、且位準古 了使此苐一 厭沾楚+回於上述第一參考電 i的苐一參考電壓，源極接於該高電

   高電壓_S電晶體之沒極，並作為位移器：輪 下一級的輸出驅動器。 連接至 4· 一種用於薄膜電晶體液晶顯示裝置之n搞酿也π 的單端，高電壓位移器，接受單端式輸入信號I包含：淼 一高電源電壓與低電源電壓； 〇 一第一低電壓NM0S電晶體，其問極接受.上述輸入信 號； 一第二低電壓NM0S電晶體，其閘極接受一第一全導通 控制信號，源極接於該低電源電壓，汲極接於該第一低電 壓NM0S電晶體的汲極； 〇 一第二低電壓NM0S電晶體，其閘極接受一輸出致能信 號，源極接該低電源電壓’汲極接於該第一低電壓NM〇s電 晶體的源極； 一高電壓NM0S電晶體，其閘極接受_位準介於上述輸 入信號與上述高電源電壓之間的第一參考電壓，源極接於

   第19頁

   該第一低電壓NMOS電晶體之汲極； … 第一南電壓PM0S電晶體，其源極接於該高電源電 壓，汲極接於該高電壓NM0S電晶體之汲極，並作為位移器 之輸出端連接至下一級的輸出驅動器； 一第二高電壓PM0S電晶體，其閘極接受一第二全導通 控制信號，源極或汲極其中之一接受一可使該第一高電壓 PM〇f電晶體保持導通、且位準高於上述第一參考電壓的第 一芩考電壓，另一則接於該第一高電壓P Μ 0 S電晶體的閘 極；及 一第 控制信號 壓PM0S電 俾使 貝至低值， 且上述輸 暴式，其複 τ一與第二 !普制信號 寺，位移 "fe制信號 |户J至第一高 。之上述輸出 通模式， 無 I 是 否 予 三高電壓>乂03電晶體，其 ’源極接於該高電源電壓 晶體的閘極， 得：（1)當上述第一與第」 而上述第三全導通控制信 出致能信號為第二高值， 數個輸出通道中僅有一者 王導通控制信號被拉至低 被拉至第一高值，並且上 器輸出信號為第一高值； 被拉至第二高值，上述第 值，而上述第三全導通控 致能信號為低值或第二高 其複數個輪出通道全部導 閘極接受一第三全導通 ，汲極接於該第一高電 -全導通控制信號被拉 號被拉至第一高值，並 閘極驅動器為正常模 為導通；（2)當上述第 值，而上述第三全導通 述輸出致能信號為低值 (3)當上述第一全導通 二全導通控制信號被拉 制彳§號為被拉至低值， 值’閘極驅動器為全導 通。