TW487997B - Package process of chip with copper I/O pad - Google Patents

Description

487997

【發明領域】 ",發明係有關於一種銅銲墊晶片（chip with eQppef • · a s)之封裝製程，其特別有關於一種使用線搔合 re bonding)技術之銅鲜塾晶片之封裝製程。 【先前技術】 九 k著晶片微型化，銅電路具有傳統鋁線路無可比擬之優 點。銅線傳導電流比鋁要少百分之四十的的電阻。就使用 銅線路之微處理器而言’其意味著速度提昇百分之十五。 此外，銅線路亦遠比鋁線路更不易為電遷移 (electromigration)損壞；電遷移係指高電流密度導致個 別原子在線路中移動而造成空隙（V 〇 i d )，最後導致線路斷 裂。更重要的是，銅線路的寬度可以由目前的0.35微米壓 縮至0 · 2微米。而這是鋁線路難以達成的，因為當線路設 計成非常小尺寸時，習用的鋁合金無法良好傳導電流，並 且無法忍受較高電流密度（其係為加迷電路轉換所需）。 雖然銅具有許多優點，然而其本質上對氧有極大之親和 力，並且極易持續氧化。相對地，鋁氧化後所形成之氧化 鋁卻會成為防止鋁進一步氧化之障礙層。因此，在氧化的 環境中，鋁墊上形成之氧化銘會保持相當薄之厚度，然而 銅墊上形成之氧化銅則會持續增加。 第一圖揭示習知銘蛰晶片封裝流程。在步驟11 0，該黏 晶製程即為將晶片以銀膠（s丨1 v er pa s te )枯著於基板 (substrate)(或導線架（lead frame))之製程。在步驟 120，黏膠固化製程即為將步驟110之產物送入爐中烘烤以

487997

五、發明說明（2) 使銀膠固化而得以將晶片固定於基板或導線架。在步驟 1 3 0，打線製程即為利用打線機將金線（或鋁線）連接至 晶片鋁墊以及基板之導電線路（conductive trace)(或導 線架之導線）。第二圖顯示一金球丨2焊接至鋁墊〗4前之 ，。在打線製程中’超音波能量可用來刮開形成在晶= ，14上的易碎氧化鋁層10以露出乾淨的金屬表面“ =二圖）。第二圖顯不金球12焊接至鋁墊14後 (圖I，〗施加在h金〗球1/f之超音波能量會導致滑：移動ΐ 示，而露出乾淨而且彼此緊/接中//jsllp line)16所 "。，封膝製程即為將步丄。在步驟 封。在步驟15〇，封膠後固化製之海產以適當之封膠材料密 入爐中烘烤以使封膠材料固化'矛p為將步驟14〇之產物送 然而’被厚氧化層霜签麵 接受之鍵結。因而銅製程晶片上已知是難以與銲線形成可 以產生可與舞線形成可接g鍵# =一 =具有金塗層用 銅塾上鑛金之成本相好性以及機械連接，但是在 質，省略在·，上鑛。製果可以維#打線的品 第四圖揭示氧#〜的表程係有經濟上的誘因。 failure rati〇) 2厚度與鋼銲墊開路故障率（open 5 nm時，打線製係圖。如圖所示，當氧化銅厚度大於 氧化銅厚度對加J 路章率將急速上昇。，五圖揭示丨 隨加熱時間增加谈^之糸圖。如圖所示，氧化銅厚度 而遞增。並且當加熱溫度大於150t時，

、發明說明（3) 膠固2當ίftΪ0秒。時快速增加至6 ηιη。由於習用黏 nm。 王一般面達1 7 5 °C，氧化銅厚度將快速增加超過6 效=ί並Ϊ : 2 ί :種銅銲墊晶片之封裝製程，其可有 佯打f制日曰片上銅銲塾之氧化銅層厚度，藉此確 1示打綠製程之可靠性。： 【發明概要】 I Ϊ Ϊ Ξ，主要目的係提供一種銅銲塾晶片之封裝製程， 由汝、隹羽糸直接接合在沒有抗氧化塗層之銅塾上’並且藉 進s用製程來得到良好之鍵結。 根，本發明之銅銲墊晶片之封裝製程係包含下列步驟： a精由一薄膜膠（fHm adhesive)固定晶片於一基板 二=線架）表面；（b)線接合（wire bonding)該^片之 銅鈐墊至基板（或導線架）；（c)以封膠塑料（m〇Uing c^mp^und)包覆該晶片以及該基板（或導線架）之一部 分；U)同時固化（cur ing)該薄膜膠以及封膠塑料^ 由於該溥膜膠即使不經固化（c u r丨n g )仍可承受5公斤之 推2而足以負荷打線製程之要求。因此根據本發明之銅銲 整4!! 2之封裝製程’銅銲墊晶片在打線前不需經過長時間 的兩溫供烤’藉此有效減低並且控制銅晶片上銅銲墊之氧 化銅層厚度而確保打線製程之可靠性。 1^ ’根據本發明之銅銲墊晶片之封裝製程亦可修改打 線裝。程參數使得其焊接溫度（bonding temperature)小於 1 2 0 C ’藉此減低並且控制在打線時銅晶片上銅銲墊之氧

487997 五、發明說明（4) 化銅層厚度而進一步確保打線製程之可靠性。 【發明說明】 第六圖係為一流程圖，其概述根據本發明銅銲塾晶片之 封裝製程之步驟。值得注意的是，並非流程圖中所有的步 驟皆需用以實施本發明。 在步驟210中，該黏晶製程係指將晶片以薄膜膠（filin a d h e s i v e )枯著於棊板（或導線架义晶片承座（d i e p a d)) 之製程。根據本發明之薄膜膠較佳係以具黏性之聚醯亞胺 (polyimide)或環氧膠（epoxy)組成物製成（其可在i〇〇°c 至1 5 0 °C下極短時間内顯出令人滿意之黏著力）。例如一 適當之薄膜膠為購自ABLE STICK LABORATORY之RP5 71系列 (series)，其僅需在1〇〇 t下加熱1秒即可獲得令人滿意之 黏著力例如5 kg/cm。因此，該薄膜膠即使只加熱至半固 化狀態（semi-cured conditiο η)而不經固化（curing)仍 足以負荷打線製程之要求。根據本發明之基板具有一周以 與外界形成電性連接之構造，其一般包含複數條導電線路 (conductive t race )。該基板可由玻璃纖維強化BT (bismaleimide-triazine)樹脂，或FR-4玻璃纖維強化環 氧樹脂（fiberglass reinforced epoxy resin)製成之蕊 層（core layer)形成。此外，該基板230亦可以是一陶瓷 基板（ceramic substrate)。根據本發明之導線架，其一 般包含一晶片承座以及複數條導線環繞該晶片承座。 在步驟2 2 0，打線製程即為利用打線機將金線（或is線 )連接至晶片鋁墊以及基板之導電線路（或導線架之導線

第7頁 487997 五、發明說明（5) )° 一般而言，習用熱音波焊接（thermosonic welding)

之焊接溫度（bonding temperature)係介於 150 °C 至 200 °C (焊接時間5 _ 2 0毫秒），並且其需要在1 5 0 °C下預熱。就 兩接腳數（high pin count)晶片而言，由於整體打線時間 較長’因此較佳將焊接溫度設為低於丨2 〇。(：（其可藉由增 加焊接時間來補償焊接所需能量），並且在1〇〇。(：下預 熱’藉此減低並且控制在打線時銅晶片上銅銲墊之氧化銅 層厚度。 在步驟2 3 0 (此步驟具可選擇性（opti〇nal))，薄膜膠 製程即為將步驟2 2 0之產物送入爐中烘烤以使薄媒▲ 打線匍雖然該薄膜膠即使只加熱至半固化狀態即足以負荷 性、。i t之要求，然而其仍需要加以固化藉以增加其可靠 隨睥^ 由於半固化狀態薄膜膠之物理或化學性質可妒 ΪΞ間變化，因此-般而言希望固化製程越 2 3 0在不牛至影“】在打線步驟22°之後進行’因此步驟 封ί ί Ϊ 2 〇/封膠製程即為將前一步驟之產物以適者之 例如轉Ξ:封。該封膠製程一般係利用習知的铸模方\ 驟之；ii;，nsfe"〇lding ”其係藉由以二 穴而達成。模具之膜穴内，然後將封膠塑料填滿該& 爐中^ ΐ2 5〇 ’封膠後固化製程即為將步驟140之吝仏 服τ供烤以 力υ <產物送入 ~ 1 9 0 °c 膠材料固化，其操作條件一般為j 5 〇。 小時（視所選用之封膠材料而定）。 J 1以理

487997 五·、發明說明（6) 解的是，若步驟2 3 0被省略，則該薄膜膠可在步驟2 5 0中與 封膠材料一起固化。 根據本發明之封裝製程可使銅銲墊晶片在打線前不需經 過長時間的高溫烘烤，藉此有效減低並且控制銅晶片上銅 銲墊之氧化銅層厚度而確保打線製程之可靠性。 雖然本發明已以前述較佳實施例揭示，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍内，當可作各種之更動與修改。因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。

第9頁 487997 圖式簡單說明 【圖示說明 為了讓 顯，下文 細說明如 第1圖 第2圖 第3圖 第4圖 failure 第5圖 弟b園 製程流程 【圖號說 本發明之上述和其他目的、特徵、和優點能更明 特舉本發明較佳實施例，並配合所附圖示，作詳 下。 :習知鋁墊晶片封裝流程圖； :金球焊接至鋁墊前之剖示圖； :金球焊接至鋁墊後之剖示圖； :氧化銅厚度與銅銲墊開路故障率（open r a t i 〇 )之關係圖； :氧化銅厚度對加熱時間之關係圖；及 :根據本發明一較佳實施利之銅銲墊晶片之封裝 圖。 明】

10 氧 化 銘 層 12 金 球 14 銘 墊 13 乾 淨 的 金屬表面 16 滑 線 110 黏 晶 ( 銀 膠 ) 120 黏 膠 固 化 130 打 線 140 封 膠 150 封 膠 後 固 化 210 黏 晶 ( 薄 膜 膠 )220 打 線 230 薄 膜 膠 固 化 240 封 膠 250 封 膠 後 固 化 第10頁

Claims (1)

1. 487997 六、申請專利範圍 1 、一種銅銲墊晶片之封裝製程，其包含下列步驟： 提供一基板，具有一用以與外界形成電性連接之構 造； 藉由一薄膜膠（film adhesive)固定該晶片於該基板 表面； 線接合（wire bonding)該晶片之銅銲墊至基板上用以 與外界形成電性連接之構造；及 以封膠塑料（mol ding compound)包覆該晶片以及該基 板之部分表面。 2、依申請專利範圍第1項之銅銲墊晶片之封裝製程，其 另包含同時固化（curing)該薄膜膠以及封膠塑料之步 3 、依申請專利範圍第1項之銅銲墊晶片之封裝製程，其 中該線接合步驟之焊接溫度（bonding temperature) 係小於1 2 0 °C。 4、一種銅銲墊晶片之封裝製程，其包含下列步驟： 提供一基板，具有一用以與外界形成電性連接之構 造； 藉由一薄膜膠（film adhesive)固定該晶片於該基板 表面； 線接合（wire bonding)該晶片之銅銲墊至基板上用以 與外界形成電性連接之構造； 固化（cur ing)該薄膜膠；及 以封膠塑料（mol ding compound)包覆該晶片以及該基

   487997 六、申請專利範圍 板之部分表面。 5 、依申請專利範圍第4項之 另包含同時固化（curing) 驟。 6 、依申請專利範圍第4項之 中該線接合步驟之焊接溫 係小於1 2 0 °C。 7、 一種銅銲墊晶片之封裝製 提供一導線架，其包含複 藉由一薄膜膠固定該晶片 線接合該晶片之鋼銲墊至 以封膠塑料包覆該晶片以 之複數條導線至少有部份 電性連接。 8、 依申請專利範圍第7項之 另包含同時固化（cur i ng ) 銅銲墊晶片之封裝製程，其 該薄膜膠以及封膠塑料之步 銅銲墊晶片之封裝製程，其 度（bonding temperature ) 程，其包含下列步驟： 數條導線以及一晶片承座； 於該基板表面； 該導線架之導線；及 及該導線架，其中該導線架 裸露於該封膠體用以與外界 銅銲墊晶片之封裝製程，其 該薄膜踢以及封膠塑料之步 、依申請專利範圍第8項之銅銲墊晶片之封裝製程，其 中該線接合步驟之焊接溫度（bonding temperature) 係小於1 2 0 °C。 0、一種銅銲墊晶片之封裝製程，其包含下列步驟： 提供一導線架，其包含複數條導線以及一晶只承座； 藉由一薄膜膠固定該晶片於該基板表面； 線接合該晶片之銅銲墊至該導線架之導線；

   第12頁 487997 六、申請專利範圍 固化（cur ing)該薄膜膠；及 以封膠塑料包覆該晶片以及該導線架，其中該導線架 之複數條導線至少有部份裸露於該封膠體用以與外界 電性連接。 1 1 、依申請專利範圍第1 0項之銅銲墊晶片之封裝製 程，其另包含同時固化（cur ing)該薄膜膠以及封膠 塑料之步驟。 1 2 、依申請專利範圍第1 0項之銅銲墊晶片之封裝製 程，其中該線接合步驟之焊接溫度（bond ing temperature)係小於120 〇C 〇

   第〗3頁