TW480855B - Communications system and method with multilevel connection identification - Google Patents

Communications system and method with multilevel connection identification Download PDF

Info

Publication number
TW480855B
TW480855B TW088119862A TW88119862A TW480855B TW 480855 B TW480855 B TW 480855B TW 088119862 A TW088119862 A TW 088119862A TW 88119862 A TW88119862 A TW 88119862A TW 480855 B TW480855 B TW 480855B
Authority
TW
Taiwan
Prior art keywords
transfer
connection
target
scope
patent application
Prior art date
Application number
TW088119862A
Other languages
English (en)
Inventor
Drew E Wingard
Geert Paul Rosseel
Jay S Tomlinson
Lisa A Robinson
Original Assignee
Sonics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22704891&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW480855(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sonics Inc filed Critical Sonics Inc
Application granted granted Critical
Publication of TW480855B publication Critical patent/TW480855B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Description

五、發明說明（1 ) 發明範圍 本發明有關一 _合計算次系統之通訊系統。 發明背景 電子計算及通訊系統持續包含大量的特性並持續提升複 雜度。同時，電子計算及通訊系統減少體積及每頊功能的 成本。諸如四層極次微米互補式金屬氧化物半導體（ci^bos) 技術等半導體技術的快速前進，使得「單晶片系統」的設 計得以實現。這些複雜的設計可加以合併，例如，一個戒 多個處理器磁蕊、一個數位信號處理（DSP)磁蕊、若干通 訊界面及特定邏輯應用的圖像支援。在部分系=中，一個 或若干該等極複雜的晶片必須與其他晶片或與其他系統元 件互爲通訊。由於必須在一單一複合晶片上的次系統間以 及在一系統板上的晶片間進行高效率地通訊，所以在該等 系統的整合、確認及測試上便產生了重要的新挑戰。2次 系統及晶片間具有一個高效率並具彈性之通訊方法的一個 優點是該系統元件可以以最少的重新設計而用於其他系統 中〇 整合、確認及測試上的一個挑戰源自於許多應用領域中 的現代電子系統具有功能、成本及外形因素的需求，要求 在多功能區塊間進行諸如記憶體等資源共用的事實，其中 功能區塊可以是一通訊系統的各式物件介面。在該等系統 中泫力此區塊典型地具有不同的性能特性及需求，而該 I汛系跣及/、用的貧源必須同時以滿足該整體需求。典型 功月匕區塊的王要需求爲帶寬及等待時間的限制，該限制在
297公釐） 本紙張尺度適用中國國家標準 480855 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 功此區塊間若干量的順序上可呈 ΓΊ 土 王現夕樣化。局同時滿足變 化少端的限制，通訊系統必須提供高度的可預測性。 對現代、複雜的電腦系統而言，通訊系統設計的傳統方 法具有各式的優缺點。該等方法的一個重要的觀點是各式 次系統彼此呈現的通訊介面。一方法是在一次系統及其必 須互爲通訊的每-次系統間定義訂製的點對點介面。該訂 製的介面提供簡單的協定、保證的性能並與其他盔 系統隔離。然而，訂製的介面具有沒有彈性的性質i該: 加一不同介面的新系統需要重新設計。 第二種方法是定義一使用標準化介面的次系統。許多標 準化介面是根據預先建立的電腦匯流排協定。電腦匯流^ 的使用使ί寸系統設計具有彈性’因爲只要該匯流排具有足 夠的性能，許多不同的功能區塊便可依該系統需求而相 連。在各式的次系統間亦需分配該匯流排的存取。在電腦 匯流排的例子中，資源分配典型視爲隨機進行的。 電腦匯流排的一個缺點是每一連接該匯流排的次系統或 元件限於使用該匯流排的該協定。在若干例子中，此舉限 制了該次系統的該性能。例如，一次系統可同時掌控多路 叉換資料流，但該匯流> 排協定無法冗全支援同時的作業。 在一掌控多路具有順序限制之交換資料流的次系統例子 中，該次系統需要以某資料流的某部分來識別每一接收< 發送資料的增加，以便區別各貧料流並維持一資料流的順 序，包含識別一資料發送源的次系統。傳統上，該等識別 限制在由一特別次系統或元件所產生的一不可更改配置的 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） --------訂---------線- (請先閱讀背面之注意事項再填寫本頁) 480855 Λ7 B7 經濟部智慧財產局員工消費合作社印製
五、發明說明（3 硬體識別器。 魂行的匯流排系統藉支撻「八士丨> 4念 _ 汗又埂丨分割父換」提供有限的能力 維持交換資料流中的順序， 畀中一乂換的貧料可能被相同 資料流中的另-交換的資料插人。在—該等匯流排中，資 料被標示屬於-貧料流，如此即使其異常送達亦可被識 別。此需該接收次系統對送達位址進行解碼，以取出該識 別資訊。 現行的匯流排系統對一個可於一單一互聯上處理多路交 換資料流的次系統，並不支援同時的作f，例如一記憶體 控制器掌控一動態隨機存取記憶體（DRAM)多名用户對於 孩單一動怨隨機存取記憶體的存取。一動態隨機存取記憶 體控制器可能需要關於一存取要求的來源、一存取要求的 優先性及分配需求等貧訊。現行的通訊系統並不爲該等將 發送的資訊提供資料，其並未在該次系統上放置其餘的主 題以適應於該現有的協定。 爲使許多次系統可使用其所有功能在傳統系統上操作， 必須在该次系統内置入額外的功能以便於現有通訊系統上 提供通訊。此使次系統更加昂貴並更少彈性，結果該次系 統稍fe便須與新次系統或凡件互爲通訊。現有的通訊方法 因而並不滿足今日大型、複雜電子系統的需求。因此，使 一大型、複雜電子系統的次系統可有效率地進行通訊而無 關乎其不同的性能特性及需求，這對一通訊系統及機制而 言是値得期待的。 發明概述 —、、丨 ^-----.—-----—訂---------線 (請先閱讀背面之注意事項再填寫本頁)
480855 五、發明說明（4 經濟部智慧財產局員工消費合作社印製 本發明-具體實施<列包含一在電子次系统間提供具彈性 ，訊能力之共用的通訊匯流排。-具體實施例包含-協 足，其考慮到在如同一特別次系統所要求的不同細節位準 上資料傳輸的識別，而不須在該次系統内置人額外的功 能。 本發明-具體實施例包含若干功能區塊，至少包含一發 起端功能區塊及一目標功能區塊。部分發起端功能區塊： 可作爲目標功能區塊。在_具體實施例中，該發起端功能 區塊耦合至一發起端介面模組，而該目標功能區塊則耦合 至-目標介面模組。該發起端功能區塊及該目標功能區塊 各自與其介面模組互爲通訊，而介面模組間則互爲通訊。 該發起端功能區塊及該目標功能區塊藉著建立一連接而互 爲通訊，其中一連接是一種邏輯狀態，資料可在該發起端 功能區塊及該目標功能區塊之間通過。 一具體實施例亦包含一配置用以載運多個信號的匯 排，其中该化唬包含一指示一特別連接的連接識別器r 號，在一發起端功能區塊及一目標功能區塊之間的—資= 轉接則爲該特別連接的一部分。該連接識別器包含有關哕 連接的資訊，諸如哪一功能區塊是該傳輸源、轉接要长 優先性及轉接順序資訊。一具體實施例亦包含一串接嗶 器，其提供由該連接識別器所提供該資訊的次一級資^ 在一具體實施例中，該串接識別器是本地範圍的一個指 器，指示一介面模組及一連接功能區塊間的轉接，在一 具體實施例中，一介面模組將一功能區塊連接至一共 流 信 的 別 示 此 用的 ^ — h!-------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 480855 經濟部智慧財產局員工消費合作社印製 發明說明（5 ) 通訊匯流排。 該連接識別器是一總體範圍的識別器，在介面模組之 轉接資訊或在功能區塊之間透過其介面模組轉接資訊。: 分功能區塊可能需要該連接識別器所提供的所有資訊j郅 其他的功能區塊則可能僅需要該串接識別器所提供資气2 次一級資訊。 、/ p勺 圖式簡述 圖1是依據本發明一複合電子系統的 方塊圖。 圖2是一系統模組的一具體實施例。 圖3是一系統模組的一具體實施例。 圖4是一通訊匯流排的一具體實施例。 圖5是一顯示管線寫入轉接的時序圖。 圖6是一顯示一第一筆遭拒絕之管線寫入轉接及第二 成功之寫入轉接的時序圖。 圖7是一顯示管線讀出及寫入轉接之插入的時序圖。 圖8是一顯示插入的連接至一單一目標的時序圖。 圖9是一顯示自一單一發起端插入的連接的時序圖。 圖1 0是一電腦系統的一部分的一具體實施例的方塊圖 圖1 1是一通訊匯流排的一具體實施例。 圖1 2是一電腦系統的一部分的一具體實施例的方气圖 發明之詳細説明 ， 本發明是.允許一複合電子系統的多個功能區塊或次 透過一共用的通訊資源而彼此互爲通訊的一通訊系統 具體貫施例的 筆 系統 及方 :----rr -----------------訂---------線 ----L--主 {：請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480855 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 法，例如一共用的通訊匯流排。在一具體實施例中，一通 訊協定允許一單一半導體裝置上的多個功能區塊彼此互爲 通訊。在另一具體實施例中，該通訊協定可能用於允許不 同半導體裝置上的多個功能區塊透過一諸如匯流排的共用 晶片外之通訊資源彼此互爲通訊。 在一具體實施例中，本發明是一具有個別指令、位址及 資料線路的管線通訊匯流排。替代的具體實施例則包含一 具有多工位址、資料及控制信號的管線通訊匯流排。該前 項的具體實施例較該後項的具體實施例在額外線路的擴充 上提供了較咼的性能及較簡單的控制。談前項的具體實施 例可此較適於晶片上的通訊’其中線路花費較便宜而性能 需求則通常較高。該後項的具體實施例則提供較高的各線 轉接效率，因爲其在位址及資料轉接中共用該相同的線 路。該後項的具體實施例可能較適於半導體裝置間晶片對 晶片的通訊，由於分封接腳及板軌跡增加了該各信號成 本，而其總體所需的通訊性能則通常較低。 圖1是一複合電子系統1 〇〇的一方塊圖。共用的通訊匯流 排112連接次系統102、104、106、108及110。次系統爲典 型的功能區塊’其包含作爲一共用的通訊匯流排之介面的 一介面模組。次系統本身可能包含一個或多個功能區塊， 並可能包含或不包含一積體的或物件分離的介面模組。在 一具體實施例中，由通訊匯流排Π 2所連接的該次系統σ 單獨的積體電路晶片。次系統1 04是一應用導向積體電路 (ASIC)，如同所知的是一設計用於執行一特定 竹心刀砣的積體 •--t— -----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 480855 A7 -------- 五、發明說明（7 ) 包路°次系統1 06是一動態隨機存取記憶體。次系統1 〇8是 一可清除程式化唯讀記憶體（EPROM)。次系統110是一場 私式化閘陣列（FPGA)。次系統102是一特定設計於系統1〇〇 中操作之完全訂製的積體電路。其他的具體實施例可能包 含如所顯示該相同類型的其餘次系統，或未顯示之其他類 型的次系統。其他具體實施例亦可能包含較系統丨〇〇中所 頒不該次系統數量爲少的次系統。積體電路丨〇2包含次系 統l〇2A、l〇2B、102C、102D及102E。應用導向積體電路 104包含功能區塊ι〇1Α、1〇4B及i〇4C。場程式化閘陣列 Π 〇包含功能區塊11 〇A及π 〇B。一功能區塊可能是執行一 特足功能的一特定邏輯區塊。一功能區塊亦可能是一積體 電路中的一記憶體元件。 系統1 00是可能包含一個或多個積體電路或晶片之一個 系統的一例。一功能區塊可能是一積體電路中的一邏輯區 塊，例如功能區塊102E，或者一功能區塊亦可能是執行一 單一邏輯功能的一積體電路，例如完全訂製的積體電路 102。 共用的通訊匯流排112在系統100的次系統間提供了一個 共用的通訊匯流排。共用的通訊匯流排U4在一單一積體 %路的次系統或功能區塊間提供了 一個共用的通訊匯流 排 4分所頭示的該功能區塊連接至介面模組，經此該等 功能區塊發送及接收信號往返共用的通訊匯流排丨12或共 用的通訊匯流排114。互聯115是一連接介面模組至功能區 塊的本地點對點互聯。 ---t I ^-----------------訂---------線 j (請先閱讀背面之注音？事項再填寫本頁} ,
本紙張尺度適巧關家辟（CNS)A4規格⑵& X 297公釐） 480855 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 介面模組1 2 0至12 7如所顯示的連接至不同的功能區塊。 在該具體實施例中’介面模組120、122、123及124物件上 與其所連接的功能區塊（依序分別是A、B、C、E及1 〇2) 分離。介面模組121及125至128爲其各自功能區塊或次系 統的重要部分。諸如102D等若干功能區塊不需要一個專用 的介面模組。該次系統、功能區塊及介面模組的安排是有 彈性的’是由該系統設計者所決定的。 在具骨豆5施例中’有四種基本類型的功能區塊。該四 種基本類型爲發起端、目標、橋接及窥視區塊。一個典型 的目標是一記憶體裝置，一個典型的發起端是一中央處理 單元（CPU)。功能區塊皆經由共用的通訊匯流排112或共用 的通訊匯流排114以及一具體實施例的該協定彼此互爲通 Λ。^起^及目^功此區塊可能經由介面模組與一 用的 通訊匯流排互爲通訊。一發起端功能區塊可能經由一發起 端介面模組與一共用的通訊匯流排互爲通訊，而目標功能 區塊可说經由一目標介面模組與一共用的通訊匯流排互爲 通訊。 除了與一發起端介面模組相結合的一功能區塊外，該發 起端介面模組發送及接收讀出及寫入要求往返其餘的功能 區塊。在一具體實施例中，一發起端介面模組典型地連接 至一中央處理單元、一數位信號處理磁蕊或一直接記憶體 存取（DMA)引擎。 圖2是一發起端介面模組8〇〇的一具體實施例的一方塊 圖。發起端介面模組800包含時序產生器8〇2、資料流區塊 ,ί _ t---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -12- 480855 五、發明說明（9 ) 8〇6、仲裁區塊804、位址/指令解碼區塊8〇8、組態登錄器 810及同步裝置812。發起端介面模組8〇〇連接至一共用的 通Λ匯流排814及一發起端功能區塊816。在一具體實施例 中，共料通訊匯流排814是一連接次系、统的共用的通訊 匯流排，如同圖丨中匯流排丨12的配置。 時序產生器802是當發起端功能區塊8 16與共用的通訊匯 流排814同步操作但頻率不同時，用於執行時序劃分。當 發起端功能區塊816與通訊匯流排814操作不同步時，便; 使用時序產生器802,但使用同步裝置812。仲裁區塊8〇4 執仃對共用的通訊匯流排814存取的仲裁。在一具體實施 例中，使用一多階層仲裁機制，其中仲裁模組8〇4包含管 ，第一層仲裁之預先配置帶寬部分的邏輯電路，以及管理 第一層仲裁的邏輯電路。除了與管理共用的通瓿匯流排 814及發起端功能區塊816之間交換相結合的邏輯電路外， 貝料泥區塊806包括共用的通訊匯流排8 14及發起端功能區 塊間的資料流先進先出（FIF〇)暫存器。該先進先= 暫存器執行共用的通訊匯流排8丨4及發起端功能區塊8丨6之 間的孩位址及資料位元轉接。在一具體實施例中，共用的 T訊匯流排814完成一記憶體映圖協定。若一電腦匯流排 協定支援若干同步操作，那麼該匯流排協定之下的特^细 節對本發明並不重要。用於本發明一匯流排協定的_較佳 的具體實施例是支援重試交換或分割交換，因爲該等協定 提供一個機制，藉著中斷一多週期交換，使得進行屬 他不相干X換的轉接，以便運送同步操作。該等協定允許 本紙張尺度適用中國國家標準（CNS)A4規格（21Q χ挪公楚了 . --------1--------- (請先閱讀背面之注意事項再填寫本頁) 480855 A7 ------------ 五、發明說明（1〇 ) 較高的轉接效率，因爲當一發起端等候一較長等待時間的 目標以便運回-發S端先前所要求的資料時，獨立的交換 可使用該匯流排。 位址/指令解碼區塊808在一共用的通訊匯流排814上對一 位址進行解碼，以判別是否將執行一寫入至與發起端功能 區塊816相結合的登綠器。位址/指令解碼區塊8〇8亦對匯入 =指令進行解碼。組態登錄器81〇儲存決定該模組8〇〇之狀 態的位元，包括帶寬配置及用户位址庫。-登錄器810儲 存識d碼（ID)，其係一組識別發起端功能區塊8丨6的獨特 位元。 圖3是一目標介面模組9 〇 〇的一具體實施例的一方塊圖。 目標介面模組900連接至共用的通訊匯流排914及目標功能 區塊918。目標介面模組9〇〇包含時序產生器9〇2、資料流 區塊906、位址/指令解碼區塊9〇8、同步裝置912及狀態控 制區塊916中的狀態登錄器。目標介面模組9〇〇的區塊名稱 與發起端介面模組800的區塊名稱類似，功能大體上亦與 發起端介面模組800相關的説明相同。狀態登錄器及狀態 控制區塊916包含登錄器，其儲存例如用户位址庫及一目 標功能區塊91 8識別器。 在一具體實施例中，諸如一發起端功能區塊816的一發 起端功能區塊亦可作爲一目標功能區塊，其中具有回應來 自其他功能區塊或次系統之信號的能力，以及藉著發送信 號至其他功能區塊或次系統而發起動作。 圖4是依據一具體實施例的一電腦系統1〇〇〇的一部分的 (請先閱讀背面之注意事項再填寫本頁) —訂---------線| 經濟部智慧財產局員工消費合作社印製 -13-
-方塊圖。圖4有助於描繪多階層連接識別。系統雜包 含發起端功能區塊1002，其藉由互聯1〇1〇連接至發起端介 面模組1004。發起端介面模組1〇〇4藉由共用的通訊匯流排 1012連接至目標介面模組1〇〇6。目標介面模組1〇〇6藉由互 聯1010連接至目標功能區塊1008。典型上，共用的通訊匯 流排1012類似於圖1中之共用的通訊匯流排丨12或圖丨中之共 用的通訊匯流排114。互聯1010典型上類似於圖丨中之互聯 11 5 ,其連接功能區塊至介面模組，其中除了共用及互聯 外’亦是點對點的。由於本地的性質，互聯1〇1〇典型上物 件較共用的通訊匯流排1 〇 12爲短。如同下列將更完整的説 明，系統1 000依據該特定功能區塊的需求，使用兩種不同 階層的連接識別。「總體」連接識別資訊在共用的通訊匯 流排1012上發送，同時「本地」連接資訊，或串接識別 訊，則在互聯10 10中發送。 圖5是一共用的通訊匯流排1〇12的一具體實施例的一方 塊圖。共用的通訊匯流排10 12顯示連接至物件A、B、c、 D及E，其爲介面模組或功能區塊。共用的通訊匯流排 1012由一堆線路所組成。資料線230在功能區塊及共用的 通訊匯流排10 12間提供直接、高效率的資料運送。在一具 體貫施例中’共用的通訊匯流排1 0 12支援一匯流排協定， 該協定使用獨立的位址、資料及連接識別線路，是一個框 架的、劃時多工的、全管線的、固定等待時間的通訊協 定。該匯流排協定支援轉接的細緻插入，啓動高度同步作 業，並使用重試交換而以長或可變的等待時間完成目標裝 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閱讀背面之注音？事項再填寫本頁) 訂·- 經濟部智慧財產局員工消費合作社印製 480855 、發明說明（12 ) 置的喂取人換。對本發明而纟，用於存取共用的通訊 排10 1 2之仲裁方法的細節 ^ ' 驅動該指令及位址，至該目標功能區塊驅動該回應 充 的延遲’即所知的共用的通訊匯流排1012的等候時間。詨 匯流排協足支援許多發起端功能區塊及目標功能區塊間： 取汶匯4排的仲裁。在所顯示的該具體實施例巾，存取共 用的通汛匯流排1012的仲裁是由一發起端介面模組所執 行，例如圖4中的模組1〇〇4。在其他的具體實施例中，仲 裁是直接由功能區塊所執行，或由一介面模組及功能區塊 的…&來執行。在一具體實施例中，一匯流排同意落後一 管線匯流排週期。該協定並未禁止—單—功能區塊成爲一 匯流排擁有者進行連續的匯流排週期，但要求該功能區塊 成功地贏取連續週期的仲裁以取得權力。 共用的通訊匯流排1012包括獨立的位址、資料及控制線 路。其他的具體實施例可能包括共用一條或多條線路的多 工位址、數據及控制信號。由於在位址及資料轉接間線路 是共用的’所以如此的一具體實施例將提供各線高轉接效 率。由於線路相當便宜且在一單一積體電路晶片上的性能 需求通常較鬲，所以共用的通訊匯流排丨〇丨2的一非多工之 具體貫施例可能較適於—單一積體電路晶片上功能區塊間 的通訊。 時序線220是一總體信號線路，爲所有其他同步的共用 的通訊匯流排1012信號提供一時序參考信號。重置線222 是一總體仏唬線路，驅使每一相連的功能區塊進入一系統 本紙張尺度適用中國國家標準（CNS)A4規格（210 rtt先閱讀背面之、注音？事項再填寫本頁} --------訂---------線. β濟部智慧財產局員工消費合作社印製 _ -15- ^297公釐） 五、發明說明（13, 組悲可展開的預設狀態。指令線224載運由一發起端匯流 排擁有者所驅動之一多位元信號。在不同的具體實施例 中’居夕位元指令信號可能傳遞各類的資訊。例如，一指 令^號可指示—轉接類型、連接期間的相關資訊及連接中 所預判的發起端及目標端的行爲。在一具體實施例中，該 指令信號包含一或多個位元指示一連接的起始及終止。在 一具體貫施例中，例如，一個位元可指示一連接的狀態。 右该位是零，那麼該目前的轉接便是該連接中的該最終 轉接。在接收一零連接狀態位元後，該下一筆所接收的一 連接狀態位元便是一邏輯一，指示該轉接是一新開啓之連 接中的第一筆。每一筆隨後接收的一連接狀態位元便接著 指示該連接仍然開啓。
在孫具體實施例中所支援的轉接類型，並不限制於讀出 及寫入的轉接。位址線228載運由一發起端匯流排擁有者 所驅動之夕仫元信號，指出在該目前的轉接中將被讀出 或寫入該目標的該位址。回應線232載運由一目標所驅動 之一夕位7L k號，指示該目前轉接的該狀態。所支援的回 應包括但不限制於下述回應。一個零（NU 前㈣接將中止，想必由於該位址並未選擇)任 個資料效並被接受（DVA)回應在一讀出的狀況中，指示該 目標正在資料線23〇上發還所要求的資料。在—寫入的狀 況中，一個資料效並被接受（DVA)回應指示該目標正在資 料線230上接受被提供的資料。一個忙線（busy)回應指示 該所選擇的目標具有-資源衝突，無法爲該目前的要求提 (請先閱讀背面之注音？事項再填寫本頁) ---訂-------丨線· 經濟部智慧財產局員工消費合作社印製
五、發明說明（14 ) 供服務。在此狀況下，一發起端將於稍後再次重新嘗試該 轉接。一重試（RETRY)回應指示該所選擇的目標無法及^ 傳遞所要求的讀出資料，但允諾於稍後執行。在此狀況 下，一發起端將於稍後再次重新嘗試該轉接。 工 連接識別裔（CONNID)線226載運由一發起端匯流排擁有 者所驅動之一多位元^號，指出該目前的轉接爲哪一連接 的一邵分。一連接爲一發起端所建立，是一邏輯狀態，其 中貝料可在該發起端及一相關的目標之間傳遞。該連接識 別器典型上所發送的資訊包括發起該轉接之該功能區塊的 孩識別及有關該轉接必須處理的一順序的順序資訊。在一 具體實施例中，由該連接識別器所傳遞的該資訊包含有關 該轉接相對於其他轉接之優先性的資訊。在一具體實施例 中，孩連接識別器是一八位元碼。一發起端介面模組發送 一獨特的連接識別器及一連接的一最初位址轉接。與該連 接有關之稍後的轉接（例如，資料轉接）亦提供該連接識別 备値，如此發送端及接收端（以及任何在共用的通訊匯流 排1012上監控轉接的裝置）皆可明確地確認與該連接有關 的轉接。使用一連接識別器的優點爲屬於不同交換之轉接 可在一每週期的基礎上任意地插入於多個裝置之間。在— 具體實施例中，共用的通訊匯流排1〇12完成了一完整管線 的協足，其需要嚴格地控制交換順序，以便保障適當地系 統操作。若未使用連接識別器，那麼由於有關一特定連接 的轉接未被識別，將會達反一特定交換中的順序限制。 由於一第一個指令可能被一忙線（BUS Y)回應所拒絕，而 17- 本紙張尺㈣时關^^(CNS)ATi：^ (210x 297 ^ A7 --------— B7_ 五、發明說明（15 ) 匕2候的指令則已發出，所以重要的是提供一個機制使得 扣♦上的所有控制完整。若該控制不存在，那麼便會產生 挺糊的系統行爲。例如，若一單一發起器介面模組發布一 連串相依的讀出及寫入指令，那麼指向該等指令之一的一 =線（BUS Y)回應將導致隨後的指令送返該錯誤的資料。該 等問題的一個解決之遒是避免覆蓋相依的指令。然而，該 =決万法增加了每一相依指令的該等待時間，以便確定適 當的結果。本發明使用一連接識別器信號，某種程度上允 4相依指令的覆蓋。因此，一連接識別器的使用改進了系 統性能及效率。本發明的該連接識別器的另一個優點是由 於其允許一共用的功能區塊依據各連接間可能不同之保證 服務的量而因應要求，通訊系統的可預測性因而提升。例 如，爲操作一電腦畫面所要求的資料無法容忍不可預測的 延遲，因爲延遲將造成畫面閃爍。因此，該連接識別器將 用於優先處理一畫面控制者的資料要求，如此該畫面控制 者對於一共同貧源的要求皆較其他的要求先獲得服務。本 毛明亦允终進行該連接識別器的重新配置以調整系統性 能。 經濟部智慧財產局員工消費合作社印製 圖6是一管線寫入交換的一時序圖，包含在共用的通訊匯 心排10 12上貫施的兩次寫入交換。亦請參考圖5。如圖6所 顯示，一單一管線匯流排轉接包含一仲裁週期（未顯示）， 接著爲一指令/位址/連接識別器（cmd 324/ADdR328/ CONNID 326)週期（稱爲要求*req週期），並由一 data 330/RESP 342週期（稱爲回應或RESp週期）所完成。在一具 本紙張尺度義中國國家標準（CNS)A4規格⑽x 297公髮）
五、發明說明（16 ) 經濟部智慧財產局員工消費合作社印製 把κ她例中，一REQ週期及一尺£^週期間之週期的編號是 依據系統最佳性能時該操作頻率及模組等待時間而在系統 成時序上被選擇。在一具體實施例中，該req_ resp等 ^時間疋兩個週期，而且依據圖6其列於該data 33〇信號 線足上。因此，一完整的轉接時間包括四個共用的通訊匯 流排1012週期、仲裁、要求、延遲及回應。
圖6中頦不兩個轉接。在週期一中，發起端E驅動req欄 4 340去要求寫入轉接至位址ADDRE0。該過程稱爲發布 該轉接要求。在一具體實施例中，一單一目標被選擇藉解 碼ADDRE0的一外邵位址部分來接收該寫入資料。在週期 一（一 REQ-RESP等待時間之後）中，發起端£在該data^ 路上驅動寫入資料ADDRE0 ;同時，該所選擇的目標八以 該DVA碼驅動RESP線路342，指示a接受該寫入資料。在 週期三結束之前，目標A已獲得該寫入資料，而發起端E 偵測到目標A可接受該寫入資料；而該轉接便因而成功地 完成。 同時（即仍在週期三中），發起端E發布一管線的寫入轉 接（位址ADDRE1)至目標A。該轉接的該寫入資料及目標 回應皆發生於週期五，其中該轉接成功地完成。許多系統 及次系統的適當操作依賴相關轉接的適當順序。因此，適 當的系統操作可能需要在該週期一的寫入轉接之後完成該 週期三的寫入。在圖6中，該連接識別器襴位傳達有關該 轉接的該最初的重要資訊’其可用於維持適當的順序。順 序限制的一較佳的具體實施例是該發起端及目標共同工作 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ -------I ---- (請先閱讀背面之注意事項再填寫本頁) 丨訂---------線·
I 五、發明說明（17 ) 以確保適當的順序，即使在管線轉接期間。這是重要的， 因爲轉接管線降低一組轉接（或許是—單一交換）的該總體 等待時間，因而改進了系統性能（藉降低等待時間及增加 可用帶寬）。 依據一具體實施例的該演算法： 1· 一發起端可發布一轉接γ : a) 若轉接Y在該組轉接要求中是最先的、未發布的 及未撤消的轉接，那麼其便具有符合的連接識別器，或 b) 若所有較先的、未發布的且具有符合的連接識 別器的轉接皆發布至與轉接γ相同的該目標；若在此條件 下發布，那麼轉接Y便被視爲與該較先的未撤消的轉接管 線相連。 2 .個因應一轉接x的目標，且該發起端無法撤消該轉 接，那麼該目標必須對所有具有與轉接又相同連接識別器 足較晚的轉接回應忙線（BUSY)，而該等轉接皆與又管線相 連。 請注意，一較先的轉接γ，若在一較新且具有符合的連 接識別器的轉接X之後發布，那麼即使γ在χ結束之前發 布，亦並不被視爲與.Χ管線相連。該情況描述於圖7之 中。若目標Α具有一資源衝突而暫時使其無法接收與週期 一该寫入ADDREO相關的DATAE 〇，那麼a便回應忙線 (BUS Y)。茲上述演算法的步驟二要求a亦拒絕（使用忙線 (BUSY))任何其他具有該相同連接識別器（本例中爲 C0NNID1)的官線轉接，因爲該發起端在該 REQ-RESP 等待 印 I-----— ο 0 本紙張尺度適用中國國家標準
480855
經濟部智慧財產局員工消費合作社印製 時間通過之前不可能知道該資源衝突。因此，目標A必須 對週期二中所發布的寫入ADDRE1回應忙線（BUSY)，因爲 其具有该相同連接識別器，並在該發起端可中斷該指向該 第一寫入轉接的忙線（BUSY)回應之前發布，所以其是一管 線轉接。再者，因爲即使其覆蓋該週期三的寫入 ADDRE1，但其並非一管線轉接，所以該寫入addre〇轉 接的第二次嘗試（在週期四中發布）便得以完成。 請注意，目標A判定該週期四寫入並未與任何稍早的轉 接官線相連，是由於當其發生時該連接識別器出現，而非 由於該CMD或ADDR的値。該演算法的步驟一保證一發起 端在一所給與的連接中將僅發布該最先、未發布且未撤消 的轉接。因此，一旦該第一寫入ADDRE〇在週期三中接獲 該忙線（BUSY)回應，其將不再發布，而且其將成爲該唯: CONNIDM的合格可發布的轉接。因此對一適當操作的發 起端而言，不可能在週期四中發布一管線轉接，假如一最 初的週期一轉接接獲一忙線（BUSY)回應，那麼該req_ RESP等待時間便是兩個週期。 該發起端的一具體實施例維持一時序整齊的佇列，包含 在一所給與的連接識別器中該所需的轉接。每一轉接在進 入該佇列時皆標示爲未發布且未撤消。若在該佇^中該緊 接著的較先的輸入是未撤消且指向該相同的目標，其將進 -步標示爲管線的；否則，該新的轉接便被標：爲：管線 的。每次發布一轉接，其便標示爲已發布。當一轉接完成 (即當RESP週期結束），該轉接便標示爲未發布。若該轉接 . ------II -------^ (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4^7210 x 297公釐） 480855 五、發明說明（19
成功地冗成，其便標示爲已撤消並可能自該佇列中刪除。 若該轉接並未成功地完成’其將典型地再次嘗試，並因而 可返㈣人仲裁以便再次發布。若該轉接並未成功地完 成，且其亦將不再次嘗試，那麼其在下一筆轉接之前將不 “皮標示爲已撤消’只要其存在，便不會被標示爲已撤 a。孩限制防止該發起端邏輯異常發布。當該最先未撤消 的轉接發務時，其便標示爲已撤消。此使得㈣次最先未 撤消轉接標示爲管線的，那麼其將進行仲裁，直至該最先 轉接完成後（因而被標示爲未發布）便進行發布。 該目標完成的一具體實施例維持一時序整齊的佇列，其 深度符合該REQ-RESP等待時間。該仵列在該匯流排時序 外操作，而在該佇列中的最先輸入在每一匯流排週期中 撤消；同時，該佇列於每一匯流排週期中加入一新輸入 該REQ階段的該連接識別器被複製進入該新的佇列=入。 此外，若該目前的REQ階段包含一有效的轉接，其^擇該 目標（經由該外部位址），接著該新佇列輸入中的^第一= 及「忙線」攔位可被設定；否則，該第一及忙線位元將^ 刪除。若該目前的轉接將接獲一忙線（BUSY)回應（由於一 資源衝突），且在該佇列中並無具有該相同連接識別器I 被 線 濟 部 智 慧 員 費 第一位元已設定之較先的轉接，那麼該第一位元將^ 定。該第一位元顯示，該目前的轉接是一組潛在管線轉 的第一個，將須實施忙線（BUS Y)回應以執行順序。若嗜 標具有一資源衝突，或該佇列中該較先轉接的其中之一且 有該相同連接識別器且其第一位元已設定，那麼該忙線付 設 接 目 具 社 印 I____-22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 、發明說明（2〇 經濟部智慧財產局員工消費合作社印製 元將被設定。今·滿/ Μ遂輯執行該REQ-REST管線等待時間，以， =目標在該發起端可對該標示第— ⑽叫回應作出回應之前接收非管線轉接。 泉 其：：？系統中孩發起端及目標之該演算法的應用提供 ^泉相連轉接（其提升每—連接帶寬及降低總交換等待時 ^維持叉換順序的能力。該演算法因而有助於高的 母一連接性能。J 、 涊$線匯流排該基本的插入結構考慮到 系統性能，由於容舌、τ Μ， 、、田万、夕重遴輯交換可彼此覆蓋，因而獲得持 Η勺系、充孓寬，擴大了該每一連接的峰値帶寬。例如，圖8 "、系先、、且悲，其中發起端Ε需要每隔一個匯流排週期 便咎接貝料至目標Α，@時發起端D則需要每隔一個匯 :週期便向目標B要求提供資料。因爲該通訊系統支援 微的插每一匯流排週期），所以該交換包含以該功能 2正#貝料率所發布之獨立的轉接；此降低該功能區塊 =存的而求，並因而降低系統的成本。此例中該總體系 帶寬馬該功能區塊之任何峰値帶寬的兩倍，並因而實現 向系統性能。 、、本2明在效率及可預測性方面增加了額外系統階層的 進。第一，1¾連接識別器允許該目標在要求其必須拒絕 保持依順序進仃的作業中具有選擇性。該系統僅需保障 孩相同連接識別器的轉接間的順序，如此該目標必須拒 (使用忙線（BUSY))的僅爲管線的轉接。此意謂該目標 文主現其他連接識別器値的轉接，甚至同時拒絕一特 連接識別器。此情況呈現於圖9中，其在圖7中的該管 續 流 細 區中 統 了 改 以 具 絕 可接 定的 線的 ^ ；------—---- (請先閱讀背面之注意事項再填寫本頁) 訂---------線j
寫入轉接上加入一來自發起端D的插入的讀出轉接。圖9中 所有四個轉接選擇目標A，而A具有一資源衝突，其妨礙 圪-月中所發布該寫入ADDREO的成功完成。雖然該第— 寫入的該拒絕妨礙了 A在週斯四之前接收任何來自 CONNHM的其它轉接，但若A具有足夠的資源便可接受週 期二的該不相關的讀出ADDRD〇要求。因此，因爲浪費 了較少的匯流排週期（與若目標A無法分辨各個連接的狀況 相比），所以整體系統效率提升。 〜 第一，在一具體實施例中，該連接識別器允許該目標選 擇，、所拒、、、巴的要求。該目標可結合諸如指向該連接識別器 値的轉接優先性等重要性，並依據該連接識別器値的結合 及居目的該内邵狀態而決定將反應哪一要求。例如，一 目標可具有分別的佇列以儲存不同優先性的轉接要求。請 參閱圖9，该目標可具有一容納低優先性佇列（以奇數連接 識別器表示）及一容納高優先性佇列（以偶數連接識別器表 示）。因此，若該低優先性佇列已滿，週期一的該 C0NNID1寫入ADDRE0要求將被拒絕，而該⑶麵⑴讀^ ADDRDO轉接依據可用的高優先性資源可成功地完成。此 類轉接優先性的差異在高度整合電子系統中非常普遍，而 孩目標傳遞較高品質的服務給較高優先性轉接要求的能力 顯著地提升了該系統的整體可預測性。 如圖9所顯示的，上述所説明的該演算法允許一目標在同 時積極地滿足多重連接識別器値的轉接要求。因此，若多 個邏輯交換具有獨立的連接識別器値，便可能有多個邏輯 -24- 480855 五、發明說明（22 交換正往/返該相同的目標。因此，本發明支援每— 功能區塊上的多個連接。 τ 此外，-發起端可能需要同時呈現多個轉接給該通訊系 統的能力。此類性能對發起端非常有，例如直接記憶體 存取(DMA)裝置，其在兩目標間轉接資料。在一此類應用 中，孩直接記憶體存取發起端將使用一第—連接識別哭呈 現-讀出交換給-作爲該資料來源的第一目標，再來= 用一第二連接識別器呈現-寫入交換給一作爲該資料目的 地的第二目標。在該轉接階層，該讀出及寫入轉接可被插 入。此降低了該直接記憶體存取發起端中的該資料儲存 量，因而降低了系統成本。—此類的安排顯示於圖⑼之 中’其中發起端E將目標a的管線讀出轉接連帶管線寫入 轉接插入至目標B。因此，本發明支援每一發起端功能 塊上的多個連接。 如上述有關該演算法的支援本發明完成所需的該控制結 構是单純的，並且較不提供足夠細微之轉接插入的傳統協 定相關的該資料暫存區需要更少的區域。因此，本發明 通訊系統的區域及複雜性降至最低，同時傳遞高的性能 彈性。 最後’有關特定發起端交換的該連接識別器値典型地將 被選擇以提供諸如轉㈣先性等有料資訊，㈣將執行 成本降至最低。在系統設計時選擇該特定的連接識別器値 是有用的，如此該値可保證爲唯—的，並可有條理的進行 簡化對照及其他作業。再者，其通常有助於可在該通訊系 區 訂 將 及 線 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297^5" 五、 發明說明（23 統操作期間改變該連接識別 ^ ^ 妖硪刎的値，並因而可修改該系統的 性能及可預測性方面。本發明 、 月的較佳的實施藉著在該功能 =的^ c憶體⑽Μ)及隨機存取記憶體（ram)資源中 儲存該連接識別器値而產生彈性的系統組態，如此其可於 系統組建期間或運轉期間進行重新裝配。 圖η顯示-互聯1010,其如同圖4中所顯示的是一點對點 互聯。互聯1010與參照圖5中所說明❸該協定相比包含其 餘的信號。如下述將説明的，若干該其餘的信號作爲在諸 如互聯Η) Η)的點對點互聯上所發送的信號特別有用。互聯 1010的該協定在一專用（未共用）互聯上控制在一主要物件 1102及一從動物件1104之間的點對點轉接。請參閱圖5, 一王要物件可能是例如發起端功能區塊1002或目標介面模 組1006。一從動物件可能是例如發起端介面模組1〇〇4或目 標功能區塊1 〇 〇 8。 圖1 1中所顯示的信號已標示信號名稱。此外，部分信號 名稱是依循圓括號或方括號的標記法。該標記法如下： (I)該信號是選擇性的並且是獨立組態的。 (Α)違^號必須與具有相似標記的信號共同配置。 (AI)若（A)介面模組存在則該信號是獨立組態的。 [#]最大的信號寬度 該時序信號是一連接的功能區塊的該時序。該指令（Cind) 信號指示該匯流排上轉接的該淚型。指令可與資料分別發 布。該位址（Addr)信號典型地是一發起端功能區塊所欲存 取之一特定資源的一指標。要求接受（ReqAccept)是一握手 -2 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r--^----------------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480855
經濟部智慧財產局員工消費合作社印製 五、發明說明（24) 信號，藉此從動裝置1104允許主要裝置1102自一轉接中釋 出Cmd、Addr及資料出（Data0ut)，並在另一轉接中重新使 用。若從動裝置11 〇4忙線且未能參與一所要求的轉接，那 麼主要裝置1102便須持續呈現Cmd、Addr及Data0ut。 DataOut是一種自一主要裝置發送至一從動裝置的資料， 典型上在一寫入轉接中。資料進（DataIn)典型上載運讀出 資料。 回應（Resp)及DataIn是自從動裝置丨丨04發送至主要裝置 1102的資料。Resp指示由從動裝置丨丨〇4所接收的一轉接要 求已k供服務。要求接受（ReSpAccept)是一握手信號，用 於指不該主要裝置是否允許該從動裝置釋出Re邛及 Datal η。 在一具體實施例中，信號Clock、Cmd、Addr、DataOut、 ReqAccept、Resp、DataIn及RespAccept組成一基本的介面 模組k號組。對部分功能區塊而言，該基本信號組可足夠 因應通訊用途。 在其他的具體實施例中，可使用部分或全部的匯流排 1 0 12的該其餘信號。在一具體實施例中，寬度是_個三位 元的彳§號，指示一轉接的寬度，同時在包含可變寬度之轉 接的一連接中是有用的。突波是多位元信號，使得各個指 令在一連接中相結合。突波提供一未來轉接之該性質的指 示’例如預測將有若干的位址類型。突波具有一標準的末 端標示。該突波欄位的部分位元保留作爲使用者所定義的 欄位，所以在一連接中可能有部分特定協定細節是未知 丨丨 ： I I I I I · I I I I--里訂---I I---I · (請先閱讀背面之注意事項再填寫本頁)
480855 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25) 的。 中斷及錯誤信號是大部分電腦系統的一重要部分。所顯 示的中斷及錯誤信號是由發起端或目標功能區塊所產生， 但其功能的該説明是基於一特定功能區塊的該性質，同時 對於瞭解本發明非關重要。 在一具體實施例中，要求串接識別器（ReqThreadID)是一 四位元的信號，提供與指向從動裝置丨104之一目前交換相 結合的該串接號碼。所有以一特定串接識別器實施的指令 必須以相對於彼此的順序來執行，但該等指令相對於其1 率接的指令可不依順序執行。回應事接識別器 (RespThreadID)提供結合一目前回應的一串接號碼。由於 在串接中的回應可相對於其他串接而不依順序的發還， 所以回應串接識別器必須確認哪一串接的指令才是回應的 對象。在一具體實施例中，要求串接識別器及回應串接識 別备疋逼：擇性的信號，但若使用其中之一，便須二者皆使 要求串接忙線（ReqThreadBusy)使該從動裝置可向該主要 裝置指π，其無法採行任何與某串接有關的新要求。在一 具體實施例中，該要求串接忙線信號是每—串接具有一尸 號的一向量，而一所顯示的信號則指示該相關的串接是= 線的。 回應_接忙線（RespThreadBusy)使該主要裝置可白亏严 動裝置指示，其無法採行任何與某串接有關的回應（= 如，讀出中）。該回應串接忙線信號是每—串接具有u一产 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --訂--------^線| 480855 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（26 ) 號的一向量，而一所顯示的信號則指示該相關的串接是忙 線的。 要求連接識別器（ReqConnID)提供與指向該目標之該目前 交換相結合的該連接識別器。連接識別器提供一機制，藉 此一系統物件可將特定交換與該系統物件相結合。該連接 識别4的一用途是在不同的發起端間建立要求優先性。另 一用途是將動作或資料交換與發起端物件相結合，而非以 該交換要求所呈現的該位址。 圖11的該具體實施例以連接識別器提供末端對末端的連 接識別，以及以串接識別器提供點對點或更多的本地識 別。一串接識別器是一本地範圍的識別器，其簡單地在兮 介面模組及其連接的功能區塊間識別轉接。相比之下，兮 連接識別斋疋一總體範圍的識別器，其在兩介面模組（若 有需要，以及他們所連接的功能區塊間）間識別轉接。 一串接識別器對該連接的介面模組及功能區塊内之直接 索引表而言將夠小。相比之下，在一系統中通常有更多的 連接識別器較任一介面模組已備妥進行同步接收。在該介 面模組中使用一連接識別器取代一串接識別器需要昂貴的 邏輯電路以便將一發還的連接識別器與特定的要求或暫存 器物件相結合。 使用一網路類比，該串接識別器是一階層二（資料鏈路 層）的概念，其中該連接識別器則較像一階層三（運輸/會議 層）的概念。部分功能區塊僅在階層二中操作，所以不希 望増添該功能區塊或其介面模組處理階層三資源之該花費 -29· 本紙張尺度^國家標準（CNS)A4規格（21Q X 297公爱) (請先閱讀背面之注意事項再填寫本頁} -裝 —---訂---------線 1 A7 B7 五、發明說明（27 的負擔。可替代的是，部分功能特性，所以在此例中並胜而晋丨自層一連接的孩 塊。 八知通過蔹連接識別器至該功能區 1參閱圖4 ’當-連接識別器在共用的通訊匯流排、⑽上 在'面扠組1004及1006間轉接時，其必須是唯一的。兮連 =別器可在—本地互聯上發送，例如在互聯ι〇ι〇上。在 5午:狀况中’在一功能區塊及其介面模組間僅使用串接識 別器將更有效率。例如發起端功能區塊1002可能不需要咳 連接識別器所提供的所有資訊。同時，在部H统中/ 路相同的發起端功能區塊⑽2可能與該相同的連接識別 共存’所以接收-轉接的_特定目標功能區塊囊將不 道其實際上是哪-連接的—部分，除非在發起端介面模 中的邏輯電路將該「本地」連接識別器翻譯爲一唯一 ^總體」連接識別器。在—介面模組中此—翻譯功能的 多 器 知 組 的 (請先閱讀背面之注意事項再填寫本頁) 、 ——丨…一該 設計及％成是複雜且昂貴的。在此例中，該連接識別器可 在共用的通訊匯流排1〇12上在介面模組間發送，同時該串 接識別器則在一功能區塊及一介面模組間發送。 在一發起端功能區塊的狀況下，一 一對一靜態通訊可存
|裝--------訂---------線I 經濟部智慧財產局員工消費合作社印製 在於串接識別器及連接識別器之間。例如，若該串接識 器是「1」，那麼一單一連接識別器便映射一特定介面 組，解決了該多路、相同的功能區塊的該問題。 在一目標功能區塊的狀況下，在一串接識別器及一連接 識別器之間有 對一動態通訊。若一目標功能區塊支援 兩個同步串接’那麼該目標介面模組便需要一開放之連接 別 模 30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 、發明說明（28 ) 的该連接識別器，並將其連接至所需的一幸接。例如，一 目標介面模組接收一爲「7」的連接識別器，接著並將連 接識別器7映射至串接「〇」。此後，所有連接識別器7的 轉接皆與申接〇連接，直到連接7關閉。 請參閱圖12，使用串接識別器的一個例子，在一系統中 考慮一連事相同的直接記憶體存取引擎。在圖12中，元件 1202是相同的直接記憶體存取引擎，各連接至一發起端介 面模組1204。發起端介面模組12〇4連接至共用的通訊匯流 排1212。目標介面模組12〇6亦連接至共用的通訊匯流排 1212，並自匯流排1212發送資料至動態隨機存取記情髀栌 制器湖，其係-目標功能區塊。目標介面模組讓藉互 聯1214連接至動態隨機存取記憶體控制器12〇8。動態隨機 存取記憶體控制器1208控制至動態隨機存取記憶體i2i3的 存取。 -個直接記憶體存取引擎是一發起端功能區塊亦作爲一 目標功能區塊的例子。當該直接記憶體存取引擎以軟體程 控:那麼其便作爲-個目標。此後，該直接記憶體存= 擎是一發起端。由於一直接記憶體存取引擎執行讀出及寫 入作業’户斤以兩個連接可與—單—直接記憶體存取引擎相 結合。若在該直接記憶體存取引擎中有部分暫存可用，那 麼讀出及冩入作業便可退偶，如此兩個作業可同時執行。 -讀出可發生於-長時間等待儲存裝置，該裝置要求在一 寫入作業寫入該資料之前必須將一讀出資料暫存於該直 記憶體存取引擎上。在—具體實施例中，〖直接記憶 經濟部智慧財產局員工消費合作社印製 480855 A7 _____B7____ 五、發明說明（29 ) 取引擎1202使用一串接識別器以識別該讀出資料流，及使 用一不同的串接識別器以識別該寫入資料流。該直接記憶 體存取引擎不需要更多的資訊，諸如其他參與一交換的功 能區塊爲何。因此，一連接識別器不需要自該直接記憶體 存取引擎1202發送至一連接的介面模組1204。在該介面模 組1204中發生一串接識別器映射至一連接識別器。 在一具體貫施例中’每一發起端介面模組1204將一唯一 的連接識別器映射至來自一連接的直接記憶體存取引擎 1202之兩個串接識別器中的每一個。每一直接記憶體存取 引擎1202使用一單一位元，例如圖11中的串接識別器，來 區別其兩個率接。對共用的通訊匯流排上每一轉接而言， 一唯一的連接識別器被發送至目標介面模組1206。該連接 識別器可包含優先性資訊，例如指定高優先性給圖形資料 要求。該高優先性圖形資料要求便立即由直接記憶體存取 控制器1208提供服務，同時較低優先性的要求便需要等 由於情報被設計進入該介面模組及該通訊協定，所以較 少有情報需要該功能區塊，諸如該直接記憶體存取控制器 1208及該直接記憶體存取引擎12〇2。此優點是隨著系統的 演進，使得功能區塊更加的可攜及重複使用。例如，簡單 地經由改變各自的連接介面模組，用於一高優先性應用的 一直接記憶體存取引擎可與用於一低優先性應用的一直接 記憶體存取引擎交換。 在一具體實施例中，目標及發起端介面模組在該電晶體 本紙張尺度適用中_家標準（CNS)A4規格（ χ 297公爱） i I l· I ^----------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) A7 五、發明說明（3〇 ) 階層進行程控，所以他們的精密功能固定於電力開啓時， 包括他們的連接識別器指定。在另一個具體實施例中，介 面模組的該設計是在隨機存取記憶體中，所以該介面模組 是一可改程控的資源。在此例中，該介面模組是可改程控 的’包含以軟體重新指定連接識別器.。 本發明已就特定具體實施例進行説明。例如，本發明的 具體實施例曾顯示爲特定组態的系統，包含具有特定信號 的協定。在本技藝中一般的技術人員均將瞭解在不偏離下 述申請專利範圍中所提出本發明之精神和範圍下，可使用 不同的系統組態及不同的信號。 ^----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -33· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480855 號專利申請案 A7 中福龜書修正頁(90年9月） B7 五、發明説明（3〇a ) 元件符號說明 100 複合電子系統 102 次系統 104 應用導向積體電路 106 動態隨機存取記憶體 108 可清除程式化唯讀記憶體 110 場程式化閘陣列 112 共用的通訊匯流排 114 共用的通訊匯流排 115 互聯 120-128 介面模組 220 時序線 222 重置線 224 指令線 226 連接識別器線 228 位址線 230 資料線 232 回應線 300 時序週期. 322 重置週期 324 指令週期 326 連接識別器週期 328 位址週期 3 30 資料週期 332 ， 342 回應週期 -33a- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 480855 4 4淨62號專利中請案 幻 _tJSAt修正頁(90年9月） B7 五、發明説明（30b ) 340 要求週期 420 時序週期 422 重置週期 424 指令週期 426 連接識別器週期 428 位址週期 430 資料週期 432 回應週期 520 時序週期 522 重置週期 524 指令週期 526 連接識別器週期 528 位址週期 530 資料週期 532 回應週期 620 時序週期 622 重置週期 624 指令週期 626 連接識別器週期 628 位址週期 630 資料週期 632 回應週期 720 時序週期 722 重置週期 __-33b- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 480855 見j#862號專利申請案 Α7 修正頁(90年9月） B7 五、發明説明 (30c ) 724 指令週期 726 連接識別器週期 728 位址週期 730 資料週期 732 回應週期 800 發起端介面模組 802 時序產生器 804 仲裁區塊 806 資料流區塊 808 位址/指令解碼區塊 810 組態登錄器 812 同步裝置 814 共用的通訊匯流排 816 發起端功能區塊 900 目標介面模組 902 時序產生器 906 資料流區塊 908 位址/指令解碼區塊 912 同步裝置 914 共用的通訊匯流排 916 狀態控制區塊 918 目標功能區塊 1000 電腦系統 1002 發起端功能區塊 -33c- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 480855 ,pv A7 B7 號專利申請案 一一~电立鄭卿fci爹正頁(90年9月） 30d 五、發明説明（ 1004 發起端介面模組 1006 目標介面模組 1008 目標功能區塊 1010 互聯 1012 共用的通訊匯流排 1102 主要裝置 1104 從動裝置 1202 元件 1204 發起端介面模組 1206 目標介面模組 1208 動態隨機存取記憶體控制器. 1210 互聯 1212 共用的通訊匯流排 1213 動態隨機存取記憶體 1214 互聯 _-33d- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. 申請專利範圍 經濟部智慧財產局員工消費合作社印製 1· 一種通訊系統包含： 至少兩個功能區塊，並中一 逢接而tk ^ 八 呆—功能區塊藉由建立一 連接而與一第二功能 思上 輯狀態，资料 ^ A通訊’其中一連接係-邏 能區塊之間；及〃 ^茨第—功能區塊及該第二功 流排寺功能區塊之每—區塊的匯流排，且該匯 本一：接；：：載運複數個信號，其中該複數個信號包 'm旨示—特別連接，而-資料轉接 /、】爲巧連接之一邵分。 2. 如申=專利範圍第！項的通訊系統，其中該複數個信號 尚g έ扣示父換資料流之串接識別器，該資料轉接 則爲該交換資料流之一部分。 3. 如申請專利範圍第2項的通訊系統，進一步包含： 一發送轉接要求的發起端功能區塊； 一搞合至該發起端功能區塊及該匯流排的發起端介 模組； 一回應轉接要求的目標功能區塊；及 一 _合至該目標功能區塊的目標介面模組，其中該 接識別器與一轉接要求自該發起端介面模組被發送至 目標介面模組。 4. 如申請專利範圍第3項的通訊系統，其中該串接識別_ 自該目標介面模組被發送至該目標功能區塊及自該發起 端介面模組被發送至該發起端功能區塊。 5. 如申請專利範圍第4項的通訊系統，其中該連接識 面 連 該 器 別器 .. - --------^---------線. (請先閱讀背面之注意事項再填寫本頁) -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480855 C8 -----D8 -*~-------- /、、申清專則乾圍 自該目標介面模組被發送至該目標功能區塊及自該發起 端介面模組被發送至該發起端功能區塊。 6·如申請專利範圍第5項的通訊系統，其中該連接識別器 是一多位元値，該多位値所編碼的資訊包括： 一轉接優先性； 一轉接順序；及 一發起該轉接的功能區塊。 7.如申請專利範圍第6項的通訊系統，其中該連接識別器 是複數個與一發起端功能區塊相結合的連接識別器之 一，而其中該連接識別器藉該發起端介面模組映射至一 串接識別器。 8·如申請專利範圍第7項的通訊系統，其中該連接識別器 是複數値與一目標功能區塊相結合的連接識別器之一， 孩目標功能區塊支援同步連接，且其中該目標功能區塊 獲得一開放連接的一連接識別器並將該連接識別器映射 至一串接識別器。 9·如申清專利範圍第2項的通訊系統，其中該複數個信號 尚包含： 一要求串接識別器信號，指示預定於一目標功能區塊 之一目前交換相結合的一串接號碼； 一回應串接識別器信號’指示一串接，而來自該目標 功能區塊的一轉接則爲該串接的一部分； 一要求串接忙線信號，指示一發起端功能區塊，該目 標功能區塊典法接收與某申接相結合的新要求；及 (請先閱讀背面之注意事項再填寫本頁) --------訂--------^線L 經濟部智慧財產局員工消費合作社印製 -35-
    480855
    申請專利範圍 經濟部智慧財產局員工消費合作社印製 一回應串接忙線信號，指示該發起端 月匕立舍wf、、4*上、 收來自該目標功能區塊與某串接相結合的新回應”、、/接 10·在一電腦系統功能區塊間通訊的一種方 ^ 下述步驟： / ，該方法包含 建立複數個連接識別器，其中每—連接識別器將— 足貧料轉接與一特定連接相結合，其 ” 丁 連接係一邏輯 狀態，資料得在其内通過該複數個功能區塊的一發起端 功能區塊與該複數個功能區塊的一目標功能區塊之間: 而且其中一連接在一特定資料轉接發起時建立；及 若一轉接「Y」在一組具有與該轉接「γ」相同連接 减别益的轉接要求中是最先的、未發布的、未撤消的轉 接，那麼便允許一發起端功能區塊發布一第一轉接 「Υ」。 11.如申凊專利範圍第1 〇項的方法，進一步包含下述步驟： 若每一未撤消而具有一與該轉接「γ」相同連接識別器 的轉接皆較該轉接「Υ」爲先，且目前對一與該轉接 「Υ」相同的目標功能區塊發布，那麼便允許該發起端 功能區塊發布該轉接「γ」。 12·如申請專利範圍第1 1項的方法，若該轉接「γ」被發 布，則該轉接「Υ」便被視爲與其他較先、未撤消的轉 接管線相連。 13_如申凊專利範圍第1 〇項的方法，進一步包含γ述步驟· 若該目標功能區塊對該轉接「X」回應以便/發起端發 起該轉接「X」而不予以撤消，那麼該目標功能區塊便 -36- 參纸張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐 一 —.-----------------^---------^ - (請先閱讀背面之注意事項再填寫本頁) 48U855
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 對母一與该轉接「X」管線相連JL具有一與該轉接 「X」相同連接識別器的轉接提供一忙線回應。 14·如申請專利範圍第1 3項的方法，其中一轉接「γ」在一 轉接「X」之後發布，而該轉接「γ」較該轉接「χ」爲 先且具有一與該轉接「X」相同的連接識別器，那麼該 轉接「Y」便被视爲未與該轉接「X J管線相連。 15.如申請專利範圍第1 2項的方法，其中一目標功能區塊依 據一轉接何時發生及與該轉接相結合的一連接識別器而 判Wf该轉接是否爲一管線的轉接。 16·如申請專利範圍第1 4項的方法，進一步包含下述步驟： 一發起端功能區塊維持具有一相同連接識別器之所需 轉接的一時序順序佇列； 當一轉接進入該佇列時，該發起端功能區塊將其標示 爲一未發布且未撤消的轉接。 17_如申請專利範圍第1 6項的方法，進一步包含下述步驟： 务下一個最先的輸入是未撤消的並滿足一相同的目標 功能區塊，則將該轉接標示爲管線的；否則 將該轉接標示爲非管線的。 18·如申請專利範圍第1 7項的方法，進一步包含下述步驟： 當一轉接發布時，將該轉接標示爲已發布。 19..如申請專利範圍第1 8項的方法，進一步包含下述步碳： 當一轉接完成時，將該轉接標示爲未發布。 20.如申請專利範圍第1 9項的方法，進一步包含卞述步％: 若3轉接成功i也芫成，則將該轉接標示爲已捧消，連於 -----------------^ (請先閱讀背面之注意事項再填寫本頁) -37- C8 C8
    六、申請專利範圍 $亥Y丁列中刪除該轉接。 21.如申巧專利範圍第2 〇項的方法，進一步包含下述步碟： 若該轉接未成功地冗成，則再嘗試該轉接。 22·如申請專利範圍第i 4項的方法，進一步包含下述步驟： 该目標功能區塊維持具有一深度的一時序順序佇列，該 深度爲一轉接的一要求及對於該要求的一回應之間匯流 排時序週期的數量。 23.如申請專利範圍第22項的方法，進一步包含下述步驟·· 在该匯泥排時序的每一週期中，撤消該時序順序佇列 中一最先的輸入·，及 在孩匯流排時序的每一週期中，加入一新的輸入至該 時序順序仔列，包含與一目前轉接要求相結合的一連接 識別器。 24·如申請專利範圍第2 3項的方法，進一步包含下述步驟： 若一目前轉接要求包含一選擇該目標功能區塊之有效 的轉接，允許該時序順序佇列中的一第一位元及一忙線 位元被設定，其中一設宕的筮 乂二—狀一 L T 汉疋的罘一位兀顯不一相關的轉接 爲一組潛在管線轉接中的一第一轉接；否則 清除該第一位元及該忙線位元。 25·如申請專利範圍第24項的方法，進一步包含下逑設定該 第一位元的步驟，若： 在該時序順序佇列中無轉接較一目前的轉接爲先、具 有一與目前的轉接相同的連接識別器及具有—相關的第 一位元；及 III--------愁 (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 -38-
    480855 Λ8 R8 C8 D8 六、申請專利範圍 該目則的轉接將由於一資源衝突而接收一忙線回應。 26.如申請專利範圍第24項的方法，進一步包含下述設定該 忙線位元的步驟，若： S目^功能區塊具有一資源衝突丨或 在薇時序順序佇列中一較先的轉接具有一相關的第一 位元設定並具有一與目前的轉接相同的連接識別器。 27·如申請專利範圍第2 6項的方法，進一步包含使用一連接 識別器以執行轉接間順序的設定。 28·如申凊專利範圍第2 7項的方法，進一步包含下述步驟： 回應於一第一匯流排週期中所發布一資料轉接的一第 一要求，該目標功能區塊在一第一時序順序佇列輸入中 設定一忙線位元，其中一第一連接識別器與該第一要求 相結合；及 回應於該第一匯流排週期之後一下一個匯流排週期中 一資料轉接的一第二要求，該目標功能區塊清除在一第 一時序順序件列輸入中的一忙線位元，並執行與該第二 要求中該資料轉接要求的實施相結合的動作。 '---,：--------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印刮代 Ξ if! ^ (―V, (210 χ 297 _
TW088119862A 1998-11-13 1999-11-15 Communications system and method with multilevel connection identification TW480855B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/191,291 US6182183B1 (en) 1998-11-13 1998-11-13 Communications system and method with multilevel connection identification

Publications (1)

Publication Number Publication Date
TW480855B true TW480855B (en) 2002-03-21

Family

ID=22704891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119862A TW480855B (en) 1998-11-13 1999-11-15 Communications system and method with multilevel connection identification

Country Status (7)

Country Link
US (5) US6182183B1 (zh)
EP (2) EP2306328B1 (zh)
JP (1) JP4083987B2 (zh)
AT (1) ATE551654T1 (zh)
AU (1) AU2148900A (zh)
TW (1) TW480855B (zh)
WO (1) WO2000029961A1 (zh)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182183B1 (en) * 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6338103B1 (en) * 1999-03-24 2002-01-08 International Business Machines Corporation System for high-speed data transfer using a sequence of overlapped global pointer signals for generating corresponding sequence of non-overlapped local pointer signals
US6725441B1 (en) * 2000-03-22 2004-04-20 Xilinx, Inc. Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices
US7162615B1 (en) * 2000-06-12 2007-01-09 Mips Technologies, Inc. Data transfer bus communication using single request to perform command and return data to destination indicated in context to allow thread context switch
US7325221B1 (en) 2000-08-08 2008-01-29 Sonics, Incorporated Logic system with configurable interface
DE10055163B4 (de) * 2000-11-08 2013-01-03 Bayerische Motoren Werke Aktiengesellschaft Datenbus, insbesondere in Kraftfahrzeugen
US6634016B1 (en) * 2000-12-01 2003-10-14 Advanced Micro Devices, Inc. Arrangement for partitioning logic into multiple field programmable gate arrays
US7165094B2 (en) * 2001-03-09 2007-01-16 Sonics, Inc. Communications system and method with non-blocking shared interface
US6785753B2 (en) * 2001-06-01 2004-08-31 Sonics, Inc. Method and apparatus for response modes in pipelined environment
US20030004699A1 (en) * 2001-06-04 2003-01-02 Choi Charles Y. Method and apparatus for evaluating an integrated circuit model
US6868476B2 (en) * 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7487505B2 (en) * 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7225281B2 (en) * 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US6857035B1 (en) 2001-09-13 2005-02-15 Altera Corporation Methods and apparatus for bus mastering and arbitration
US7610451B2 (en) * 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
JP3759054B2 (ja) * 2002-03-01 2006-03-22 Ｎｅｃエレクトロニクス株式会社 バスシステム
US7254603B2 (en) * 2002-05-03 2007-08-07 Sonics, Inc. On-chip inter-network performance optimization using configurable performance parameters
US7356633B2 (en) * 2002-05-03 2008-04-08 Sonics, Inc. Composing on-chip interconnects with configurable interfaces
US7194566B2 (en) * 2002-05-03 2007-03-20 Sonics, Inc. Communication system and method with configurable posting points
US7302691B2 (en) * 2002-05-10 2007-11-27 Sonics, Incorporated Scalable low bandwidth multicast handling in mixed core systems
US6880133B2 (en) * 2002-05-15 2005-04-12 Sonics, Inc. Method and apparatus for optimizing distributed multiplexed bus interconnects
US7337275B2 (en) * 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7243264B2 (en) * 2002-11-01 2007-07-10 Sonics, Inc. Method and apparatus for error handling in networks
US6976106B2 (en) * 2002-11-01 2005-12-13 Sonics, Inc. Method and apparatus for speculative response arbitration to improve system latency
US7266786B2 (en) * 2002-11-05 2007-09-04 Sonics, Inc. Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems
US7603441B2 (en) * 2002-12-27 2009-10-13 Sonics, Inc. Method and apparatus for automatic configuration of multiple on-chip interconnects
US7149829B2 (en) * 2003-04-18 2006-12-12 Sonics, Inc. Various methods and apparatuses for arbitration among blocks of functionality
US20040210696A1 (en) * 2003-04-18 2004-10-21 Meyer Michael J. Method and apparatus for round robin resource arbitration
US7961604B2 (en) * 2003-05-07 2011-06-14 Koninklijke Philips Electronics, N.V. Processing system and method for transmitting data
WO2004099999A2 (en) * 2003-05-07 2004-11-18 Koninklijke Philips Electronics N.V. Processing system and method for transmitting data
EP1625504A1 (en) * 2003-05-08 2006-02-15 Koninklijke Philips Electronics N.V. Processing system and method for communicating data
US7194658B2 (en) * 2003-07-24 2007-03-20 Sonics, Inc. Various methods and apparatuses for interfacing of a protocol monitor to protocol checkers and functional checkers
US8949548B2 (en) 2003-09-12 2015-02-03 Broadcom Corporation System and method of sharing memory by arbitrating through an internal data bus
US7296105B2 (en) * 2003-10-03 2007-11-13 Sonics, Inc. Method and apparatus for configuring an interconnect to implement arbitration
US8407433B2 (en) * 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US8504992B2 (en) * 2003-10-31 2013-08-06 Sonics, Inc. Method and apparatus for establishing a quality of service model
US9087036B1 (en) 2004-08-12 2015-07-21 Sonics, Inc. Methods and apparatuses for time annotated transaction level modeling
US7213099B2 (en) * 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7770179B1 (en) 2004-01-30 2010-08-03 Xilinx, Inc. Method and apparatus for multithreading on a programmable logic device
US7552042B1 (en) 2004-01-30 2009-06-23 Xilinx, Inc. Method for message processing on a programmable logic device
US7823162B1 (en) 2004-01-30 2010-10-26 Xilinx, Inc. Thread circuits and a broadcast channel in programmable logic
US7185309B1 (en) 2004-01-30 2007-02-27 Xilinx, Inc. Method and apparatus for application-specific programmable memory architecture and interconnection network on a chip
US7228520B1 (en) 2004-01-30 2007-06-05 Xilinx, Inc. Method and apparatus for a programmable interface of a soft platform on a programmable logic device
US7353484B1 (en) * 2004-02-09 2008-04-01 Altera Corporation Methods and apparatus for variable latency support
US7543088B2 (en) * 2004-03-11 2009-06-02 Sonics, Inc. Various methods and apparatuses for width and burst conversion
US7475168B2 (en) * 2004-03-11 2009-01-06 Sonics, Inc. Various methods and apparatus for width and burst conversion
US7136987B2 (en) * 2004-03-30 2006-11-14 Intel Corporation Memory configuration apparatus, systems, and methods
FR2870373B1 (fr) * 2004-05-13 2006-07-28 St Microelectronics Sa Gestion du gel d'un module fonctionnel dans un systeme sur une puce
US7254658B2 (en) * 2004-06-08 2007-08-07 Arm Limited Write transaction interleaving
WO2006042108A1 (en) * 2004-10-11 2006-04-20 Texas Instruments Incorporated Multi-threaded direct memory access
DE602004012106T2 (de) * 2004-10-11 2009-02-19 Texas Instruments Inc., Dallas Multikanal-DMA mit gemeinsamem FIFO-Puffer
EP1645968B1 (en) 2004-10-11 2008-03-19 Texas Instruments Incorporated Multi-threaded DMA
WO2006042261A1 (en) * 2004-10-11 2006-04-20 Texas Instruments Incorporated Multi-channel direct memory access with shared first-in-first-out memory
US7739436B2 (en) * 2004-11-01 2010-06-15 Sonics, Inc. Method and apparatus for round robin resource arbitration with a fast request to grant response
US7277975B2 (en) * 2004-11-02 2007-10-02 Sonics, Inc. Methods and apparatuses for decoupling a request from one or more solicited responses
US8032676B2 (en) * 2004-11-02 2011-10-04 Sonics, Inc. Methods and apparatuses to manage bandwidth mismatches between a sending device and a receiving device
US7155554B2 (en) * 2004-11-02 2006-12-26 Sonics, Inc. Methods and apparatuses for generating a single request for block transactions over a communication fabric
WO2006048826A1 (en) * 2004-11-08 2006-05-11 Koninklijke Philips Electronics N.V. Integrated circuit and method for data transfer in a network on chip environment
US7644201B2 (en) * 2004-11-17 2010-01-05 International Business Machines Corporation Method and system for performance enhancement via transaction verification using a counter value in a polled data storage environment
US20060225015A1 (en) * 2005-03-31 2006-10-05 Kamil Synek Various methods and apparatuses for flexible hierarchy grouping
JP2006344017A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd センサネットワークシステム及びセンサネットワークのデータ処理方法
US7694249B2 (en) * 2005-10-07 2010-04-06 Sonics, Inc. Various methods and apparatuses for estimating characteristics of an electronic system's design
JP4701152B2 (ja) * 2006-10-20 2011-06-15 富士通株式会社 データ中継装置、データ中継方法およびデータ中継プログラム
US8020124B2 (en) * 2006-11-20 2011-09-13 Sonics, Inc. Various methods and apparatuses for cycle accurate C-models of components
US8868397B2 (en) * 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
US20080120082A1 (en) * 2006-11-20 2008-05-22 Herve Jacques Alexanian Transaction Co-Validation Across Abstraction Layers
US7814243B2 (en) * 2007-06-01 2010-10-12 Sonics, Inc. Shared storage for multi-threaded ordered queues in an interconnect
US8296430B2 (en) 2007-06-18 2012-10-23 International Business Machines Corporation Administering an epoch initiated for remote memory access
US8108648B2 (en) * 2007-06-25 2012-01-31 Sonics, Inc. Various methods and apparatus for address tiling
US8438320B2 (en) * 2007-06-25 2013-05-07 Sonics, Inc. Various methods and apparatus for address tiling and channel interleaving throughout the integrated system
EP2182675B1 (en) * 2007-08-13 2011-07-20 Accenture Global Services Limited Message sequence management of enterprise based correlated events
US8713569B2 (en) * 2007-09-26 2014-04-29 Intel Corporation Dynamic association and disassociation of threads to device functions based on requestor identification
US9065839B2 (en) * 2007-10-02 2015-06-23 International Business Machines Corporation Minimally buffered data transfers between nodes in a data communications network
US20090113308A1 (en) * 2007-10-26 2009-04-30 Gheorghe Almasi Administering Communications Schedules for Data Communications Among Compute Nodes in a Data Communications Network of a Parallel Computer
US8229723B2 (en) * 2007-12-07 2012-07-24 Sonics, Inc. Performance software instrumentation and analysis for electronic design automation
TWI337517B (en) * 2008-03-04 2011-02-11 Inventec Corp Trace carrier
US8073820B2 (en) 2008-04-07 2011-12-06 Sonics, Inc. Method and system for a database to monitor and analyze performance of an electronic design
TWI411264B (zh) * 2008-05-02 2013-10-01 Realtek Semiconductor Corp 非阻塞式網路系統及其封包仲裁方法
TWI362860B (en) * 2008-06-27 2012-04-21 Realtek Semiconductor Corp Network system with quality of service management and associated management method
US8032329B2 (en) * 2008-09-04 2011-10-04 Sonics, Inc. Method and system to monitor, debug, and analyze performance of an electronic design
US8001510B1 (en) * 2008-09-05 2011-08-16 Xilinx, Inc. Automated method of architecture mapping selection from constrained high level language description via element characterization
JP5445073B2 (ja) * 2009-11-27 2014-03-19 セイコーエプソン株式会社 複数の記憶装置を備えるシステム及びそのためのデータ転送方法
US20110213949A1 (en) * 2010-03-01 2011-09-01 Sonics, Inc. Methods and apparatus for optimizing concurrency in multiple core systems
US8365186B2 (en) 2010-04-14 2013-01-29 International Business Machines Corporation Runtime optimization of an application executing on a parallel computer
US8504730B2 (en) 2010-07-30 2013-08-06 International Business Machines Corporation Administering connection identifiers for collective operations in a parallel computer
US8972995B2 (en) 2010-08-06 2015-03-03 Sonics, Inc. Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads
US8601288B2 (en) 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
US8438306B2 (en) 2010-11-02 2013-05-07 Sonics, Inc. Apparatus and methods for on layer concurrency in an integrated circuit
US9405700B2 (en) 2010-11-04 2016-08-02 Sonics, Inc. Methods and apparatus for virtualization in an integrated circuit
JP5644443B2 (ja) * 2010-12-03 2014-12-24 富士通株式会社 通信装置及び二重化方法
US8565120B2 (en) 2011-01-05 2013-10-22 International Business Machines Corporation Locality mapping in a distributed processing system
US9317637B2 (en) 2011-01-14 2016-04-19 International Business Machines Corporation Distributed hardware device simulation
US8689228B2 (en) 2011-07-19 2014-04-01 International Business Machines Corporation Identifying data communications algorithms of all other tasks in a single collective operation in a distributed processing system
US8514889B2 (en) 2011-08-26 2013-08-20 Sonics, Inc. Use of common data format to facilitate link width conversion in a router with flexible link widths
US8798038B2 (en) 2011-08-26 2014-08-05 Sonics, Inc. Efficient header generation in packetized protocols for flexible system on chip architectures
US8711867B2 (en) 2011-08-26 2014-04-29 Sonics, Inc. Credit flow control scheme in a router with flexible link widths utilizing minimal storage
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US9250948B2 (en) 2011-09-13 2016-02-02 International Business Machines Corporation Establishing a group of endpoints in a parallel computer
US8868941B2 (en) 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8713240B2 (en) * 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US9348775B2 (en) 2012-03-16 2016-05-24 Analog Devices, Inc. Out-of-order execution of bus transactions
US9910454B2 (en) 2012-06-07 2018-03-06 Sonics, Inc. Synchronizer with a timing closure enhancement
US9225665B2 (en) * 2012-09-25 2015-12-29 Qualcomm Technologies, Inc. Network on a chip socket protocol
US10152112B2 (en) 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
DE102017217908A1 (de) * 2017-10-09 2019-04-11 Robert Bosch Gmbh Recheneinheit und Betriebsverfahren hierfür

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564899A (en) * 1982-09-28 1986-01-14 Elxsi I/O Channel bus
US4706190A (en) * 1983-09-22 1987-11-10 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in digital computer system
JPS6132162A (ja) 1984-07-24 1986-02-14 Fuji Photo Film Co Ltd 情報転送の競合防止回路
US5101479A (en) * 1989-07-21 1992-03-31 Clearpoint Research Corporation Bus device for generating and responding to slave response codes
JP2992621B2 (ja) 1990-11-30 1999-12-20 富士通株式会社 ロック転送方式
US5274783A (en) 1991-06-28 1993-12-28 Digital Equipment Corporation SCSI interface employing bus extender and auxiliary bus
JPH05313923A (ja) 1992-05-07 1993-11-26 Ricoh Co Ltd 共有資源の排他制御装置
JP3167228B2 (ja) * 1993-09-20 2001-05-21 富士通株式会社 Ｖｃｃテーブルのアクセス方法及びバーチャルチャネル変換装置
US5548767A (en) * 1993-10-06 1996-08-20 Intel Corporation Method and apparatus for streamlined handshaking between state machines
US5634081A (en) * 1994-03-01 1997-05-27 Adaptec, Inc. System for starting and completing a data transfer for a subsequently received autotransfer command after receiving a first SCSI data transfer command that is not autotransfer
US6052773A (en) * 1995-02-10 2000-04-18 Massachusetts Institute Of Technology DPGA-coupled microprocessors
US5794062A (en) * 1995-04-17 1998-08-11 Ricoh Company Ltd. System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization
JP3515263B2 (ja) * 1995-05-18 2004-04-05 株式会社東芝 ルータ装置、データ通信ネットワークシステム、ノード装置、データ転送方法及びネットワーク接続方法
SE506955C2 (sv) * 1995-07-06 1998-03-09 Ericsson Telefon Ab L M ATM-flödesstyrning
US5748914A (en) * 1995-10-19 1998-05-05 Rambus, Inc. Protocol for communication with dynamic memory
US5822553A (en) * 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
US5878045A (en) * 1996-04-26 1999-03-02 Motorola, Inc. Method and apparatus for converting data streams in a cell based communications system
US6167486A (en) * 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
JPH10171750A (ja) * 1996-12-09 1998-06-26 Fujitsu Ltd メモリ間データ転送システム
US6002692A (en) * 1996-12-30 1999-12-14 Hyundai Electronics America Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric
US6078736A (en) * 1997-08-28 2000-06-20 Xilinx, Inc. Method of designing FPGAs for dynamically reconfigurable computing
JPH1173258A (ja) * 1997-08-28 1999-03-16 Toshiba Corp 低消費電力バス構造及びその制御方法、低消費電力バス構造の合成システム及びその合成方法、携帯情報機器
US5948089A (en) * 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6147890A (en) * 1997-12-30 2000-11-14 Kawasaki Steel Corporation FPGA with embedded content-addressable memory
US6005412A (en) * 1998-04-08 1999-12-21 S3 Incorporated AGP/DDR interfaces for full swing and reduced swing (SSTL) signals on an integrated circuit chip
US6601138B2 (en) * 1998-06-05 2003-07-29 International Business Machines Corporation Apparatus system and method for N-way RAID controller having improved performance and fault tolerance
US6182183B1 (en) 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
JP4205247B2 (ja) 1999-03-30 2009-01-07 株式会社日立製作所 プラズマディスプレイ装置
US6493776B1 (en) * 1999-08-12 2002-12-10 Mips Technologies, Inc. Scalable on-chip system bus
US7325221B1 (en) * 2000-08-08 2008-01-29 Sonics, Incorporated Logic system with configurable interface
US7165094B2 (en) * 2001-03-09 2007-01-16 Sonics, Inc. Communications system and method with non-blocking shared interface
US20030004699A1 (en) * 2001-06-04 2003-01-02 Choi Charles Y. Method and apparatus for evaluating an integrated circuit model

Also Published As

Publication number Publication date
AU2148900A (en) 2000-06-05
US20080183926A1 (en) 2008-07-31
EP1131729A4 (en) 2005-02-09
US20070094429A1 (en) 2007-04-26
US6725313B1 (en) 2004-04-20
WO2000029961A1 (en) 2000-05-25
US7120712B2 (en) 2006-10-10
EP2306328A3 (en) 2012-05-16
EP1131729B1 (en) 2012-03-28
US20040177186A1 (en) 2004-09-09
JP2002530744A (ja) 2002-09-17
ATE551654T1 (de) 2012-04-15
US7647441B2 (en) 2010-01-12
JP4083987B2 (ja) 2008-04-30
WO2000029961A9 (en) 2000-09-28
EP2306328B1 (en) 2013-06-05
EP2306328A2 (en) 2011-04-06
US6182183B1 (en) 2001-01-30
EP1131729A1 (en) 2001-09-12

Similar Documents

Publication Publication Date Title
TW480855B (en) Communications system and method with multilevel connection identification
JP5036120B2 (ja) 非ブロック化共有インターフェイスを持つ通信システム及び方法
US7412550B2 (en) Bus system with protocol conversion for arbitrating bus occupation and method thereof
KR100572372B1 (ko) 실시간 다이내믹 대역폭 할당을 갖는 완전히 파이프라인된 고정 대기 통신 시스템
JP4638216B2 (ja) オンチップバス
US20080232387A1 (en) Electronic Device and Method of Communication Resource Allocation
US7613849B2 (en) Integrated circuit and method for transaction abortion
EP1733309B1 (en) Integrated circuit and method for transaction retraction
CN1109307C (zh) 在处理器单元之间交换数据的系统
US8352695B2 (en) Selectable access rates in a memory and memory communication system
US6973093B1 (en) Switching fabric for interfacing a host processor and a plurality of network modules
EP1623330A2 (en) Processing system and method for transmitting data
Ramo et al. A SW-HW implementation of arbitration protocols
EP1459191A1 (en) Communication bus system

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent