TW478011B - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device Download PDF

Info

Publication number
TW478011B
TW478011B TW089104293A TW89104293A TW478011B TW 478011 B TW478011 B TW 478011B TW 089104293 A TW089104293 A TW 089104293A TW 89104293 A TW89104293 A TW 89104293A TW 478011 B TW478011 B TW 478011B
Authority
TW
Taiwan
Prior art keywords
diffusion
forming
semiconductor device
well region
dose
Prior art date
Application number
TW089104293A
Other languages
English (en)
Inventor
Koji Miyamoto
Kotaro Inoue
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW478011B publication Critical patent/TW478011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

478011 A7 B7 五、發明說明（1 ) 發明背景 本發明係關於接觸孔製程，特別是被使用在再擴散離 子植入工程之半導體裝置之製造方法。 近年來，伴隨半導體裝置之微細化，接觸孔之直徑被 縮小化，進而設計上開始採用接觸孔之一部份乘上場絕緣 膜（氧化膜）之乘上接觸孔。但是，由於接觸孔之一部份 乘上場絕緣膜，接觸孔與擴散層之接觸面積減少之故，在 接觸il之、電阻上升之外，產生接合洩f。因此，爲了降低 此接觸電阻，在開了接觸孔之後，爲了形成與擴散層連續 接觸接觸孔之再擴散層，有必要進行再擴散用離子植入。 以下，說明N +型與P +型之再擴散領域。 如圖3 0所示般地，在半導體基板1 1內形成N阱 16、P阱17，在這些N阱16、P阱17之表面形成 複數之場絕緣膜2 4。在N阱1 6、P阱1 7上透過未圖 示出之閘極絕緣膜形成閘極電極3 1 a，在前述場絕緣膜 2 4上形成配線，例如通過閘極電極3 1 b。在位於前述 閘極電極3 1 a之兩側之前述N阱1 6內形成P型源極·
汲極領域3 6 a，在位於前述閘極電極3 1 a之兩側之前 述P阱1 7內形成N型源極•汲極領域3 9 a。在半導體 基板1 1之全面形成由包含磷或硼之CVDS i 〇2膜形成 之層間絕緣膜4 0，此層間絕緣膜4 0之表面藉由C Μ P (化學機械硏磨）法被平坦化。在此層間絕緣膜4 0形成 :前述Ρ型源極•汲極領域3 6 a、Ν型源極•汲極領域 3 9 a、以及露出通過閘極電極3 1 b之表面之複數的接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - ----—_ 丨————-_I (請先閱讀背面之注意事項再填寫本頁) 訂·· •線· 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（2 ) 觸孔4 2。 (請先閱讀背面之注意事項再填寫本頁) 之後，在全面形成被圖案化之光阻5 3，由接觸孔 4 2向N阱1 6內例如植入氟化硼（B F 2 )。藉由此，在 接觸孔4 2底部之N阱1 6之表面形成P型之再擴散領域 4 3。之後，去除光阻5 3。 接著，如圖3 1所示般地，光阻5 4被形成、被圖案 化。使用此被圖案化之光阻5 4，由接觸孔4 2項向P阱 1 7內例如植入磷（P )。藉由此，在接觸孔4 2底部之 P阱1 7之表面形成N型之再擴散領域4 5。 如上述般地，藉由在接觸孔4 2底部形成P型之再擴 散領域4 3以及N型之再擴散領域4 5，擴大與接觸孔之 接觸面積，以降低接觸電阻。 但是，在上述習知之製造工程中，於形成P型之再擴 散領域4 3之情形，以光罩覆蓋P阱1 7上，在形成N型 之再擴散領域4 5之情形，以光罩覆蓋N阱1 6上。即產 生形成及去除成爲光罩之光阻5 3、5 4之工程。因此， 經濟部智慧財產局員工消費合作社印製 會有離子植入工程變長之問題。又，由於形成及去除光阻 53、54，容易產生粉塵，導致良率之降低。 發明之簡單摘要 本發明係爲了解決上述課題而完成者，其目的在於提 供：離子植入之工程變容易之半導體裝置之製造方法。 本發明爲了達成上述目的係使用以下所示之手段。 本發明之第1半導體裝置之製造方法係一種：在半導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-5 - 478011 A7 B7 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 體基板之表面領域形成第1導電型之第1阱領域、及第2 導電型之第2阱領域，在這些第1、第2阱領域分別形成 具有第2、第1導電型之第1、第2擴散層之第1、第2 電晶體，形成具有至少露出這些第1、第2電晶體之前述 第1、第2擴散層之接觸孔之絕緣膜之半導體裝置之製造 方法，其特徵爲具備：由前述接觸孔對前述半導體基板之 全面植入第1離子，在前述第1阱領域內形成與前述第1 擴散層連續之第2導電型之第1再擴散領域之工程；及形 成覆蓋前述半導體基板之前述第1阱領域之光罩之工程； 及利用前述光罩，由前述接觸孔對前述第2阱領域植入第 2離子，在第2阱領域內形成與前述第2擴散層連續之第 1導電型之第2再擴散領域之工程，在形成前述第1再擴 散領域之工程之植入第1離子之際的劑量比形成前述第2 再擴散領域之工程之植入第2離子之際的劑量還少。 於上述第1半導體裝置之製造方法中，形成前述第1 再擴散領域之際的第1離子的植入條件爲：加速電壓： 經濟部智慧財產局員工消費合作社印製 30 至 50keV、劑量：6 · 0X1014至 1 · 5X 1 〇15cm — 2，形成前述第2再擴散領域之際的第2離子 植入條件爲：加速電壓·· 6 0 k e V、劑量：3 · 0 X 1 〇 1 5 c m - 2。 本發明之第2半導體裝置之製造方法係一種：在半導 體基板之表面領域形成第1導電型之第1阱領域、及第2 導電型之第2阱領域，在這些第1、第2阱領域分別形成 具有第2、第1導電型之第1、第2擴散層之第1、第2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 478011 Α7 -—^ Β7 五、發明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) β晶體，形成具有至少露出這些第1、第2電晶體之前述 11 1 '第2擴散層之接觸孔之絕緣膜之半導體裝置之製造 $ & ’其特徵爲具備：形成覆蓋前述半導體基板之前述第 2 Ρ井領域之光罩之工程；及利用前述光罩由接觸孔對前述 胃1阱領域植入第1離子，在前述第1阱領域內形成與前 述第1擴散層連續之第2導電型之第1再擴散領域之工程 ;及去除前述光罩之工程；及由前述接觸孔對前述半導體 之全面植入第2離子，在前述第2阱領域內形成與前 述第2擴散層連續之第1導電型之第2再擴散領域之工程 ’在形成前述第2再擴散領域之工程之植入第2離子之際 的劑量比形成前述第1再擴散領域之工程之植入第1離子 之際的劑量還少。 於上述之第2半導體裝置之製造方法中，形成前述第 2再擴散領域之第2離子的植入條件爲：加速電壓：3 0 至 50keV、劑量：6 · 0Χ1014至 1 · 5Χ101! c m - 2，形成前述第1再擴散領域之際的第1離子植入條 件爲：加速電壓：60keV、劑量：3 · 0X1015 c m — 2 ° 經濟部智慧財產局員工消費合作社印製 依以上說明之本發明，可以提供離子植入之工程變 容易之半導體裝置製造方法。 發明之詳細說明 以下參考圖面說明本發明之實施形態。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 478011 A7 B7 五、發明說明（5 ) 【第1實施例】 第1實施例係顯示積層構造之半導體裝置，特徵在於 (請先閱讀背面之注意事項再填寫本頁) P型之再擴散領域4 3之形成時不使用光罩進行離子植入 〇 如圖1所示般地，例如在P型之半導體基板1 1上形 成矽氧化膜1 2。接著，離子被植入，在半導體基板1 1 之表面形成N型不純物領域1 3。此際，離子植入之條件 ，例如離子種類爲磷（P )之情形：加速電壓：1 6 0 keV、劑量·· 5 · 6X1012cm_2。 如圖2所示般地，在矽氧化膜1 2上形成光阻1 4、 被圖案化。將此被圖案化之光阻1 4當成光罩植入離子， 在半導體基板1 1之表面形成P型不純物領域1 5。此際 ，離子之植入條件，例如離子種類爲硼（B )之情形：加 速電壓：16〇keV、劑量：1 · 55X1013cm — 。之後，去除光阻1 4。 如圖3所示般地，N型不純物領域1 3以及P型不純 物領域1 5中之不純物被擴散，在半導體基板1 1表面形 成N阱1 6及P阱1 7。之後，矽氧化膜1 2被去除。 經濟部智慧財產局員工消費合作社印製 如圖4所示般地，在半導體基板1 1上形成矽氧化膜 1 8，在此矽氧化膜1 8上形成第1多晶矽膜1 9。在此 第1多晶矽膜1 9上形成矽氮化膜2 0。在此矽氮化膜 2 0上形成第2多晶矽膜2 1。在此第2多晶矽膜2 1上 形成光阻2 2、被圖案化。將此被圖案化之光阻2 2當成 光罩，例如藉由R I E ( Reactive Ion Etching :反應離子 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - 經濟部智慧財產局員工消費合作社印製 478011 A7 ______ B7 五、發明說明（6 ) 蝕刻），去除第1多晶矽膜2 1。之後，去除光阻2 2。 如圖5所示般地，第2多晶矽膜2 1被氧化，形成氧 化多晶矽膜2 3。以此氧化多晶矽膜2 3爲光罩，例如藉 由R I E去除矽氮化膜2 0。之後，例如藉由溼鈾刻等去 除氧化多晶矽膜2 3。 如圖6所示般地，在未形成矽氮化膜2 0之半導體基 板1 1之表面形成場絕緣膜2 4。 如圖7所不般地，例如藉由C D E ( Chemical Dry Etchmg :化學乾鈾刻），去除矽氮化膜2 Ο、第1多晶矽 膜1 9、矽氧化膜1 8，未形成場絕緣膜2 4之Ν阱1 6 及Ρ阱1 7之表面被露出。 如圖8所示般地，在全面形成閘極氧化膜2 5，在此 閘極氧化膜2 5上形成多晶矽膜2 6。接著，在多晶矽膜 2 6上例如藉由濺鍍法形成矽化鎢（W s i )膜2 7。在 此矽化鎢膜2 7上形成矽氧化膜2 8。在此矽氧化膜2 8 上形成矽氮化膜2 9。在此矽氮化膜2 9上形成光阻3 0 、被圖案化。 如圖9所示般地，以被圖案化之光阻3 0爲光罩，例 如藉由R I E去除矽氮化膜2 9、矽氧化膜2 8、矽化鎢 膜2 7、多晶矽膜2 6。其結果爲形成P通道型電晶體及 N通道型電晶體之閘極電極3 1。之後，光阻3 0被去除 ，在全面進行乾處理。 如圖1 0所示般地，在全面形成矽氧化膜3 2，在此 矽氧化膜3 2上形成多晶矽膜。之後，例如藉由R I E去 ------— — — — — — — --------訂---------_ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 478011 A7 B7 五、發明說明（7 ) 除多晶矽膜，在閘極電極3 1之側面形成由多晶矽膜形成 之閘極側壁3 3。 (請先閱讀背面之注意事項再填寫本頁)
如圖1 1所示般地，在全面形成光阻3 4、被圖案化 。以此被圖案化之光阻3 4爲光罩植入被離子，在N阱 1 6之表面領域形成P型之高濃度的源極•汲極領域3 5 。此際，離子植入之條件例如在離子種類爲氟化硼（B F 2 )之情形：加速電壓：4 5 k e V、劑量：3 · Ο X 1 〇 1 5 c m - 2。 如圖1 2所示般地，例如藉由C D E去除閘極側壁 3 3。接著，離子被植入，在N阱1 6之表面領域形成比 P型之源極•汲極領域3 5還低濃度之源極•汲極領域 3 6。此際離子之植入條件例如在離子種類爲氟化硼（ B F 2 )之情形：加速電壓：3 5 k e V、劑量：1 · 〇 X l〇14cm — 2。之後，光阻34被去除。 經濟部智慧財產局員工消費合作社印製 如圖1 3所示般地，在全面形成光阻3 7、被圖案化 。以此被圖案化之光阻3 7爲光罩植入被離子，在P阱 1 7之表面領域形成N型之高濃度的源極•汲極領域3 8 。此際，離子植入之條件例如在離子種類爲砷（A s )之 情形：加速電壓：6 0 k e V、劑量：5 · Ο X 1 〇 1 5 cm — 2。 如圖1 4所示般地，例如藉由C D E去除閘極側壁 3 3。接著，離子植入例如導入磷，之後導入砷。其結果 爲：在P阱1 7之表面領域形成比N型之源極•汲極領域 3 8還低濃度之源極•汲極領域3 9。此際離子之植入條 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) -10- 478011 A7 B7 五、發明說明（8 ) (請先閱讀背面之注音？事項再填寫本頁) 件在磷之情形：加速電壓：4 0 k e V、劑量：4 · Ο X 1 0 1 3 c m — 2，在砷之情形：加速電壓：6 0 k e V、劑 量：2 · 0X1014cm — 2。之後，光阻37被去除，全 面進行退火處理。 如圖1 5所示般地’在全面形成由包含磷或硼之 C V D S i〇2膜形成之層間絕緣膜4 0 ’之後例如藉由 C Μ P使層間絕緣膜4 0平坦化。又前述層間絕緣膜4 0 並不限定於包含磷或硼之CVD S i〇2膜，例如也可以爲 鋁、PSG之BPSG等。 於以下之工程中，將P型之高濃度及低濃度之源極· 汲極領域3 5、3 6當成P型源極•汲極領域3 6 a，將 將N型之高濃度及低濃度之源極•汲極領域3 8、3 9當 成N型源極•汲極領域3 9 a。又，以3 1 a表示上述閘 極電極3 1，以3 1 b表示在形成閘極電極3 1之際，被 同時形成在場絕緣膜2 4上之通過閘極電極。 經濟部智慧財產局員工消費合作社印製 如圖1 6所示般地，在層間絕緣膜4 0上形成光阻 4 1、被圖案化。將此被圖案化之光阻4 1當成光罩，例 如藉由R I E ’層間絕緣膜4 0被鈾刻。其結果爲：源極 •汲極領域3 6 a、3 9 a以及通過閘極電極3 1 b之表 面被露出，接觸孔4 2被形成。之後，光阻4 1被去除。 又’在形成接觸孔4 2之際的光罩也可以在場絕緣膜2 4 上以及源極·汲極擴散領域3 6 a、3 9 a上使用各別之 光阻。又’接觸孔4 2之形狀、大小、長度等只要不損及 本發明之效果，可以有種種之變更。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐）_ ] ] _ 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（9 ) 如圖1 7所示般地，不遮蔽P阱1 7上由接觸孔4 2 植入離子，在接觸孔4 2底部之N阱1 6之表面形成與源 極•汲極領域3 6 a連續之P型的再擴散領域4 3。此離 子植入之條件例如在離子種類爲氟化硼（B F 2 )之情形： 加速電壓：40keV、劑量：8 · 0X1014cm — 2。 之際，雖然在P阱1 7也被植入離子，但是由於後述之條 件（圖2 8所示），未被形成P型之再擴散領域。 如圖1 8所示般地，在層間絕緣膜4 0上形成光阻 4 4、被圖案化。以此被圖案化之光阻4 4爲光罩，由接 觸孔4 2被植入離子，在接觸孔4 2底部之P阱1 7之表 面形成與源極•汲極領域3 9 a連續之N型再擴散領域 4 5。此際離子之植入條件在磷之情形：加速電壓：6 0 keV、劑量：3 · 〇Xl〇15cm — 2。之後，光阻44 被去除。 如圖1 9所示般地，例如藉由濺鍍法在全面形成鈦氮 化膜4 6。接著例如藉由C V D (化學氣相沈積法）在鈦 氮化膜4 6上形成鎢（W )膜4 7，接觸孔4 2被埋住。 之後，例如藉由C D E，鎢膜4 7被平坦化，鈦氮化膜 4 6之表面被露出。 如圖2 0所示般地，例如藉由濺鍍法在全面形成鋁膜 4 8，在此鋁膜4 8上形成鈦氮化膜4 9。接著在鈦氮化 膜4 9上形成被圖案化之光阻（未圖示出），以此光阻爲 光罩例如藉由R I E去除鈦氮化膜4 6、4 9及鋁膜4 8 ，形成被接續於前述接觸孔4 2內之鎢膜4 7之配線。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- --------------------訂---------· (請先閱讀背面之注音？事項再填寫本頁) 478011 A7 B7 五、發明說明（10 ) 如圖2 1所示般地，在全面例如形成第1TEOS ( TetraEthylOrthoSilicate)膜 5 0 ，藉由 CMP 第 1 丁£〇3膜50被平坦化。之後，在第1丁£〇3膜50 上形成第2TE0S膜51。 最後，形成通道（v i a )及配線等，如圖2 2所示 般地，形成3層金屬配線。 圖2 8係顯示形成圖1 8所示之再擴散領域4 5之際 的離子植入條件。圖2 8中，橫軸爲劑量、縱軸爲加速電 壓。 如圖2 8所示般地，領域A係顯示接觸電阻高，無法 獲得良好之接觸之領域。領域B係顯示離子植入之劑量高 ，產生接合洩漏之領域。又，設領域A及領域B重疊之領 域爲領域C，此領域C係顯示製程裕度良好之領域。因此 ，在省略形成一方的導電型用之光罩之工程，形成P型及 N型之再擴散領域之情形，領域C係顯示不使用光罩形成 再擴散領域之際的離子植入條件。即在第1實施例之情形 ，形成再擴散領域4 3之際的離子植入條件爲：加速電壓 30 至 50keV，劑量爲 6 · ΟΧΙΟ14至 1 · 5X 1015cm — 2 (領域C)，最好爲：加速電壓4050 keV，劑量爲 8.0X1014cm — 2。 又，不使用光罩在全面離子植入之際的劑量有必要比 使用光罩進行離子植入之際的劑量還少。即爲了不對如圖 1 8所示之N型的再擴散領域4 5帶來影響’有必要使被 導入P型之再擴散領域4 3之形成時之氟化硼之劑量比被 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -13- -------1_% (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（11 ) 導入N型之再擴散領域4 5之形成時之磷的劑量少。 因此，在省略形成一方之導電型用之光罩之工程’形 成P型及N型之再擴散領域之情形，不使用光罩被形成之 再擴散領域4 3係利用領域C之離子植入條件所形成（條 件1 )，而且不使用光罩在全面離子植入之際的劑量如比 使用光罩做離子植入之際的劑量還少（條件2 )，可以防 止接觸電阻之上升或洩漏電流之產生。 依據上述第1實施例，藉由條件1以及條件2，在N 阱1 6之表面形成P型之再擴散領域4 3之際，也可以不 在P阱1 7上形成光罩。 因此，如圖2 9所示之製程般地，在形成N型之再擴 散領域4 3之際，不形成光罩在全面植入離子。因此，由 習知之製造工程可以省去光阻之塗布、曝光、顯像工程（ n SAC/PEP)、光阻之去除工程、藉由SH之去 除工程（S Η )之3工程，製造工程變得容易。 又，藉由減少去除光罩之次數，可以減少粉塵之發生 ，可以提升良率。 又，於第1實施例中，也可以改變圖1 7所示之工程 與圖1 8所示之工程的順序。在此情形，也可以獲得與上 述效果同樣之效果。 [第2實施例】 第2實施例與第1實施例不同，在形成Ν型之再擴散 領域之後，形成Ρ型之再擴散領域。於第2實施例中，與 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-14 - ---------------------訂---------· (請先閱讀背面之注意事項再填寫本頁) 478011 A7 B7 五、發明說明（12 ) 第1實施例相同之工程之部份省略其說明’只就不同工程 做說明。 首先，如圖1至圖1 6所示般地，與第1實施例同樣 地，接觸孔4 2被形成。之後，光阻4 1被去除。 接著，如圖2 3所示般地，不遮蔽N阱1 6上由接觸 孔4 2被植入離子，在接觸孔4 2底部之P阱1 7之表面 形成與源極•汲極領域3 9 a連續之N型之再擴散領域 4 5。此離子植入之條件例如離子種類爲磷之情形：加速 電極 40keV，劑量 8 · 0X1014cm — 2。 如圖2 4所示般地，在層間絕緣膜4 0上形成光阻 4 4、被圖案化。以此被圖案化之光阻4 4爲光罩，由接 觸孔4 2被植入離子，在接觸孔4 2底部之N阱1 6之表 面形成與源極•汲極領域3 6 a連續之P型的再擴散領域 4 3。此際，離子植入之條件例如離子種類爲氟化硼（ B F 2 )之情形：加速電壓：6 0 k e V、劑量：3 · Ο X 1015cm — 2。之後，光阻44被去除。又，P型之再擴 散領域4 3以及N型之再擴散領域4 5係藉由上述條件1 以及條件2被形成。 之後，與第1實施例相同地，如圖1 9至圖2 2所示 般地，形成了積層構造之半導體裝置。 依據上述第2實施例，如變化於再擴散領域之形成中 被植入之離子種類，也可以獲得與第1實施例同樣之效果 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-15- -------! —— ！% (請先閱讀背面之注咅？事項再填寫本頁) 訂---------線_ 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（13 ) 【第3實施例】 第3實施例與第1實施例不同，使用光罩形成p型之 再擴散領域，不使用光罩形成N型之再擴散領域。於第3 實施例中，與第1實施例同樣之工程省略其說明，只就不 同工程做說明。 首先，如圖1至圖1 6所示般地，與第1實施例同樣 地，接觸孔4 2被形成。之後，光阻4 1被去除。 接著，如圖2 5所示般地，在層間絕緣膜4 0上形成 光阻53、被圖案化。之後，由接觸孔42被植入離子， 在接觸孔4 2底部之N阱1 6之表面形成與源極·汲極領 域3 6 a連續之P型之再擴散領域4 3。此離子植入之條 件例如離子種類爲氟化硼（B F 2 )之情形：加速電壓： 60keV、劑量：3 · 0X1015cm — 2。之後，光阻 5 4被去除。 如圖2 6所示般地，不遮蔽N阱1 6上由接觸孔4 2 被植入離子，在接觸孔4 2底部之P阱1 7之表面形成與 源極•汲極領域3 9 a連續之N型之再擴散領域4 5。此 離子植入之條件例如離子種類爲磷之情形：加速電極4 0 keV，劑量8 · 0Xl〇14cm — 2。之後，進行RTA (Rapid Thermal Annealing :快速熱退火）。又，P型之再 擴散領域4 3以及N型之再擴散領域4 5係藉由上述條件 1以及條件2被形成。又，在通過閘極電極3 1 b雖也被 植入離子，但是，如藉由上述條件1以及條件2被植入離 子，不會使元件之性能劣化。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 16 - 丨丨—丨丨丨丨—丨丨丨丨 (請先閱讀背面之注意事項再填寫本頁) ·11111 線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（14 ) 之後，與第1實施例同樣地，如圖1 9至圖2 2所示 般地，形成了積層構造之半導體裝置。 依據上述第3實施例，可以獲得與第1實施例同樣之 效果。再者，P型之再擴散領域4 3之形成後，可以不遮 蔽通過閘極電極3 1 b形成N型之再擴散領域4 5。因此 ，可以省略形成通過閘極電極3 1 b之光罩之工程’製造 工程變得容易。 又，如圖2 7所示般地，也可以在通過閘極電極 3 1 b上形成光阻5 2後，進行形成N型之再擴散領域 4 5用之離子植入。在此情形，也可以獲得與第1實施例 同樣之效果。 又，上述第1至第3實施例係藉由使用條件1以及條 件2，以減少形成P型之再擴散領域4 3或N型之再擴散 領域4 5之際的光罩工程，但是例如使用條件1以及條件 2形成源極•汲極領域，也可以減少形成源極•汲極領域 之際的光罩工程。 又，形成再擴散領域4 3、4 5之際的離子種類並不 限定於P或B F 2。在使離子種類變化之情形’領域C之數 値在可以防止接觸電阻之上升或洩漏電流之發生的程度下 ，可以種種加以變化。 【圖面之簡單說明】 圖1係本發明之第1實施例之半導體裝置之製造工程 之剖面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17· ---------------------^---------線. (請先閱讀背面之注意事項再填寫本頁) 478011 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15 ) 圖2係連接圖1，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖3係連接圖2，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖4係連接圖3，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖5係連接圖4，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖6係連接圖5，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖7係連接圖6，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖8係連接圖7，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖9係連接圖8，爲本發明之第1實施例之半導體裝 置之製造工程之剖面圖。 圖1 0係連接圖9，爲本發明之第1實施例之半導體 裝置之製造工程之剖面圖。 圖1 1係連接圖1 0，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 2係連接圖1 1，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 3係連接圖1 2，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 ---------------------訂---------線. « (請先閱讀背面之注咅？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 經濟部智慧財產局員工消費合作社印製 478011 A7 B7 五、發明說明（16 ) 圖1 4係連接圖1 3，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 5係連接圖1 4，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 6係連接圖1 5，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 7係連接圖1 6，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 8係連接圖1 7，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖1 9係連接圖1 8，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖2 0係連接圖1 9，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖2 1係連接圖2 0，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖2 2係連接圖2 1，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 圖2 3係連接圖1 6，爲本發明之第2實施例之半導 體裝置之製造工程之剖面圖。 圖2 4係連接圖2 3，爲本發明之第2實施例之半導 體裝置之製造工程之剖面圖。 圖2 5係連接圖1 6，爲本發明之第1實施例之半導 體裝置之製造工程之剖面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -19- ------------ . - I I I - II · I----— II , (請先閱讀背面之注意事項再填寫本頁) 478011 A7 __ B7 五、發明說明（17 ) 圖2 6係連接圖2 5，爲本發明之第3實施例之半導 體裝置之製造工程之剖面圖。 圖2 7係連接圖2 5，爲本發明之第3實施例之半導 體裝置之製造工程之剖面圖。 圖2 8係顯示形成再擴散領域之際的劑量以及加速電 壓之條件圖。 圖2 9係比較習知與本發明之製造工程之簡略圖。 圖3 0係依據習知技術之半導體裝置之製造工程之剖 面圖。 圖3 1係連接圖3 0，爲依據習知技術之半導體裝置 之製造工程之剖面圖。 主要元件對照表 請 先 閱 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 1 1 P 型 半 導 體 基 板 1 2 矽 氧 化 膜 1 4 光 阻 1 5 P 型 不 純 物 領 域 1 6 N 阱 1 7 P 阱 1 8 矽 氧 化 膜 1 9 多 晶 矽 膜 2 0 矽 氮 化 膜 2 1 多 晶 矽 膜 2 2 光 阻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 20 - 4mni A7 B7 發明說明（ 18 丨） 2 3 氧 化 多 晶 矽膜 2 4 場 絕 緣 膜 2 5 閘 極 氧 化 膜 2 6 多 晶 矽 膜 2 7 鎢 矽 化 膜 2 9 矽 氮 化 膜 4 0 層 間 絕 緣 膜 -------—— ——% (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -21 -

Claims (1)

  1. 478011 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種半導體裝置之製造方法，其係一種：在半導 體基板之表面領域形成第1導電型之第1畊領域、及第2 導電型之第2胼領域’在這些第1、第2阱領域分別形成 具有第2、第1導電型之第1、第2擴散層之第1、第2 電晶體’形成具有至少露出這些第1、第2電晶體之前述 弟1、第2擴散層之接觸孔之絕緣膜之半導體裝置之製造 方法，其特徵爲具備： 由前述接觸孔對前述半導體基板之全面植入第丨離子 ，在前述第1阱領域內形成與前述第1擴散層連續之第2 導電型之第1再擴散領域之工程； 及形成覆蓋前述半導體基板之前述第1阱領域之光罩 之工程； 及利用前述光罩，由前述接觸孔對前述第2阱領域植 入第2離子，在第2阱領域內形成與前述第2擴散層連續 之第1導電型之第2再擴散領域之工程， 經濟部智慧財產局員工消費合作社印製 在形成前述第1再擴散領域之工程之植入第1離子之 際的劑量比形成前述第2再擴散領域之工程之植入第2離 子之際的劑量還少。 2 ·如申請專利範圍第1項gB載之半導體裝置之製造 方法，其中形成前述第1再擴散領域之際的第1離子植入 條件爲：加速電壓：30至5〇keV、劑量：6·0X 1014至1 · 5X1015cm — 2,形成前述第2再擴散 領域之際的第2離子植入條件爲··加速電壓：6 〇 k e V 、劑量：3·〇X1015cm—2。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - 478011 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 3 ·如申請專利範圍第1項記載之半導體裝置之製造 方法，其中形成前述第1再擴散領域之際的第1離子植入 條件爲··加速電壓：4 0 k e V、劑量：8 · Q X 1 〇 1 4 c m — 2，形成前述第2再擴散領域之際的第2離子植入條 件爲：加速電壓：60keV、劑量：3 · 〇χι〇ΐ5 c m 一 2 〇 4 · 一種半導體裝置之製造方法，其係一種：在半導 體基板之表面領域形成第1導電型之第1阱領域、及第2 導電型之第2阱領域，在這些第1、第2阱領域分別形成 具有第2、第1導電型之第1、第2擴散層之第丨、第2 電晶體，形成具有至少露出這些第1、第2電晶體之前述 第1、第2擴散層之接觸孔之絕緣膜之半導體裝置之製造 方法，其特徵爲具備： 形成覆蓋前述半導體基板之前述第2阱領域之光罩之 工程； 及利用前述光罩由接觸孔對前述第1阱領域植入第1 離子，在前述第1阱領域內形成與前述第1擴散層連續之 第2導電型之第1再擴散領域之工程； 及去除前述光罩之工程； 及由前述接觸孔對前述半導體基板之全面植入第2離 子，在前述第2阱領域內形成與前述第2擴散層連續之第 1導電型之第2再擴散領域之工程’ 在形成前述第2再擴散領域之工程之植入第2離子之 際的劑量比形成前述第1再擴散領域之工程之植入第1離 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 _ ϋ>· ϋ ϋ I ϋ· Λι I ϋ ί Bai ϋ I · I 1.— —^1 ϋ «I ·1 ^1 一 -0, mmmmt ·ϋ ϋ —^1 ϋ I ϋ I ·ϋ ϋ— ϋ i^i i^i I I ϋ n a^i I i^i n (請先閱讀背面之注意事項再填寫本頁) 478011 A8 B8 C8 D8 申請專利範圍 造入 X 散V造入1 個 製植 ο 擴 e 製植 ο 入15 之子 ·再 k 之子 1 植 ο 置離 610 置離 X 子 1 裝 2 : 第 6 裝 2 ο 離X 體第量述： 體第 · 1 ο 導的劑前壓 導的 8 第 · 半際、成電 半際：的 3 之之 V 形速 之之量際： 載域 e， 加。載域劑之量 記領 k 2 : 2 記領、域劑 項散 om爲-項散 V 領、 4 擴 5 件m4 擴 e 散V 第再至5C條5C第再 k 擴 e 圍 201 入 1 圍 20 再 k 範第 30 植 ο 範第 4 ο 。利述：1子1利述：ί 6 少專前壓X離X專前壓υΜ·· 還請成電 5 1 ο 請成電前壓 量申形速 ·第 ·申形速成電 劑如中加 1的 3 如中加形速 的 ·其：至際： ·其 · · 2 加2 際 5 ， 爲14之量 6 ，爲- _ 之法件 ο 域劑 法件m爲m 子方條 1 領、 方條 C 件 C 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - 24-
TW089104293A 1999-03-19 2000-03-09 Manufacture of semiconductor device TW478011B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7605799 1999-03-19

Publications (1)

Publication Number Publication Date
TW478011B true TW478011B (en) 2002-03-01

Family

ID=13594157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104293A TW478011B (en) 1999-03-19 2000-03-09 Manufacture of semiconductor device

Country Status (2)

Country Link
KR (1) KR100365483B1 (zh)
TW (1) TW478011B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394168B (zh) * 2020-03-13 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122648A (ja) * 1988-11-01 1990-05-10 Fujitsu Ltd 半導体装置の製造方法
JPH02126645A (ja) * 1988-11-07 1990-05-15 Fuji Electric Co Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH06112149A (ja) * 1992-09-29 1994-04-22 Nec Corp 半導体装置の製造方法
JP2790050B2 (ja) * 1994-08-17 1998-08-27 日本電気株式会社 半導体装置の製造方法
JPH08250603A (ja) * 1995-03-14 1996-09-27 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100365483B1 (ko) 2002-12-18
KR20000076894A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US5516717A (en) Method for manufacturing electrostatic discharge devices
US5055420A (en) Process for fabricating semiconductor integrated circuit devices
US5395787A (en) Method of manufacturing shallow junction field effect transistor
JP4375821B2 (ja) 半導体装置及びその製造方法
US6274914B1 (en) CMOS integrated circuits including source/drain plug
JP3181695B2 (ja) Ｓｏｉ基板を用いた半導体装置の製造方法
EP0390219B1 (en) Semiconductor device and method of manufacturing the same
TW487910B (en) Manufacturing method of embedded DRAM
TW561612B (en) Electrostatic discharge protection apparatus and its manufacturing method
US5977600A (en) Formation of shortage protection region
TW402818B (en) Semiconductor device and method for manufacturing the same
KR930002283B1 (ko) 반도체장치
US4564583A (en) Method for manufacturing a semiconductor device
TW478011B (en) Manufacture of semiconductor device
TW461092B (en) Masked ROM and manufacturing process therefor
US20010049165A1 (en) MOS transistors having dual gates and self-aligned interconnect contact windows
JP3279000B2 (ja) 半導体装置の製法
JPH05102403A (ja) 半導体装置の製造方法
JPH1098186A (ja) 半導体装置及びその製造方法
JP2001217321A (ja) 半導体装置及びその製造方法
US6358843B1 (en) Method of making ultra small vias for integrated circuits
KR0180135B1 (ko) 반도체 소자 제조방법
JP3138263B2 (ja) 半導体装置の製造方法
US5952720A (en) Buried contact structure
KR960000963B1 (ko) 반도체 집적회로장치의 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees