TW473994B - Method for fabricating DRAM cell capacitor - Google Patents

Method for fabricating DRAM cell capacitor Download PDF

Info

Publication number
TW473994B
TW473994B TW088103139A TW88103139A TW473994B TW 473994 B TW473994 B TW 473994B TW 088103139 A TW088103139 A TW 088103139A TW 88103139 A TW88103139 A TW 88103139A TW 473994 B TW473994 B TW 473994B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
storage node
random access
patent application
Prior art date
Application number
TW088103139A
Other languages
English (en)
Inventor
Hyoung-Sub Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW473994B publication Critical patent/TW473994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

473994 A7 B7 4497pi f.doc/008 五、發明説明（f ) 發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明是有關於一種動態隨機存取記憶體記憶胞電容 器之製造方法，且特別是有關於一種儲存節點之製造方 法。 發明說明 , 在動態隨機存取記憶體(DRAM)中，此記憶體胞電容具 有一近似關係對於產品品質比一正常的產品需要一較高 値，例如25fF/Cell。它是需要的，此値會比較高。 因爲隨著記憶體胞密度增加，設計法則會變得比較小， 以一實際製程邊爲例，在儲存節點（Storage Node)和接觸插 塞（Contact Plug)之間的重疊邊會減少。於是，一儲存節點 的高度增加，以獲得較大電容在一小區域中。 第1圖繪示一傳統的動態隨機存取記憶體記憶胞電容 器的一儲存節點10的結構及第2圖繪示依據一傳統的動 態隨機存取記憶體記憶胞電容器的一儲存節點1〇的對不 準（Misalignment)問題。 經濟部智慧財產局員工消費合作社印製 參照第1圖，以下說明是有關傳統的1G DRAM及256M DRAM產品的一儲存節點10的結構。兩絕緣層2和6被 形成在一半導體基材（未標不）上。兩個位兀線圖案4a和4b 被形成在絕緣層2和6上。一儲存節點10被形成在絕緣 層2和6上，此絕緣層2和6包括接觸孔洞8。 在一 0.34節距記憶胞，例如接觸孔洞8的尺寸”A”爲 100〜130nm及儲存節點10的頂部尺寸”B”約爲160nm ◦結 果，儲存節點的一重疊邊到接觸孔洞正好是15〜30nm/邊。 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 473994 A7 B7 4497pif.doc/008 五、發明説明（7 ) 儲存節點10的高度”H”可以被形成，以一厚度約爲 10000A，而得到想要的記憶胞電容。 (請先閱讀背面之注意事項再填寫本頁) 基於上述情況，它需要一相當多的時間，以沉積未摻 雜的多晶矽，此多晶矽通常被用來當作儲存節點10。假如 儲存節點10爲對不準，如第2圖所示，以過度蝕刻而形 成下切部分（Under-cut Portion)12。後續地，經由如下的淸 潔製程，儲存節點的掉落會發生。 綜合說明 基於上述問題，本發明被創作。因此，本發明提出一 種動態隨機存取記憶體記憶胞電容器之製造方法，其可以 減低多晶矽的厚度以形成一儲存節點，以保持一儲存節點 的高度，亦即是保持記憶胞電容。 本發明的另一目的，在提出一種動態隨機存取記憶體 記憶胞電容器之製造方法，其可以使多晶矽層的全部鈾刻 量最小化，用以形成一儲存節點及防止因過度蝕刻而產生 儲存節點的掉落，或因一如下的淸潔製程等，雖然有對不 準發生。 經濟部智慧財產局員工消費合作社印製 依據本發明的上述目的，此方法包括下列步驟：在一 半導體基底上，形成一第一絕緣層。形成一導電層圖案， 用以形成位元線，在第一絕緣層上。蝕刻在位元線圖案之 間的第二和第一絕緣層的一區域，以形成一儲存節點接觸 孔洞。依續形成一第一導電層、材料層和第二導電層在第 二絕緣層上，其包括接觸孔洞、材料層，材料層具有一貪虫 刻選擇性相對於第一導電層。定義第二導電層和材料層， 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 473994 A7 B7 4497pil'.doc/() 08 五、發明説明（）） (請先閱讀背面之注意事項再填寫本頁) 利用一光罩，用以形成一儲存節點。形成一第三導電層在 第一導電層上，第一導電層包括第二導電層圖案和材料層 圖案。以及形成一多層間隙壁在第二導電層圖案的所有側 壁上和材料層圖案上，以回蝕刻該第三導電層和第一導電 層，以裸露出第二絕緣層的一表面，以致於一儲存節點被 形成，以第一、第二和第三導電層。 在本發明的較佳實施例中，第一、第二及第三導電層 係由多晶矽製成。 在本發明的較佳實施例中，第一、第二及第三導電層 具有一厚度範圍約爲100〜10000人。 在本發明的較佳實施例中，第一導電層具有一厚度範 圍約爲500〜5000 A。 在本發明的較佳實施例中，第二導電層具有一厚度範 圍約爲500〜5000 A ◦ 在本發明的較佳實施例中，第三導電層具有一厚度範 圍約爲100〜3000 A。 在本發明的較佳實施例中，此材料層爲一絕緣層或導 電層。 經濟部智慧財產局員工消費合作社印製 在本發明的較佳實施例中，此絕緣層爲一氧化層 (Oxide Layer)相對地較快沉積，以一常壓化學氣相沉積 (APCVD)法或低壓化學氣相沉積（LPCVD)法。 在本發明的較佳實施例中，此導電層係由鎢（W)、氮 化鈦（TiN)、鎢金屬矽化物（W Silicide)和鈦金屬矽化物（Ti Silicide)所組成的族群的其中之一所製成。 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） A7 B7 五、 經濟部智慧財產局員工消費合作社印製 473994 4497Pi r.doc/0()8 發明説明（0 γ在本發明的較佳實施例中’此材料層具有一厚度範圍 約爲 2000〜30000 Α。 參照第3D圖，絕緣層被形成在一半導體基底上，此 絕緣層被飩刻，以形成一儲存節點接觸孔洞。一第一導電 層、材料層及第二電層被依續形成，在此處材料層具有: 倉虫刻選擇性相對於第一導電層。第二導電層和材^層被〜 義，以一光罩，用以形成一儲存節點。一第三導電層被^ 成在第一導電層上，其包括第二導電層圖案和材^摔= 案。第三導電層和第一導電層被回蝕刻，以形成_多曾® 隙壁（Poly-Spacer)。一儲存節點被形成，以第〜、第曾間 第三導電層，藉以減少一儲存節點多晶矽層的厚度，了及 存在儲存節點的高度。亦即，使記憶胞保持和減少此製^ 儘量使多晶砂層的總蝕刻量最小化，用以形成〜讀存〜、 在由此形成期間’以減少過度触刻量。及防止儲存節g ^ 落產生’以一過度蝕刻和如下淸潔製程，雖有儲奋掉 對不準。 口點的 爲6襄本發明之上述和其他目的、特徵、和優黑占 顯易懂，下文特舉一較佳實施例，並配合所附圖式 細說明如下： 圖式之簡單說明： 第1圖是繪示傳統的動態隨機存取記憶體記憶胞部 器的一儲存節點的結構之剖面圖； ％ 第2圖是繪示一問題由於〜傳統的動態隨機存取 體記憶胞電容器的一儲存節點的對不準之剖面圖；以A k 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Ί——一--^-----------訂------9— (請先閱讀背面之注意事項再填寫本頁) 能更明 詳 容 A7 B7 473994 4 4 9 7 p i Γ. d 〇 c /0 〇 8 五、發明説明（（） 第3A圖至第3D圖是繪示依據本發明之一種動態隨機 存取記憶體記憶胞電容器之製造流程的剖面示意圖。 圖式之標記說明： 2，6 :絕緣層 4a，4b :位元線圖案 8:接觸孔洞 10 :儲存節點 100 :第一絕緣層 102a，102b :導電圖案 104 :第二絕緣層 106 :第三絕緣層 108 :接觸孔洞 110 :第一多晶矽層 112 :材料層 112a :材料層圖案 1 14 :第二多晶矽層 114a :第二多晶矽層圖案 116 :第三多晶矽層 116a :多層間隙壁 118 :儲存節點 實施例 現在，本發明將較詳細地被說明，連同一較佳的或可 爲模範的實施例，並參考配合之補充圖示。 第3A圖至第3D圖是繪示依續依據本發明之一種動態 8 本紙張尺度適用中國國家標準（CNS )八4規格（21〇><297公釐1 ΊIJ ^ 訂 ~ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 473994 A7 4497pir.doc/〇〇8 β7 五、發明説明（έ ) 隨機存取記憶體記憶胞電容器之製造方法。 (請先閱讀背面之注意事項再填寫本頁) 請參照第3A圖，一第一絕緣層1〇〇具有一平面的頂 部表面，被形成在一半導體基底（未標示）上。兩個導電圖 案102a，l〇2b用以形成位兀線，被形成在第一絕緣層丨〇〇 上。一第二絕緣層104具有一平面頂部表面，被形成以覆 蓋在第一絕緣層100上及位元線圖案l〇2a，l〇2b。第一絕 緣層100和第二絕緣層1〇4被製成，例如以氧化物製成。 一第三絕緣層被形成，在第二絕緣層104上。第三絕 緣層106被製成，例如一材料比如一氧化物或氮化矽，此 材料具有一良好的蝕刻選擇性相對於一第一多晶矽層 1 10，其被形成以一以下製程。多晶矽對於氧化物的蝕刻 選擇性比多晶矽對於氮化矽的蝕刻選擇性好。此氮化砂層 傳統地被使用於防止位元線圖案l〇2a，l〇2b的氧化。第 三絕緣層1〇6被形成，以一厚度約爲1〇〇〜loooo A。 第三絕緣層106、第二絕緣層104及第一絕緣層1〇〇 的一部分在位元線圖案i〇2a’ ioab之間，依續被蝕刻， 以形成一儲存節點接觸孔洞108 ° 經濟部智慧財產局員工消費合作社印製 一第一多晶砂層110被形成在第二絕緣層106上，用 以形成一儲存節點，其包括接觸孔洞108。此第一多晶砂 層110被形成，以一厚度約爲100〜10000 A，較佳地約爲 500〜5000 A 。 一材料層1 1 2被形成，在弟一多晶砂層1 1 〇上。然後， 此材料層II2例如爲一導電層或絕緣層，比如爲一氧化層， 具有一蝕刻選擇性相對於第一多晶矽層110。假如材料層 9 本紙張尺度適用中國國家檩準（⑽）Μ規格（21〇><297公瘦） A7 B7 473994 4 4 9 7 p i Γ. d 〇 c / 0 0 8 五、發明説明（？） 112爲一氧化層，此製程由此供給會減低，因爲氧化層會 快速沉積’以一常壓化學氣相沉積（APCvd)法或低壓化學 氣相沉積（LPCVD)法。再者，假如材料層π2爲一導電層 包括一個從鎢、氮化鈦、鎢金屬矽化物和鈦金屬矽化物所 .組成的族群中選擇而得，儲存節點118的片電阻減少。材 料層112被形成，以一厚度約爲2〇〇〇〜3⑻〇〇 Α。 一第二多晶矽層114用以形成一儲存節點118，被形 成在材料層112上。此第二多晶矽n4被形成，以一厚度 約爲100〜10000·Α，較佳地約爲500〜5000 A。 請參照第3C圖，一第三多晶矽層116用以形成一儲 存節點118，被形成在第一多晶矽層110上，其包括第二 多晶矽層圖案IMa和材料層圖案112a。此第三多晶矽層 116被形成，以一厚度約爲10〇〜;1〇00〇 A，較佳地約爲 100〜3000 A 〇 最後’弟二多晶砂層116和第一*多晶砂層110被回倉虫 刻，直到裸露出第三絕緣層106的一頂部表面。於是，一 多層間隙壁116a被形成在第二多晶矽層圖案U4a的所有 側壁上及材料層圖案llh上。然後，第二多晶矽層圖案l14a 剩餘，以具有超過一些厚度。結果，如第3D圖所示，動 態隨機存取記憶體記憶胞電容器的一儲存節點118被製 成一盒子形狀，此材料層圖案112a被圍繞，以第一多晶 矽層110、第二多晶矽層114a及多層間隙壁n6a當作第 三多晶矽層。動態隨機存取記憶體記憶胞電容器的記憶胞 電容可以與儲存節點的表面面積有關，及維持存在的記憶 10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ΊΙ.： %ITφ— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 473994 A7 B7 4497pi r.doc/008 五、發明説明（？） 胞電容。 (請先閱讀背面之注意事項再填寫本頁) 在先前方法中，用以形成一儲存節點方法，假如一多 晶矽層的厚度用以形成一儲存節點，例如爲10000 A，考 慮過度蝕刻50%，其總蝕刻量約爲15000 A左右。亦即， 過度蝕刻量約爲500(ΓΑ。依照本發明，無論如何，假如第 一多晶矽層110例如爲1000 A，及第三多晶矽層116約爲 1000 A，一多晶矽層的全部蝕刻量，用以形成儲存節點正 好約爲3000 A，縱使考慮在一回蝕刻製程中過度蝕亥[J 50%。亦即，多晶矽層的過度蝕刻量用以形成一儲存節點， 被減低到約爲1〇〇〇 A。 經濟部智慧財產局員工消費合作社印製 本發明解決過度蝕刻量的增加，與一先前儲存節點的 高度增加成正比，及一儲存節點的掉落產生，以一過度蝕 刻和以下的淸潔製程，當對不準在此發生時。藉以減少一 儲存節點多晶矽層的厚度，以一存在儲存節點的高度，亦 即，記憶胞電容維持和減少此製程由此供給（Throughput)， 以儘量使一多晶矽層的總蝕刻量最小化，用以形成一儲存 節點在形成期間，減少此過度蝕刻量，及一儲存節點的掉 落產生，以一過度蝕刻和以下的淸潔製程，當對不準在此 發生時。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）

Claims (1)

  1. 47399,4 4497pi r.doc/008 A8 B8 C8 D8 、申請專利範圍 1.一種動態隨機存取記憶體記憶胞電容器之製造方 法，包括下列步驟： 在一半導體基底上，形成一第一絕緣層； 形成一導電層圖案，用以形成位元線，在該第一絕 緣層上； 蝕刻在位元線圖案之間的該第二和第一絕緣層的一 區域，以形成一儲存節點接觸孔洞； 依續形成一第一導電層、材料層和第二導電層在該 第二絕緣層上，其包括該接觸孔洞、該材料層，該材料層 具有一蝕刻選擇性相對於該第一導電層； 定義該第二導電層和該材料層，利用一光罩，用以 形成一儲存節點； 形成一第三導電層在該第一導電層上，該第一導電 層包括該第二導電層圖案和材料層圖案；以及 形成一多層間隙壁在該第二導電層圖案的所有側壁 上和該材料層圖案上，以回蝕刻該第三導電層和該第一導 電層，以裸露出該第二絕緣層的一表面，以致於一儲存節 點被形成，以該第一、第二和第三導電層。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 2. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該第一、第二及第三導電 層係由多晶矽所製成。 3. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該第一、第二及第三導電 層具有一厚度約爲100〜10000 A左右。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 473994 4497pir.doc/008 A8 B8 C8 D8 X、申請專利範圍 4. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該第一導電層具有一厚度 約爲500〜5000 A左右。 5. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該第二導電層具有一厚度 約爲500〜5000 A左右。 6. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該第三導電層具有一厚度 約爲100〜3000 A左右。 7. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該材料層爲一絕緣層或導 電層。 8. 如申請專利範圍第7項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該絕緣層爲一氧化層相對 地快速沉積，以一常壓化學氣相沉積法或低壓化學氣相沉 積法。 9. 如申請專利範圍第7項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該導電層係選自鎢、氮化 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 鈦、鎢金屬矽化物和鈦金屬矽化物所組成的族群的其中之 -- 〇 10. 如申請專利範圍第1項所述之動態隨機存取記憶體 記憶胞電容器之製造方法，其中該材料層具有一厚度範圍 約爲2000〜30000 A左右。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW088103139A 1998-06-15 1999-03-02 Method for fabricating DRAM cell capacitor TW473994B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022432A KR20000001945A (ko) 1998-06-15 1998-06-15 디램 셀 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
TW473994B true TW473994B (en) 2002-01-21

Family

ID=19539575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103139A TW473994B (en) 1998-06-15 1999-03-02 Method for fabricating DRAM cell capacitor

Country Status (4)

Country Link
US (1) US6168990B1 (zh)
JP (1) JP3983936B2 (zh)
KR (1) KR20000001945A (zh)
TW (1) TW473994B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329291B1 (en) * 2000-01-28 2001-12-11 United Microelectronics Corp. Method of forming a lower storage node of a capacitor for dynamic random access memory
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
KR101017044B1 (ko) * 2003-04-29 2011-02-24 매그나칩 반도체 유한회사 터널형태의 스토리지 노드를 갖는 캐패시터 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5396456A (en) * 1994-05-31 1995-03-07 Taiwan Semiconductor Manufacturing Company Fully used tub DRAM cell
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
US6168990B1 (en) 2001-01-02
JP3983936B2 (ja) 2007-09-26
KR20000001945A (ko) 2000-01-15
JP2000022102A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
US5084406A (en) Method for forming low resistance DRAM digit-line
US7105405B2 (en) Rugged metal electrodes for metal-insulator-metal capacitors
US7179706B2 (en) Permeable capacitor electrode
TW393718B (en) Capacitor of semiconductor integrated circuit and method for fabricating the same
US5567989A (en) Highly integrated semiconductor wiring structure
TW423147B (en) Method for fabricating capacitor of semiconductor memory device
TW380316B (en) Manufacturing method for fin-trench-structure capacitor of DRAM
TW395054B (en) Manufacturing method of the dynamic random access memory cell capacitor
TW473994B (en) Method for fabricating DRAM cell capacitor
TW515091B (en) High dielectric capacitor and method for fabricating thereof
TW508799B (en) Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby
TW399327B (en) The manufacturing method of DRAM capacitor
TW417279B (en) Circuit-arrangement with at least one capacitor and its production method
TW588436B (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
US6696722B1 (en) Storage node of DRAM cell
TW388987B (en) Method for forming a DRAM capacitor
TW432698B (en) Method for fabricating capacitor of dynamic random access memory
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW383495B (en) Manufacturing method for DRAM capacitor
TW415093B (en) Method for forming capacitor
TW386306B (en) Process for increasing surface area of capacitance and structure of such a capacitance
KR100816686B1 (ko) 실린더 구조의 캐패시터 제조방법
TW405257B (en) Stacked capacitor and method for fabricating the same
TW405259B (en) Manufacture method of the charge storage structure
TW439269B (en) Method for making a DRAM capacitor using a rotated photolithography mask

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees