TW468363B - Substrate circuit layout structure - Google Patents

Substrate circuit layout structure Download PDF

Info

Publication number
TW468363B
TW468363B TW089110674A TW89110674A TW468363B TW 468363 B TW468363 B TW 468363B TW 089110674 A TW089110674 A TW 089110674A TW 89110674 A TW89110674 A TW 89110674A TW 468363 B TW468363 B TW 468363B
Authority
TW
Taiwan
Prior art keywords
grid
line
substrate
area
scope
Prior art date
Application number
TW089110674A
Other languages
English (en)
Inventor
Ying-Jou Tsai
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW089110674A priority Critical patent/TW468363B/zh
Application granted granted Critical
Publication of TW468363B publication Critical patent/TW468363B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

468363 5945twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(/ ) 本發明是有關於一種基板線路佈局結構,且特別是 有關於利用網格狀的擬線路結構,以改善基板積層的平坦 度及品質的一種基板線路佈局結構。 就半導體構裝技術發展而言,由於半導體技術積集 度的提升,而且逐漸朝向功能整合之方向設計晶片,因此 諸多系統晶片(System On Chip, SOC)的產品相繼誕生。 同時隨著半導體產品資料處理能力的加強,相對地晶片所 需的輸入/輸出接點逐漸增多,且晶片的尺寸亦隨之增加, 因此因應的構裝技術也需符合此趨勢之需求,所以近年來 高密度,高腳位數的半導體構裝產品確實是與日遽增。 在高密度,高腳位數半導體產品中,基板型承載器 (substrate type carrier)是經常使用的構裝元件,其主 要包括堆疊壓合式及積層式(build uP)二大類。而針對覆 晶構裝用基板(flip chip substrate)而言,則是以積層 式基板爲主流。一般積層是基板係在絕緣芯層(core)表面 形成多層絕緣層及圖案化銅箔層,其中絕緣層係利用塗佈 方式形成’材質包括環氧樹脂(Epoxy)、聚亞醯胺 (Po 1 y im 1 de)等。由於絕緣層係利用塗佈的方式形成,因 此其上的銅箔層之平面度較不易控制,將會影響銅箔層在 微影鈾刻時的品質,進而降低基板品質,同時也會增加後 續構裝時製程的困難度。另外,因爲半導體元件發展趨勢 的影響,基板的接點數需求逐漸提高,而基板佈線密度及 面積亦隨之提高’相對而言各層間的應力也相對變大,使 得基板製造技術難度提高。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------{ ^--------訂----------線-f (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B 36 3 5 94 5 twf . d〇c / 0 〇 6 A7 五、發明說明(上) 請參照第1圖,其繪示習知積層式基板中圖案化線 路層的佈置圖。習知技術中,無論銅箔層的平面度或者各 層間的應力均與銅箔層的線路佈局(1 ayou t)有很大關係。 積層式基板中圖案化線路層102係由一銅箱層經過微 影蝕刻等契程定義而形成,其圖案佈置包括一訊號線路區 104,配置有多條導電跡線i〇6(trace),作爲訊號傳遞之 用;電源/接地區108(p〇wei./gr〇Und)係作爲連接電源或接 地之用。至於銅箱層的其他區域會形成擬圖案區110 (dummy pattern) ’作爲散熱及電磁千擾(electromagnetic interference)防護之用。 請參照第2圖,其繪示對應第1圖電源/接地區及 擬圖案區的放大圖。習知電源/接地區1〇8與擬圖案.區11〇 都是由整片銅箔構成,而其上配置數個系爲雙 .氣_之用。就目前覆晶構裝基板而言,導電跡線之線寬約爲 微米’而間距約1〇〇〜50微米。因此在訊號線路區的圖 案密度,明顯與電源/接地區或擬圖案區的圖案密度差異 甚大,因而導致後續塗佈絕緣層之厚度不均,使得圖案化 線路層的平面度變差’影響基板品質,且基板平面度會直 接影響後續構裝製程的良率。而且大面積之銅箔圖案將導 致較大的應力集中,使得基板的可靠度降低。 因此本發明目的,之一就是在提供一種基板線路佈局 結構’使得圖案密度均勻化、,以改善基板中圖案化線路層 之平面度。 本發明的另一目的是提供一種基板線路佈局結構, -4 本紙張尺度_ + ®國家標準(CNS)A4—石各(21〇 X 297公楚) ------------Λ ,必--------訂---------線Λ (請先閱讀背面之注意事項再填寫本頁) ρ 36 3 5945twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(,) 利用網格狀之圖案設計,使應力不易集中,提昇基板之品 質及可靠度。 爲達成本發明之上述和其他目的,提出一種構裝基 板結構,其由多層圖案化線路層及至少一絕緣層交替疊合 構成,而絕緣層配置於圖案化線路層之間,用以隔離圖案 化線路層,而圖案化線路層彼此電性連接。線路佈局特徵 在於圖案化線路層由訊號線路區、電源/接地區及擬線路 區所組成。訊號線路區由多條導電跡線所構成;電源/接 地區由第一網格狀線路形成;一擬線路區由第二網格狀線 路形成。其中第一網格狀線路及第二網格狀線路之間距相 當於導電跡線之間距。 依照本發明的一較佳實施例,其每一圖案化線路層 係由一銅箔層,經過微影蝕刻定義所形成。而絕緣層之材 質包括玻璃環氧基樹脂、雙順丁烯二酸醯亞胺及環氧樹脂 等。第一網格狀線路及第二網格狀線路包括45度網格線 路。 爲讓本發明之上述和其他目的'特徵'和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作 詳細說明如下: 圖式之簡單說明: 第1圖繪示習知積層式基板中圖案化線路層的佈置 圖。 第2圖繪示對應第1圖電源/接地區及擬圖案區的 放大圖。 私紙張尺度適用令國國家標準(CNS)A4規格<21〇 x 297公釐 ------------{^--------訂 ---------線·f (請先閱讀背面之注意事項再填寫本頁) c R 36 3 5945twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作杜印製 $•、發明說明( 第3圖繪示依照本發明一較佳實施例的一種構裝基 板剖面圖。 第4圖繪示本發明之一較佳實施例的一種構裝基板 佈局結構的俯視圖。 第5圖繪示對應於第4圖中電源/接地區及擬線路 區的圖案放大圖。 圖式之標示說明: 100 :積層式基板 102、204、206、214、216、302 :圖案化線路層 1〇4、304 :訊號線路區 106、306 :導電跡線 108、308 :電源/接地區 110 :擬圖案區 112 :氣孔 200、300 :構裝基板 202 :絕緣芯層 208 :貫孔 210、212 :絕緣層 218、220 :微孔 222、224 :焊罩層 226、228 :開口 310 :擬線路區 312 :擬線路 314 :線寬 本紙張尺度適用令國國家標準(CNS>A4規格(210 X 297公釐) ----------!{ ^ · I------訂---- ----線-{ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 ^ p 3 6 3 Δ7 5 9 4 5 twf . doc / Ο Ο 6 __Β7__ 五、發明說明(f) 316 :間距 A :角度 實施例 請參照第3圖,其繪示依照本發明一較佳實施例的 一種構裝基板剖面圖。本實施例係以四層的積層式覆晶構 裝基板爲例,亦即其圖案化線路層係由絕緣芯層二面的銅 箔層及上下表面分別積層的銅箔層所組成(1+2+1)。本實 施例中,構裝基板200,比如是覆晶式球格陣列構裝基板 (flip chip BGA substrate),其包括一絕緣芯層 202,其 材質比如爲玻璃環氧基樹脂(FR-4、FR-5)或雙順丁烯二酸 醯亞胺(Bismaleimide-Triazine,BT)等。而絕緣芯層 202 二表面分別具有一圖案化線路層204、206,比如由一銅箱 層經過微影蝕刻定義形成。而圖案化線路層204、206間 係藉由絕緣芯層202中的貫孔208(V1a),形成電性連接。 貫孔208比如利用機械鑽孔方式,再經由塞孔製程形成。 圖案化線路層204、206表面分別積層一絕緣層210、212, 其材質包括環氧樹脂(Epoxy)、聚亞醯胺(Polyimide)等, 比如利用塗佈方式(coat ing)形成。絕緣層210、212表面 則分別積層圖案化線路層214 '216,而透過微孔218、 220(nucro via)分別與圖案化線路層204、206形成電性 連接。通常圖案化線路層214、216係藉由電鑛(electric plating)或無電鍍(electroless plating)形成銅箱層, 再經由微影蝕刻定義形成,而微孔218、220比如藉由雷 射鑽孔形成。而在圖案化線路層214、216表面則分別形 7 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) — — — — —— — — — — — If 衣·11!1 訂1!111 ^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 468363 5945twf.doc/006 五、發明說明(έ ) 成焊罩層222、224,並藉由定義形成開口 226、,I 露出圖案化線路層214、216的部分表面,構成構裝基板2〇〇 之接點。其中焊罩層222、224包括紫外線型綠漆及熱硬 化型綠漆等,而塗佈綠漆之方法則包括滾筒塗佈法(R〇Uer Coating)、簾幕塗佈法(Curtain Coating)、網版印刷法 (Screen Printing)、浸染法(Di P)以及乾膜(Dry 形成方法等。 請參照第4圖,其繪示本發明之一較佳實施例的— 種構裝基板佈局結構的俯視圖。通常在目前覆晶構裝基板 中,其圖案化線路層結構大多爲1+2+1 ’ 2+2+2、3+2+3等 組成,其中心二層亦即絕緣芯層二側的圖案化線路層通常 作爲電源或接地,所以圖案密度較均勻較無平面度之問 題。對於構裝基板300其他層之圖案化線路層302 ’本發 明所採用之佈局結構爲:訊號線路區304 ’由多條導電跡 線306構成,作爲訊號傳遞之用;電源/接地區308係作 爲連接電源或接地之用。至於圖案化線路層302的其他區 域會形成擬線路區310,作爲散熱及電磁干擾防護之用。 請同時參照第5圖,其繪示對應於第4圖中電源/接地區 及擬線路區的圖案放大圖。其中,電源/接地區308及擬 線路區310的圖案採用網格狀線路,由多條交織的擬線路 312(dummy trace)所構成,比如爲45度的網格線路’亦 即線路312的角度A等於45度。而擬線路312的線寬314 則設計成相當於訊號線路區304中導電跡線306的線寬’ 比如4(M〇〇微米;而擬線路312間的間距亦設計成相當 ------^ ---— !訂--------線八 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) A 6 3 ^ P4 5 t wf , doc / 〇 〇 6 A7 五、發明說明(7 ) 於訊號線路區3〇4中導電跡線306的間距,比如50~150 微米。如此’無論訊號線路區304,電源/接地區308或擬 線路區310的圖案密度都十分接近’因此顯然可使得圖案 均旬.化。習知的基板佈局結構,由於圖案密度不均,通常 在電源/接地區及擬圖案區由於圖案密度較高,所以塗佈 絕緣層時會較爲突出,而訊號線路區由於圖案密度較低, 相對地絕緣層表面較爲凹陷。而採用本發明的基板佈局結 構,則可以顯著改善平面度的問題。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 線-r 由於本發明中電源/接地區或擬線路區均採用網格 線路狀設計’因此可以減低熱應力,甚至對於後續覆晶構 裝時,可以有效輔助釋放凸塊(bump)的熱應力,不但提高 構裝基板的可靠度,更可提升覆晶構裝的可靠度。此外, 由於本發明之基板佈局結構改善基板的平面度,將有利於 後續覆晶構裝’尤其可以消除基板中央電源/接地區的突 起現象,可以大幅改善覆晶構裝製程的良率,並有助於塡 底製程(underfining)。至於散熱及電磁干擾防護效能部 分,由於網格狀線路之線寬、間距及交織密策均可以依照 需要調整,因此對於散熱效果及電磁干擾防護效能的影響 十分有限。 綜上所述,本發明至少具有下列優點: 1.本發明之基板線路佈局結構,在電源/接地區與 擬線路區採用網格狀線路設計,使得圖案密度均勻化,以 改善基板中圖案化線路層之平面度,有利於後續構裝製程 之良率及產品可靠度。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Λ β B 36 3 5945twf.doc/006 A7 I____B7 五、發明說明(公) 2.本發明之基板線路佈局結構,利用網格狀線路之 圖案設計’使應力不易集中,提昇構裝基板之品質及可靠 度’並助於釋放後續覆晶構裝中凸塊的熱應力。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍內,當可作些許之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 ------------ί 私--------訂--------線-Γ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐)

Claims (1)

  1. '^8363 5 9 4 5 twf . doc /0 0 6 A8 B8 C8 D8 六、申請專利範圍 1. 一種基板佈局結構,應用在一積層式基板之一圖 案化線路層中,其中該圖案化線路層包括: 一訊號線路區,由複數條導電跡線所構成; 一電源/接地區,由一第一網格狀線路形成;以及 一擬線路區,位於該些圖案化線路層中該訊號線路· 區及該電源/接地區以外之區域,由一第二網格狀線路形 成。 2. 如申請專利範圍第1項所述之基板佈局結構,其 中該圖案化線路層係由一銅箔層,經過微影蝕刻定義所形 成。 3. 如申請專利範圍第1項所述之基板佈局結構,其 中該第一網格狀線路及該第二網格狀線路包括一 45度網 格線路。 4. 如申請專利範圍第1項所述之基板佈局結構,其 中該些導電跡線之間距相當於該第一網格狀線路之間距。 5. 如申請專利範圍第1項所述之基板佈局結構’其 中該些導電跡線之間距相當於該第二網格狀線路之間距。 6. 如申請專利範圍第1項所述之基板佈局結構’其 中該積層式基板包括一覆晶式球格陣列構裝基板。 7. —種構裝基板結構,包括: 複數層圖案化線路層;以及 至少一絕緣層,配置於該些圖案化線路層之間,用 以隔離該些圖案化線路層,並與該些圖案化線路層疊合, 而該些圖案化線路層彼此電性連接’ 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公芨) <請先閲讀背面之注意事項再填寫本頁) 丁 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 6 8 36 3 as 5945twf.doc/006 C8 六、申請專利範圍 其特徵在於至少該些圖案化線路層其中之一包括: 一訊號線路區,由複數條導電跡線所構成; 一電源/接地區,由一第一網格狀線路形成;以及 一擬線路區,位於該些圖案化線路層中該訊號線路 區及該電源/接地區以外之區域,由一第二網格狀線路形 成。 8. 如申請專利範圍第7項所述之構裝基板結構,其 中每一該些圖案化線路層係由一銅箔層,經過微影蝕刻定 義所形成。 9. 如申請專利範圍第7項所述之構裝基板結構,其 中該絕緣層之材質係選自於由玻璃環氧基樹脂、雙順丁烯 二酸醯亞胺、環氧樹脂及聚亞醯胺所組成之族群中的一種 材質。 10. 如申請專利範圍第7項所述之構裝基板結構, 其中該第一網格狀線路及該第二網格狀線路包括一 45度 網格線路。 11. 如申請專利範圍第7項所述之構裝基板結構, 其中該些導電跡線之間距相當於該第一網格狀線路之間 距。 12. 如申請專利範圍第7項所述之構裝基板結構, 其中該些導電跡線之間距相當於該第二網格狀線路之間 距。 I 2 -------------( --------訂_丨 — !!---『 (請先閱讀背面之注意事項再填寫本頁) 本紙張瓦度適用中國國家標準(CNS)A4規格(210 x 297公釐)
TW089110674A 2000-06-01 2000-06-01 Substrate circuit layout structure TW468363B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW089110674A TW468363B (en) 2000-06-01 2000-06-01 Substrate circuit layout structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089110674A TW468363B (en) 2000-06-01 2000-06-01 Substrate circuit layout structure

Publications (1)

Publication Number Publication Date
TW468363B true TW468363B (en) 2001-12-11

Family

ID=21659947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089110674A TW468363B (en) 2000-06-01 2000-06-01 Substrate circuit layout structure

Country Status (1)

Country Link
TW (1) TW468363B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876572B2 (en) 2006-01-27 2011-01-25 Sharp Kabushiki Kaisha Wiring board and semiconductor apparatus
US8115568B2 (en) 2007-09-20 2012-02-14 Compal Electronics, Inc. Layout of a circuit board with stacked signal and reference layers and an opening in the reference layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876572B2 (en) 2006-01-27 2011-01-25 Sharp Kabushiki Kaisha Wiring board and semiconductor apparatus
US8115568B2 (en) 2007-09-20 2012-02-14 Compal Electronics, Inc. Layout of a circuit board with stacked signal and reference layers and an opening in the reference layer

Similar Documents

Publication Publication Date Title
US6380633B1 (en) Pattern layout structure in substrate
TW530377B (en) Structure of laminated substrate with high integration and method of production thereof
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
US5599747A (en) Method of making circuitized substrate
JP2017123459A (ja) プリント回路基板
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
JP2010258468A (ja) 半導体パッケージ基板の製造方法
KR101044103B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TW201407731A (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP4945919B2 (ja) Bga型多層回路配線板
JP2000216289A (ja) 半導体装置用パッケ―ジ
JP3016910B2 (ja) 半導体モジュール構造
US9232638B2 (en) Printed wiring board and method for manufacturing the same
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
KR20070115785A (ko) 빌드업 기판, 그것을 갖는 전자 부품 및 전자 기기
TW468363B (en) Substrate circuit layout structure
JP2630293B2 (ja) 多層配線基板
JP2000261152A (ja) プリント配線組立体
JP7272527B2 (ja) プリント回路基板
TW202233029A (zh) 電路板結構及其製作方法
JP4582272B2 (ja) 多層プリント配線板
JP2002111231A (ja) 多層プリント配線板
KR102571591B1 (ko) 인쇄회로기판
JPS63314858A (ja) 表面実装部品用パッケ−ジ
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent