TW466419B - Automatic placement method for array device - Google Patents

Description

Δ6ΒΛ1 9 A7 3S96twf . doc/008 _ _______________ ______ B7 —_ 五、發明説明（I ) 本發明是有關於一種陣列（array)裝置的配置方法，且 特別是有關於一種根據陣列裝置的電路形態（topology)自動 產生元件配置的圖式描述檔(schmatic script)的陣列裝置之 自動配置方法。 近幾年來’半導體的技術的進步十分快速，在單一的 晶片中可以放入非常複雜的電路，而且運算的速度也一再 提昇。 由於積體電路（Integrated Circuit，簡稱1C)複雜度 的提高’電路的設計已不同於已往以實際接線的方式來驗 證電路可行性的方式。現在的電路設計都是以電腦輔助工 具來協助設計°例如按照規格以電路設計的程式設計所需 的電路’再將設計完成的電路交給另外的模擬程式做電路 的邏輯功能的驗證。當電路的邏輯功能確定無誤之後，再 以佈線程式進行電路的佈線，以便製造出實際的晶片。由 於實際的電路需考慮信號在元件間的傳導時間延遲，因此 在完成佈線之後，需再抽取電路中各元件的電阻電容値， 進行時間延遲的模擬，以使電路的佈線能合乎時間延遲的 要求。 雖然現在的佈線工具的功能十分強大，但是在二些情 況下仍然處理的不是很理想，'例如具有對稱規律結構的陣 列裝置。陣列裝置有許多種，例如先進先出（F i r s t I n F i r s t Out，簡稱FIFO)記憶體。因爲FIFO記憶體的功用爲當成 資料或程式的彳宁列（queue)，資料或程式由輸入端送入， 然後另外的電路再從輸出端按先後順序依續讀出資料或程 _____ _ n - n i n _ I— n _ n T n I I _ I n C銪先调讀背1&•之注意事項與球齊本哀) ( CNS ) ( 21〇X297/>f ) A7 B7 3898twf.doc/008 五'發明说明（>) 式，因此爲了確保在FIFO記憶體中各級記憶體間流動的 資料正確性，必須保持正確的時序才可達到此目的。 請參照第1圖 '其所繪示爲典型的FIFO記憶體的結 構。 如圖所示，FIF0記憶體100具有位元BQ〜B„ _ j共η位 元（b!t)的資料寬度，其深度則共有m級。每個資料單元11〇 可儲存一位元的資料，每一列資料單元110構成一級記憶 體，可儲存η位元的資料。每一級記憶體由同一個控制單 元120所控制，爲了使信號延遲的影響儘量降低，所以將 控制單元120安排在中間。資料Β。〜由第1級的記憶 體輸入*然後由桌1級開始依序向後送至第ΙΏ級輸出。 請參照第2圖，其所繪示爲資料單元110的方塊圖。 如圖所示，資料單元Π0是由緩衝器112及閂鎖器114 所構成，資料由輸入端I送進，然後閂鎖器114接受控制 信號Ε的控制將經過緩衝器112送來的資料閂鎖住，在輸 出端0輸出閂鎖器114閂鎖住的資料。 類似前面所敘述的FIFO記憶體100的陣列裝置，以 資料寬度爲64位元及深度爲32級爲例，則具有64x32個 排列整齊規律的資料單元110,其中資料單元110以控制 信號E的電位變化來閂鎖前一級輸出的資料，因此要使資 料能在各級記憶體間依續正確傳送，必須有正確的控制信 號，並且控制信號的時間延遲對FIFO記憶體的正確運作 有極大的影響。 佈線程式並未根據上述之陣列裝置的特性將之特別的 本紙张尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） I . ί - ϊ— ΐ^1: 1 I i I n n ^ (讳先閱讀背面*之注意事項再螭，¾本頁) H 部 呔 i： 找. 而 ji 合 1ί ΐί 卬 A7 B7 466419 3898twf . doc/008 五、發明説明（3) 處理，因此以人工來完成陣列裝置的內部元件的配置 (placement)及佈線（routing)，其效果會比以佈線程式自 動執行來得良好。 但是因爲佈線程式（例如X0佈線軟體）不便於人工配 置及佈線，因此陣列裝置是先使用另外的軟體工具（例如 OPUS程式）以人工完成配置及佈線，佈線好的陣列裝置再 以黑盒子元件放入佈線程式中，以佈線程式完成整個晶片 的配置及佈線工作。 因爲其中陣列裝置爲一個黑盒子元件，所以無法直接 進行RC抽取的步驟，而必須先轉換成中界檔，例如GDS 格式的檔案，再做RC抽取以產生標準延遲格式（Standard DeUy Format，簡稱SDF)的檔案，以供電路的模擬驗證之 用。 其中人工佈線費時約需一週的時間，而在轉換成中界 檔的過程需費時2至3天的時間，對於緊湊的設計時程， 此過程所耗費的時間將會影響整個晶片開發所耗費的時 間。 綜合上述之討論，可知習知以人工完成陣列裝置的配 置的方法，具有下列之缺點： _ 1. 爲了配合陣列裝置的特性，以人工的方式完作陣列 裝置的配置及佈線，必須花費較多的人工作業時間，影響 產品開發的時程。 2. 事先以人工完成配置及佈線的陣列裝置是以黑盒子 方式的元件放入佈線程式中’在佈線程式完成整個晶片的 ---------寒-------’玎------棘 ("先调讀背"之注意事項再楨窍本頁) 本紙张尺度通/1]中國國家標率（CNS ) A4规格（210X297公釐） 46641 9 3898twf.doc/008 五、發明説明（6 ) 佈線之後，必須先轉換成中界檔，再進行RC抽取，而轉 換成中界檔需花費較長的時間，將延長開發的時間。 因此本發明的主要目的就是在提供一種陣列裝置之自 動配置方法，可根據陣列裝置的電路形態（t 〇p〇 1 〇gy )自動 產生兀件配置的圖式描述檔，然後載入佈線程式中，由佈 線程式自動佈線，如此可以減少人工佈線及檔案轉換的時 間。 爲達成本發明之上述和其他目的，本發明提出一種陣 列裝置之自動配置方法，包括下列步驟：輸入該陣列裝置 之參數；決定配置之列數；以及產生一圖式描述檔。該圖 式描述檔可載入佈線程式中，由佈線程式自動佈線 依照本發明的一較佳實施例，其中輸入該陣列裝置之 參數之步驟讀入一元件寬度資料、一電路形態規格、以及 一連線表，並且由該連線表找出最頂端之一模組。 其中在讀入該電路形態規格之後記錄一原點座標、一 元件長寬、以及一電路形態資料。 在讀入該連線表之後記錄每一模組之連接璋（port)、 實體元件（instance)、所需之面積、以及實體元件間之連 線關係。 __ 依照本發明之較佳實施例，其中決定配置的列數之步 驟包括下列步驟： 找出佔最大面積之一次模組； 判斷是否還有次模組，當沒有次模組時，則結束離開； 當還有次模組時，則判斷該次模組是否只佔一列’當 ---------^------ΐτ------Φ (誚先切讀背而，之注意事項再功巧本頁) 本纸张尺度这扪中國國家標準（CNS ) Α4規格（210X297公釐） A 6 6 4 1 9 A7 3 8 9 8 twf . doc / 0 0 8 B7 五、發明説明（i： ) —~ 該次模組超過一列時，則回到判斷是否還有次模組之步 驟；以及 當速有次f吴組且該次模組只佔一列時，則將該次模組 之所有實體兀件放入一表格中，然後回到判斷是否還有次 模組之步驟。 更進--步’依照本發明之較佳實施例，其中產生該圖 式描述檔之步驟包括下列步驟： 將座標啓始化； 將一列變數啓始化； 判斷該列變數是否大於總列數，當該列變數大於總列 數時，則結束離開，當該列變數不大於總列數時，則進行 下列步驟； 找出一實體元件（i ns t ance) ’該實體元件於該列中之 第一個； 決定該實體元件佔用之列數及放置方式； 輸出該實體元件之所有標準元件（standard cell); 判斷該列是否有其他實體元件，當該列沒有其他實體 元件時，則將該列變數加一並回到判斷該列變數是否大於 總列數之步驟；以及 當該列還有其他實體元件時，則找出該列中之下一個 實體元件，並檢查其連線資料，然後回到決定該實體元件 佔用之列數及放置方式之步驟。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 本紙张尺度洎州中國國家標準（CNS ) A4規格（210'〆297公釐〉 4664 1 9 3B98twf.doc/008 A7 B7 100 FIFO記憶體 112緩衝器 120控制單元 8 2 0多工器 91〇資料單元 五、發明説明（乙） 細說明如下。 圖式之簡單說明 第1圖是典型的FIFO記憶體的結構。 第2圖是第1圖的FIFO記憶體的資料單元的方塊圖。 第3圖是本發明之陣列裝置之自動配置方法之主流程 圖。 第4圖是第3圖之輸入陣列裝置之參數之流程。 第5圖是第3圖之決定配置之列數之流程圖。 第6圖是第3圖之產生圖式描述檔之流程。 第7圖是模組之階層化架構之示意圖。 第8圖是標準元件之大小之示意圖。 第9圖是陣列裝置的元件配置的示意圖。 圖式中標示之簡單說明： 110資料單元 114閂鎖器 810反相器 830元件之配置 920A及920B控制單元 較佳實施例 請參照第3圖，其繪示依照本發明一較佳實施例的一 種陣列裝置之自動配置（placement)方法之主流程圖，第4 圖〜第6圖則是第3圖之主流程圖中之各個步驟之較詳細 之流程圖。 如第3圖所示，此陣列裝置之自動配置方法之主要流 _ . Ϊ 線 (部先聞讀背1&之注意事項再頊寫本页) 本紙張尺度適用中國阐家標率（CNS ) A4規格（21〇Χ297公釐） 46 641 9 A7 3898twf . doc/O 08 B7 五、發明説明㈠） 程步驟敘述如下。 開始時，在步驟310，輸入陣列裝置之各種參數，諸 如元件（cell)寬度、電路形態規格、及連線表等，其詳細 的過程將在後面進一步敘述。 輸入相關參數之後，在步驟320，由相關參數決定整 個陣列裝置配置之列數，其詳細的過程將在後面進一步敘 述。 最後，在步驟330，產生所需之陣列裝置之配置之圖 式描述檔，此圖式描述檔可載入佈線程式中，由佈線程式 完成元件之間的連線。其詳細的過程亦將在後面進一步敘 述。 第4圖所示爲輸入陣列裝置之參數之流程，各類參數 可以事先以另外的界面程式設定好，然後存放在一個檔案 中，在開始執行產生圖式描述檔時，即可由檔案中讀入各 種事先設定好的參數。 開始輸入陣列裝置之參數時，在步驟410，讀入每個 元件的寬度資料。因爲電路是以標準元件（standard cell) 爲基本元件所設計成的，每一個標準元件都具有相同的高 度，但其寬度則隨標準元件的複雜度不同而不同 '例如參 考第8圖所繪示之標準元件之大小之示意圖，每個標準元 件的高度爲h，一個反相器（810)具有最小的寬度w，多工 器（820)的寬度則爲反相器的η倍，元件在配置時則是一 列一列地配置，如標號830所示，每列的高度爲h，但每 列中的每個元件所佔的寬度不同。 誚七閱讀背面之注意事項罚"'艿本頁) 裳 '-=9 線 本紙張尺度適川中國國家標羋（CNS ) Λ4規格（210X297公釐） 4 6 6 41 9 3898twf,doc/008 五、發明説明u ) 在步驟420，讀入電路形態的資料，並將相關資料記 錄下來，如原點座標、元件的長寬、及電路形態規格的資 料。 因爲此陣列裝置轉換後的圖式描述檔在載入佈線程式 中時，此陣列裝置是在整個晶片中某個固定位置的一個元 件，而其座標是以陣列裝置的一個參考點來決定陣列裝置 中的元件的座標，如以第7圖中的模組A(710)爲整個陣列 裝置爲例，則可以其左下角712爲參考點。在此所指的左 下方是參考所附之圖式之講法，實際上，當圖式的表示法 不同或是元件配置順序不同時，亦可用不同位置爲參考 點。 電路形態是描述陣列裝置的排列方式，例如以第1圖 的FIFO記憶體100爲例，可以描述如下： (Dxm)xa (Cxm)χ1 (Dxm)xb 其中D爲資料單元，代表儲存資料及資料流動的路徑， C則爲控制單元，m爲FIFO記憶體100的級數，即陣列裝 置的行數，a、1、及b爲資料單元及控制單元的列輿，如 圖所示，控制單元的列數爲1，在控制單元之上的資料單 元爲a列，即i + Ι列，而在控制單元之下的資料單元爲b 列，即η - i -1列。 在步驟430，讀入陣列裝置之連線表（ne t 1 i s t)，並 將相關資料記錄下來，如每一模組之連接埠（port)、每一 ϋ I - ·1- f — - I n -= - - -- I -- I - -- T I— I I ii -- - _ I - (讀先?4讀背而之注意事項再功穹本頁) 本紙张尺度適州十國國家標率（CNS ) Λ4規格（2】0ΧΜ7公釐） 46641 9 ^ 3 8 9 8 twf . doc/Ο 〇 8 Α7 Β7 五、發明説明（吖） 模組之實體元件（instance) '每一模組所需之面積、及每 一實體元件間之連線關係，連線表的資料可供配置時之連 線的檢查。 在步驟440，由連線表找出最頂端的模組。因爲在連 線表中是以階層式（h i e r a r ch i ca 1)的方式來描述其中的模 組’並且可以用巢狀（nest)的方式描述，即在模組中尙可 包括次模組，請參考第7圖所繪示之模組之階層化架構之 示意圖’假設模組A(710)代表陣列裝置，而模組B(720) 爲模組A的次模組，例如模組B爲FIFO記憶體的資料單 元’其中包括緩衝器C(722)及閂鎖器724，則模組A爲最 頂端的模組，而在產生的圖式描述檔中將以/A/B/C的路徑 名稱（path name)來代表緩衝器C(722)。 第5圖所示爲決定配置的列數之流程圖，其目的是要 找出可以只配置在一列的次模組，其中各個步驟解釋如 下。 在步驟510，找出佔最大面積的次模組（submodule)。 在陣列裝置中是由資料單元構成的陣列式電路，而由一個 控制器控制同一級的資料單元，其中資料單元的構造較爲 單純，佔的面積較小，而控制單元較爲複雜，佔用較大的 面積，因此在此步驟找出最大面積的次模組，即是找出控 制單元之模組。 請參照第9圖，其所繪τρ:爲陣列裝置的元件的配置示 意圖。爲了便於說明，圖中只繪出兩級控制單元920Α及 920Β，以及在控制單元上下兩邊各只有兩個資料單元910。 糾衣 訂 I [ 線 •"'却先吋讀背兩之注意事^再填轉本頁」 本紙张尺度洎扣屮固國家標準（CNS ) Α4規格（210X297公釐） 4,6 6 4· 1 9 3898cwf,doc/008 A7 B7 五、發明説明（) 如圖中所示之範例之控制單元920A控制前一級資料單元， 控制單元920B則控制後一級資料單元。 如圖所示，將控制單元920A中的元件按所佔的面積， 由最大到最小從上到下配置在不同列之中，相對的，控制 單元920B的元件由最大到最小從下到上配置在不同列之 中。而一個資料單元910則可只放在一列之中。因爲控制 單元920A(920B)中的最大元件的寬度約爲放在單一列中的 資料單元910的寬度的兩倍，因此依照此種配置法，可使 控制單元與資料單元儘量接近，並且便於佈線。也因此只 要找出控制單元所佔的列數，即可計算整個陣列裝置所佔 的總列數。 以下步驟520至540之迴圈爲找出所有只佔一列的次 模組，並且將之存放在資料表中，以便在產生元件配置之 圖式描述檔之步驟使用。 在步驟520，判斷是否還有次模組，當沒有次模組時’ 則結束離開此流程。 當還有次模組時，則到步驟530，判斷該次模組可以 只配置在一列中，當該次模組需佔超過一列的配置空間 時，則回到判斷是否還有次模組之步驟520，繼續舞出其 下一層次模組。 當還有次模組且該次模組可以只配置在一列時’則將 該次模組之所有實體元件記錄在資料表中’以供後續步驟 使用，然後回到判斷是否還有次模組之步驟520 ’決定是 否已完成此流程。 12 (誚先閱讀背而之注意事項再填寫本頁)

* 一WO Γ 本紙浪尺廋追用十圃國家標準（CNS ) Μ規格（2】0X297公釐） A7 B7 466419 3898twf.d〇c/008 五、發明説明（丨i ) 在此用來存放實體元件之資料表可選用適合之資料結 構，例如可使用雜湊表（hash table)來存放資料。 經由前述之準備步驟後，即可開始產生所需之圖式描 述檔。如第6圖所示，爲產生該圖式描述檔之流程。 首先在步聚610，將座標啓始化，即將座標設定在讀 入的參數中的原點座標。產生圖式描述檔時，元件從原點 座標開始擺放。 接著在步驟612，按照原點座標將一列變數啓始化， 如前面所述以陣列裝置的左下角爲原始座標，則元件亦由 左下角開始配置，在啓始列變數時，可將列變數指向陣列 下方的第一列。 在步驟620，判斷列變數是否大於總列數，總列數是 由前面所述之過程計算出來的。當列變數大於總列數時， 表示已完成所有元件的配置，則可結束離開此流程。當列 變數不大於（即小於或等於）總列數時，則進行後續之步 驟。 在步驟622，根據所讀入之電路形態規格，找出列變 數所指的列之第一個實體元件，準備開始進行該列的元件 的配置。在步驟630至636之間的步驟即爲執行列__數所 指之一整列的實體元件的配置過程。 在步驟6i〇決定該實體元件要配置在幾個列及配置方 式，如前面所述，資料單元只配置在同一列中，而控制單 元可以由大到小放在相鄰的列上，如此可以找出陣列裝置 配置所需的最小面積。 ί I 抑农—— 訂 線 (誚先閲讀背面之注意事項再"寫本頁) 部 中 a a li .1 消 f« ii 卬 t 本紙乐尺度適用中國國家標準（CNS > Α4規格（210X297公釐） 4 6 641 9 A7 3898twf.doc/008 五、發明説明（d 在步驟632爲輸出該實體元件中的所有標準元件的配 置資料，此資料是按佈線程式可接受的格式輸出至一個圖 式描述檔之中。 處理完該實體元件後，至步驟634，判斷列變數所指 的列之中是否還有其他的實體元件，當該列沒有其他實體 元件時，則離開步驟630〜636的迴圈，到步驟640將列 變數加一，然後回到步驟620，判斷是否已完成所有元件 的配置。 當列變數所指的列之中還有其他實體元件時，則到步 驟636，找出該列中的下一個實體元件，並檢查其連線資 料，以確定連線資料正確無誤，然後回到步驟630，進行 該實體元件的配置。 經由以上所敘述之本發明之陣列裝置之自動配置方 法，可根據事先設定之陣列裝置的電路形態、連線表、及 其他參數自動產生元件配置的圖式描述檔，然後載入佈線 程式中，由佈線程式自動佈線，佈線完成之後可立即進行 RC抽取，如此可以減少人工佈線及檔案轉換的時間，縮短 開發之時程。 從以上之討論，可知本發明之陣列裝置之自動配置方 法與習知作法比較，具有下列優點： 1. 提供陣列裝置的元件的自動配置，無需以人工的方 式完作陣列裝置的配置，可節省人工作業的時間，縮短產 品開發的時程。 2. 自動產生之陣列裝置的元件配置的圖式描述檔爲佈 I - _ 如各I i I ^ [ 腺 (誚先53讀背而之注意事項"續本頁) 本紙張尺度適;彳]中國國家梯準（CNS > A4規格（210X297公楚） 466349\twfdoc/008 A7 ____— — B7 五、發明説明（丨々） 線程式可接受之格式，可由佈線程式自動佈線，並且完成 整個晶片的佈線之後，無需轉換成中界檔，即可進行Rc 抽取’可減少轉換成中界檔所花費的時間，大幅縮短開發 的時間。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明’任何熟習此技藝者，在不脫離本發明之精 神和範圍內’當可作少許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 ---------裝------17------0 (誚先閱讀背而之注意事項再續巧本頁) 本紙ί長.尺度適州中围國家標準（CNS > A4規格（210X297公釐）

Claims (1)

1. A8 B8 CS D8 Q 3898twf.doc/OOS 六、申請專利範圍 1. 一種陣列裝置之自動配置方法，包括下列步驟： 輸入該陣列裝置之參數； 決定配置之列數；以及 產生一圖式描述檔。 2. 如申請專利範圍第1項所述之陣列裝置之自動配置 方法，其中輸入該陣列裝置之參數之步驟包括下列步驟： 讀入一元件寬度資料； 讀入一電路形態規格； 讀入一連線表；以及 由該連線表找出最頂端之一模組。 3. 如申請專利範圍第2項所述之陣列裝置之自動配置 方法，其中讀入該電路形態規格之後更包括下列步驟； 記錄一原點座標； 記錄一元件長寬；以及 記錄一電路形態資料。 4. 如申請專利範圍第3項所述之陣列裝置之自動配置 方法，其中讀入該連線表之後更包括下列步驟； 記錄每一模組之連接埠； 記錄每一模組之實體元件； 記錄每一模組所需之面積；以及 記錄每一實體元件間之連線關係。 5. 如申請專利範圍第4項所述之陣列裝置之自動配置 方法，其中決定配置的列數之步驟包括下列步驟： 找出佔最大面積之一次模組； 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） (請先ET讀背面之注意事項再填寫本頁) 裝 411 經濟部中央樣準局貝工消費合作杜印裝 8 8 8 8 ABCD 46641 9 3898twf .doc/〇〇8 六、申請專利範圍 判斷是否速有次ί吳組’當沒有次模組時，則結束離開； 當還有次模組時，則判斷該次模組是否只佔一列，當 該次模組超過·.列時，則回到判斷是否還有次模組之步 驟；以及 當還有次模組且該次模組只佔一列時，則將該次模組 之所有實體兀件放入一資料表中，然後回到判斷是否還有 次模組之步驟。 6.如申請專利範圍第5項所述之陣列裝置之自動配置 方法，其中產生該圖式描述檔之步驟包括下列步驟： 將座標啓始化； 將一列變數啓始化； 判斷該列變數是否大於總列數，當該列變數大於總列 數時，則結束離開，當該列變數不大於總列數時，則進行 下列步驟； 找出一實體元件，該實體元件爲該列變數所指之列之 第一個； 決定該實體元件佔用之列數及放置方式； 輸出該實體元件之所有標準元件； 判斷該列變數所指之列是否有其他實體元件，_該列 變數所指之列沒有其他實體元件時，則將該列變數加一並 回到判斷該列變數是否大於總列數之步驟；以及 當該列變數所指之列還有其他實體元件時，則找出該 列變數所指之列中之_F—個實體元件，並檢查其連線資 料，然後回到決定該實體元件佔用之列數及放置方式之步 H n I I 訂— 11 線 (請先"讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印製 本紙張尺度適用中囷國家標準（CNS) Μ規格（210X2517公釐） t 6 6419 3898twf-doc/008 A8 B8 C8 D8 六、申請專利範圍 驟。 7. —種陣列裝置之自動配置方法，用以根據一電路形 態規格及一連線表產生一圖式描述檔，該自動配置方法包 括下列步驟： 根據該電路形態規格及該連線表決定該陣列裝置配置 之總列數；以及 按照該電路形態規格將該陣列裝置之中之每一標準元 件之配置資料輸出至該圖式描述檔。 8. 如申請專利範圍第7項所述之陣列裝置之自動配置 方法，其中將該些標準元件之配置資料輸出至該圖式描述 檔之步驟包括下列步驟： 將一列變數啓始化； 判斷該列變數是否大於總列數，當該列變數大於總列 數時，則結束離開，當該列變數不大於總列數時，則進行 下列步驟； 找出一實體元件，該實體元件爲該列變數所指之列之 第一個； 決定該實體元件佔用之列數及放置方式； 經濟部中央標準局貝工消費合作社印裝 (请先珣讀背面之注意事項再填寫本頁) 輸出該實體元件之所有標準元件； 判斷該列變數所指之列是否有其他實體元件，當該列 變數所指之列沒有其他實體元件時，則將該列變數加一並 回到判斷該列變數是否大於總列數之步驟；以及 當該列變數所指之列還有其他實體元件時，則找出該 列變數所指之列中之下一個實體元件，並檢查其連線資 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） a 4 466 d ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 料，然後回到決定該實體元件佔用之列數及放置方式之步 驟。 (請先閃讀背面之注意事項再填寫本頁) 裝 'IT 本紙張尺度適用中國國家標準（CNS > A4規格（210 X 297公釐）