TW462104B - Manufacturing method for integrating the copper wire and capacitor device - Google Patents

Description

五、發明說明（1) 本發明係有關於一種積體電路（integrated c i r cu i t s ; ICs )製程技術’特別是有關於一種整合銅導線 與電容元件（capacitor)之製造方法，藉由在銅墊（Cu pad)表面形成金屬之保護層的同時，形成電容元件之上電 極，而成功地整合銅導線與金屬-絕緣物-金屬（metal-insulator-metal ;MIM)形式之電容元件。 通常’多重銅金屬之後段製程所形成之頂部鋼金屬， 必須在表面形成一鋁金屬等保護層，此鋁金屬等保護層係 用來防止頂部銅金屬曝露而被氧化或腐钱，並且用來連才妾 内部電路與外部電路。在混合訊號模式（mixed_signal)或 射頻元件（radio frequency ;RF)必須形成電容元件，而 以往必須額外使用2~3道的光罩，才可形成互補式金氧 電晶體（CMOS)之ΜIΜ電容元件，製程頗為複雜。並且習知 技術因受限於製程，構成上電極的金屬層厚度僅大約1 2 埃，使得阻值過高，而影響元件之性能。 有鑑於此’本發明的目的在於提供一種 值+寓要額外异 罩’而能夠成功地整合銅導線與電容元件的製造方 + 此可簡化製程，降低成本。 & ' ’藉 再者’本發明的另-目的在於提供—種整合 電容元件的製造方法’彳自由調整構成上電極 ^層厘 度，而提高元件性能。 ’屬層厚 根據上述目的，本發明提供一種整合鋼導線鱼 一 件的製造方法’包括下列步驟：（a)提供—半/'疋 該基底表面具有當作該電容元件之下電極的曾& ’ 电蚀的弟1銅區塊、

第5頁 4621 η 4

五、發明說明（2) 當作銅墊的第2銅區塊、及第3銅區塊；（b)在上述半導體 基底表面全面性地形成一絕緣層；（c)選擇性蝕刻該絕緣 層’以形成露出該第2銅區塊的第1開口與露出該第3銅區 塊的第2開口；（d)在上述絕緣層表面全面性地^成一導電 層其填入上述第1開〇及第2開口，以及（e )選擇性银刻^ 該導電層’以在上述第2銅區塊上方定義出—銅塾保護 層’並且在上述第1銅區塊上方定義出該電容元件之上電 極〇 上述整合銅導線與電容元件之製造方法，其中第1、 2、3銅區塊係利用鑲嵌結構蝕刻步驟、頂部銅^積步驟、 化學機械研磨步驟形成。 並且’上述整合銅導線與電容元件製造方法，其中形 成上述絕緣層的方法更包括下列步驟：在上述半導體基底 全面性地形成氮化矽薄層；以及在上述氮化矽薄層表面形 成二氧化矽層。 上述整合銅導線與電容元件製造方法，其中絕緣層係 選自氮化矽薄層、氧化钽層、與富矽之氧化層構成之族 群。並且上述導電層係氮化鈦/鋁（或鋁銅合金）/氮化鈦之 複合層。再者，上述導電層的厚度介於4000〜8000埃之 間。 如上所述之整合銅導線與電容元件製造方法，其中步 驟（e)之後’更包括下列步驟：在上述導電層表面形成一 絕緣保護層；以及選擇性蝕刻上述絕緣保護層，以形成一 露出上述銅墊保護層之第3開口與一露出上述上電極之第4

第6頁 462丨 04

462104 五、發明說明（4) 圖，以說明本發明較佳實施例。 首先’請參照第丨圖，該圖顯示本發明整合銅導線與 電容元件的製程起始基底’其中符號100表示例如單晶石夕 構成之半導體基底’而半導體基底100表面形成有銅區塊 110a、110b以及110c ’上述銅區塊ll〇b用來當作電容元件 之下電極’亦即所謂的電容元件底層金屬（capacit〇r bottom metal ; CBM)，而上述銅區塊n〇c為銅墊，用以在 後續步驟連接外部電路。上述各銅區塊ll〇a、ll〇b、ll〇c 係利用傳統的鑲嵌結構（damascene structure)钱刻步 驟、頂部銅（top copper)沈積步驟、化學機械研磨步驟同 時形成的。 接著，請參照第2圖，視需要利用化學氣相沈積法形 成由氮化梦構成之緩衝層1 2 0 ’用來防止銅材料腐蝕。然 後，再形成例如由二氧化矽構成之絕緣層】3〇 ,此時亦 =用氧化组（叫5)、富以silieQn_rieh)之二氧切材料 來當作絕緣層130的材料。&著，利用化學氣相沈積法形 成例如氮化鈦（T1 N )層1 4 〇，以當作阻障材料。 其次’請參照第3圖，利用微影製程技術進行光阻

佈、烘烤、透過光罩β V 九卓150曝先、顯影等步驟，以形成光阻 f案160 ’再以光阻圖案16Q作w刻罩幕，並施行 =步驟去除未被光阻圖案16()覆蓋 =乂？出:…材料腐㈣緩衝㈣為止 利用適畜的光阻去除劑或餘刻 而形成如第4圖所示的剖面圖。 尤ί Ώ案160

五、發明說明（5) 緊接著，請參照第5圖，進行第2階段蝕刻，亦即，去 除部分氮化矽構成之緩衝層1 2 〇，以形成露出銅區塊 110a、ilOc的開口170a、170b。再選用適當的金屬標靶 (target) ’並利用物理金屬賤鑛法（SpUttering)形成紹或 銘鋼構成之金屬層180，其厚度大約介於4 〇〇〇〜8000埃之 間。後續可視需要於金屬層1 80表面再形成一層氮化鈦層 (圖未顯示）。 然後’請參照第6圖，利用微影技術製程以及蝕刻步 驟，以選擇性蝕刻上述金屬導電層1 80，在上述銅區塊 110c上方定義出一銅墊之金屬保護層180b，並且在上述銅 區塊11 Ob上方定義出電容元件之上電極18〇&。藉此，於銅 導線製程之中形成銅塾之金屬保護層的必要步驟，形成所 谓金屬-絕緣材-金屬（metal-insulator-metal ; MIM)形式 之電谷元件。其次’請參照第7圖，利用化學氣相沈積法 形成例如氧化物或玻璃材料構成之絕緣保護層丨9 〇。 接著’請參照第8圖，利用微影製程技術進行光阻塗 佈、烘烤、透過光罩150曝光、顯影等步騍，以形成光阻 圖案2 0 0 ’再以光阻圖案200作為蝕刻罩幕，並施行非等向 餘刻步驟去除未被光阻圖案2 0 0覆蓋的絕緣保護層丨9 〇，直 到形成露出電容元件之上電極180a與銅塾之金屬保護層 l8〇b的開口210a、210b為止。在此，再一次使用如第3圖 所示之光罩150。之後，去除光阻圖案2〇〇，以形成如第9 圖所示之剖面圖。 第1 0圖為根據本發明實施例形成含有銅塾與電容元件

4 6 2 1 Ο 4 五、發明說明（6) 的半導體裝置上 根據本發明 容元件包括，— 材料下電極表面 絕緣層表面，該 發明特徵與效杲 本發明的特 之下電極，並且 形成當作電容元 可達到簡化製程 再者’根據 極之金屬層的厚 容元件阻值而提 雖然本發明 限定本發明，任 神和範圍内，當 當視後附之申請 徵在於 在形成 件之上 及降低 本發明 度至例 高元件 已以較 何熟習 可作更 專利範 視圖’ & +Α~Α’剖面與第6圖互相對應。 實施例所形成可應用於混合模式場合之電 銅材料下電極；—絕緣層，形成於上述銅 ，以及含鋁材料之上電極，形成於上述 上電極與既定電路連接。 利用頂部銅金屬當作ΜIΜ電容元件 鋼塾之金屬保護層（鋁等）的同時， 電極°藉此，不需要額外的光罩， 成本的目的。 的製造方法’可自由調整構成上電 如400 0〜8〇〇〇埃之間，藉此降低電 性能。 佳實施例揭露如上，然其並非用以 此項技藝者，在不脫離本發明之精 動與浪〗飾’因此本發明之保護範圍 圍所界定者為準。

第10頁

Claims (1)

1. 4 6 21 0 4 案號 89101932 六、申請專利範圍 步驟： 種整合銅導線與電容元件的製造列 (a) 提供一半導體基底，該基底表面具有當作該電容 元件之下電極的第1銅區塊、當作銅塾的第2銅區塊、及第 3銅區塊； (b) 在上述半導體基底表面全面性地形成一絕,緣層； (c) 選擇性蝕刻該絕緣層，以形成露出該第2鋼區塊的 第1開口與露出該第3銅區塊的第2開口； (d) 在上述絕緣層表面全面性地形成一導電層，其填 入上述第1開口及第2開口；以及 (e) 選擇性蝕刻該導電層，以在上述第2銅區塊上方定 義出一銅墊保護層，並且在上述第1銅區塊上方定義出該 電容元件之上電極。 2. 如申請專利範圍第1項所述之整合銅導線與電容元 件的製造方法，其中上述第1、2、3銅區塊係利用鑲嵌結 構蝕刻步驟、頂部銅沈積步驟、化學機械研磨步驟形成。 3. 如申請專利範圍第1項所述之整合銅導線與電容元 件的製造方法，其中形成上述絕緣層的方法包括下列步 驟： 在上述半導體基底全面性地形成氮化矽薄層；以及 在上述氮化矽薄層表面形成二氧化矽層。 4.如申請專利範圍第1項所述之整合銅導線與電容元 件的製造方法，其中上述絕緣層係選自氮化矽薄層、氧化 鈕層、與富矽之氧化層構成之族群。 5.如申請專利範圍第1項所述之整合銅導線與電容元

   0503-5035TW2.pt c 第11頁 4 6 2 彳 Ο 4 ---案號 89101932 -色-----^- 六、申請專利範圍 件的製造方法，其中上述導電層係氮化鈦/鋁/氮化鈦之複 合層。 6. 如申請專利範圍第1項所述之整合銅導線與電容元 件製造方法，其中上述導電層係氮化鈦/鋁銅合金/氮化鈦 之複合層。 7. 如申請專利範圍第1項所述之整合銅導線與電容元 件製造方法，其中步驟（e)之後’更包括下列步驟： 在上述導電層表面形成一絕緣保護層；以及 選擇性餘刻上述絕緣保護層’以形成一露出上述銅墊 保護層之第3開口與一露出上述上電極之第4開口。 8. 如申請專利範圍第1項所述之整合銅導線與電容元 件製造方法，其中上述導電層的厚度介於4 000-8000埃之 間。 ' 9. 一種具有整合金屬導線與電容的混合模式元件，包 括： 一半導體基底’該基底上鑲嵌有一第1金屬區塊與一 第2金屬區塊，該第！金屬區塊用以當作電容的下電極'，而 該第2金屬區塊用以當作金屬導線的一部份； 一絕緣層’形成於該第1金屬區塊下電極表面，用以 當作電容的介電層；以及 一第3金屬區塊，形成於該絕緣層上，並與該第2金屬 區塊連接； 而使得該第3金屬區塊既用以當作電容的上電極，亦 用以當作該金屬導線的另一部份，該金屬導線與既 相連接。 462104 年 1

   i號 8mniQq〇 六、申請專利範圍 10·如申請專利範圍第9項所述之具有整合金屬導 電容的混合模式元件，其中上述第1或2金屬區塊係鋼材/、 料。 11. 如申請專利範圍第9項所述之具有整合金屬導線與 電容的混合模式元件，其中上述第3金屬區塊係含鋁材、 料。 12. 如申請專利範圍第9項所述之具有整合金屬導線與 電容的混合模式元件，其中該絕緣層係氮化矽層。 13. 如申請專利範圍第9項所述之具有整合金屬導線與 電容的混合模式元件，其中該絕緣層係二氧化矽層。 14. 如申請專利範圍第13項所述之具有整合金屬導線 與電容的混合模式元件，其中更包括一形成於二氧化矽層 底部的氮化矽層’以當作該第1金屬區塊之保護層。 15_如申請專利範圍第n項所述之具有整合金屬導線 與電容的混合模式元件，其中上述第3金屬區塊係由氮化 鈦/鋁/氮化鈦材料構成。 16.如申請專利範圍第丨丨項所述之具有整合金屬導線 與電容的混合模式元件，其中上述第3金屬區塊係由氮化 鈦/鋁銅/氮化鈦材料構成。 17·如申請專利範圍第9項所述之具有整合金屬導線與 電容的混合模式元件’其中上述第3金屬區塊用以當作上 電極的厚度介於4 00〇~60〇〇埃之間。

   0503-5035TWF2.pt 第13頁