TW461084B - Production method for a stack-capacitor - Google Patents

Description

4 6 1 08 4 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（< ) 本發明傜關於一種堆疊電容器及其製造方法。 雖然本發明可應用於任意之堆蠱電容器，但本發明及 其所要解決之問題是參考一種堆昼電容器來説明，其是 應用在一種半導體記憶元件（例如，DRAM,動態^寫 讀記億體）中。 積體電路（Ϊ C s )或晶片使用電容器柬儲存電荷。I C的 一種例子（其使用電容器來儲存電荷）是記億體1C。例如 ，随極存取動態式寫-/讀記憶體（DRAM)用晶片。電容 器中之電荷狀態（"(T或” 1”）因此是表示一種資料位元。 D R AM晶片包含一種矩陣式記億體單胞，其是建接成列 和行之形式。列之連接通常是以字線來表示而行之連接 是以位元線來表示。由記億體單胞讀出資料或使資料寫 入記億體單胞中是藉由適當字線和位元線之驅動來逹成。 DRAM記憶體單胞通常包含一値與電容器相連接之選擇 電晶體，此電晶體包含二個擴散區，此二摘擴散區是以 一個通道來隔開，在通道上方配置一値閘極。依據電流 流動之方向，其中一艏擴散區稱為汲極而另一値則稱為 源極。此處就擴散區而言此二個名稱"汲極M和”源極”可 互柑替換地使用。閘極是與字線相連接，擴散區中之一 是輿位元線相連接。另一擴散區是與電容器相連接。施 加一種適當之電壓至閛極可使選擇電晶體導通。使電流 經由通道而在擴散區之間流動，以便在電容器和位元線 之間形成一種連接β選擇電晶體關閉時可使此種連接斷 開，流經通道之電流即被中斷。 (請先閱讀背面之注意事項再填寫本頁) 袈· 訂 本紙張足度適用中國國家標準（CNS ) Α4規格（2Ι0Χ 297公釐） 五、發明説明（ A7 B7 會準湏 而位必 流之器 電定容 漏確電 之未體 在種億 存一記 本少此 原減 . 於已前 由〗何之 :何電.丨. 電此 之在1 中。ho 器失㈠ 容消hi 電漸U 在逐限 存間臨 儲時於 箸低 值 7Π之 憶 值 記性 於恃 _--1.\ 4;. y! 努 較 地和 續度 0 持密 新 大 了 為 C 積 而 隨 更 較 種 ΙΓ if 設 要 需 SI: 時 \ p/!一 縮 之 胞 β鸟 售 憶 己 -in 之 小 -乂 β nu 域 區 面 表 之 \ 較 有 具 其 胞 單 體 億 己 -1π 造 通太 這容 II 5-^ϋτ 容之 雷器 之容 小電 較體 成億 造記 會 。 C 常 償 件通補 部低來 之降造 小之構 較猜之 積面器 mi本容 本基 電 基器由 要容藉 需電須 則 常 是大 別之 特容 c 電 罌和 影 Θ疋 之率 良頻 不新 有更 性之 用胞 可 g早 和體 能億 功記 之和 牛 一墦 —4— ΗΊ 元振 憶之 記號 。 對信關 會 出有 用線 係字 其示 ..表 解WI 圖 ' 之線 圖 元 路位 電示 效表 等 B 之處 用此 器 。 容 中 電 件 盤元 堆億 是記 圖體 丨 运^ ί - i「 第 半 晶 電 澤 選 示 表。 j 器 、 容 分 β 電 • 示 S表 D Κ Μ 體極 晶 0 Ε l^ui. 擇極 選源 種 ， 極 示汲 表之 A A 體 (請先閱讀背面之注意事項再填寫本頁 .裝· 訂 線 經濟部智慧財產局員x消費合竹Ti. 容式 電渠 式溝 .渠 : 溝淮f ...標 器，,ζ 容同 電共 式是 面器 '平 容 : 電 式'd 方 商 種 Ψ 一一 --有器 器容 容電 電黌 體堆 樯i[i 器

:,vt u^ 容 10 .4J 0 is電 1 萬 時 積 " 本 ;i 之 同 ^ #C 器容 容電 電 之 譽 大 堆還 及 # 器ffi 若 容 電1 # 11} 器 " - - Η 0 嘉... .41 " 4 6 1 08 4 A7 經濟部智慧財產局員工消費合作社印製 _ B7_五、發明説明（$ ) 。此種三維空間結構之構造通常需要額外之製造費用。 在溝渠式電容器中須利用下述事篑：一種很深地蝕刻 至基本材料中之溝渠之壁面較其基本面稹大很多。 吾人須待別地區分一些具有多晶砂板之溝渠式電容器 以及一些具有埋入板之溝渠式電容器^ 堆壘電容器在原理上是由多値上下重蜃而配置之平面 式電容器所構成，各平面式電容器之電極是並聯的。堆 盤電容器例如已知有一種皇冠式堆璺電容器以及一種粗 矽（S i )堆簦電容器。 溝渠式-及堆盤電容器之細節例如描述在Widmann, Mader, Friedrich, Technologie , hochintegrierter Schaltungen, second edition, Berlin, 1996,第 273 ，及2 9 2 , 2 9 3頁中。 在此種一般性之溝渠式-或堆曼電容器中，電容器基 本面積之縮小通常只_由徹影術較高之側向（1 a t e r a 1) 解析度來達成。溝渠之深度或堆昼之邊長是由溝渠蝕刻 技術所限制。 第4画是習知堆叠電容器之圖解，其是用在半導體記 億元件中。 在第4圖中，P1-P4表示多晶矽層5 10是矽-半導體基 體，2 0是η + -盆形區，1 5 0是閘極結構，4 0 0是氧化層， 450是 0Ν0層（0N0= Oxid/ Nitnd/ Oxid)。 第4圖中顯示一種所謂_狀單胞，其恃別是可用在16-M B - I] R A Μ中。任意多之多晶矽層P卜P 4可互相以層之方式 ^^1· ^^^1 m· n 1 I ml 11 ^i (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2⑴X297公釐） A 7 B" 五、發明説明（4 ) 而形成。為了製造此種具有具有2 ϋ層之電容器，則需要 2 η 1値光平而及__種具有η - 1値犧牲層之製程e此種製 稃因此是很昂貴的。 本發明之冃的是提供·種堆橇電容器及其製法，其中 較大雷容偵以簡易技藝和方式積體化於較小之砂基本面 積上是可能的，其不需很高之技術程序上之費用。 依據本發明，卜：述目的是藉由申請專利範圍第]項中 之擀#電容器戎申請專利範圍第7項中之製造方法來達 成。 本發明之堆#電容器或製造方法相對於習知之解決方 式具有以F優點：對任意數目之層而言本發明R需二艏 微影術步驟，即.分別只需…個步驟以形成此堆#之左 邊縛和右邊緣。所有隔離區和終端都是自動校準的e既 f需深的溝渠tli f需淺（u n d e r )蝕刻過程。可使用-些 不需區分之標準的單一步驟。電容器堆·之最小邊長大 约是多晶矽層之層厚度之5倍f此外‘不需整平過程c· 由L述方式可得出：本製程之費用較其它-般之方法 中者是較低的β更確切地說：ΐ要是當電容量銷電容器 培本面櫝之卜h m ! i 〇 i倌必須較士畤吏具有優點„光蓽 / ft準是不軍要的：電容器π丨縮+或酊校_ . 本發明整浦上設1 ·神莉製稈_序N岐與此柑關 吊庠牛：，::：·塯#電苕器之沁椟，]。l·. Μ ! .H l·丨！ v ;肜狀。 ί.矜丨』Π冰仏嫔’.冴 荦；ί:ί々南：4 ;，!.增齊堪容Ρ ΐ 卞::尋；；ΐ ~丨丨Ί然ii池U結Ρ仏，/i.結橘il.於 X層，:電 '： " (請先閲讀背面之注意事項再填寫本頁) ----------------^-------------線---- 經濟部智慧財產局員工消費合作社印製 國家標也 ΜΛ、._ Λ4β 格：y 义公免： 461084 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明（r ) 性终端須以自動校準方式産生。就製程技術而言，可利 用以下事實：η-摻雜之矽可以Κ0Η或臛鹼（Cho i in)選擇 性地對P -摻雑之矽而被蝕刻。藉此以及藉由層序列中交 替存在之摻雜區，則不需額外之微影術步驟即可將各多 晶矽層交替地與電容器左終端及右終端相連接。為了在 這些終端區域中産生一種隔離作用，朗須使用一種習知 之間隔層（spacer)製程。本發明之電容器的平面式構造 以及其電性終端之定位是可以多方面之方式來搆成的。 在申請專利範圍各附屬項中敘述此種在申請專利範圍 第〗項中之堆簦電容器或申請專利範圍第7項中之製造 方法之有利之方式及改良。 依據較佳之實施形式，第一導電層對第二側之隔離作 用是由此種以第二間隔層（spacer·)來形成之二極體結構 所達成。於擊穿電壓處操作時須注意此種在截止（〇 f f ) 方向中操作之多晶矽二極體。 依據其它較佳之形式，在堆蠱之一御和另一側上交替 地配置之每二値相鄰之隔離層須藉由隔離橋而互相連接 ，使第一導電層和第二導電層之間形成一種建續之隔離 作用。此種結構對所選取之電容器電壓之極性是不敏ϋ 的。 依據其它較佳之形式，此半導體基髏具有一種矽基體 S各隔離層及隔離橋是由二氧化矽或二氣化矽/氮化矽 /二氣化矽所構成。 依據其它較佳之形式，第一導電型式之第一導電層是 -7 - (請先閲讀背面之注意事項再填寫本頁) -β 本紙張尺度適用中國國家標準（CNS ) Α4規格（2!ΟΧ297公釐） 五、發明説明（匕 構 結 被 池 ,z,f 性 擇 選 砂 晶 層 矽 晶 多 之 雜 Λ7 B7 是 層 電 導 二 第 之 式 y'-开τ 電 導 二 第 a 積 沈 地 易 輕 而 術 技 準 由 0 可 層 這 0 晶 電 擇 選 屬 。 'fn: MJ/ ip 是 晶 區 電 形擇 盆選 - 牵 式合 形耦 铯地 實易 之簡 诖！F 較JS 它 ο 其區 _ 棂 ¾® 發 C」1·製 2 第容 Η 等 4 解 本 中第來第箸電第之 第圖 書 明 接譽η之 簡 施器施之 各:賁容實圖 ΜΠ 在 Τ . 電 Γ 丨 示如第#第第 顯明法堆法之 例説方之方式 施單本明本形 實簡 發 施 之 式圖 本圖 甯 明圖 f 造--1, ΠΜν ΒΜ^ 說 之 F 驟 以 步 在 要 述 -于 詳 各 Η 之 中 式 式 形 是 其 是堆 其之 3J ? 驟發 步本 要造 '子 製 各便 之以 式驟 形步 具 所 器 容 電 # 堆 之 中 件 元 憶 記 曲s a&r 導 半解半 rf圖在 用 之 用 應 路應 ο ίΙρϋΤ 器111效围 導 器 容 霍 0 習 丄'V "5" 件 一兀 憶 一;,.. 表 M5 --" '•.ν 画 =--ί. 相 能 或 之 請先閲讀背面之注意事項再填寫本頁) 裝.

、1T 腺 件 經濟部智慧財產局g;工消費合作社印.製 ". 赛 掛 明 ® K. 使 . 器 第 客ffll 1/ ΟΜ. 是 f·器 '''0 J y. v..\ ... im在 方

JiH 撺 由 " 家 •路.. A7 4 6 108 4 B7 五、發明説明（7 ) 電晶體之汲極區），3D是ΟΝΟ-隔離層，5Qa-d是氧化物隔 離層，4 0 a , b , c是第一導電性p + -多晶砂層，6 0 a , b是第 (請先閲讀背面之注意事項再填寫本頁) 二導電性之-多晶砂層。 半導體基體10通常已為人所了解且不只表示巨大之基 體，且亦表示一種設置於其中之相對瞜之盆形區。 如第1A和1B圖所示，藉由習知之技術（例如，CO -沈 積法）以堆#之形式首先沈積〇 N 0 -隔離層3 0且其上交替 地沈積P+ -多晶砂層4Ga至40c以及n+ -多晶矽層60A， C0B,介於其中間的是氧化層50A, 50B, 50C, 50D。 依據第1C圖，然後形成第一光罩65以便界定此種由多 晶矽層和氣化層所構成之堆驀之右側，在光罩6 5結構化 之後對第〗C圖中所示之堆璺右侧進行蝕刻，其中0 N 0 -層 30之氮化物用作蝕刻停止劑。堆璺之右倒因此是.在P -半 導體基體ΐϋ上方β . 如第1 D圖所示，然後以Κ 0 Η或臛齡對各層6 G a , 6 0 b之η + -摻雜之多晶矽進行選擇性蝕刻，以便使η+ -多晶矽層 GOa,60b相對於相鄰之ρ+ -多晶砂層40a, 40b, 40c産生 一種各别之次（u n d e r )钱刻現象。 經濟部智慧財產局員工消費合作社印製 然後，如第1 E圖所示，以保形（c ο n f 〇 r ίΐ)方式（即，以 相對應之邊緣覆蓋方式）沈積一種氧化層70。此氧化層70 之層厚度至少是η + -多晶矽層之層厚度之一半，使n+ - 之凹入蝕刻完全以氣化物镇滿。 以等向性（i s ο r 〇 p i c )方式對氣化層7 G進行蝕刻_，以便 在第1F_中之堆蠱右側上形成一些隔離橋70。這些隔離 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印絜 A7 B7 _ 五、發明説明（/ ) 橋之作用是使第二導雷性η -多晶砂層（UU . 6 0 b之連饋 之隔離區往右倒肜成-然後去除此堆《右Μ上之ΠΝ CI -層 3丨）.以使使半導體基體Ui之表面裸露。 然後·如第1 f;圖所示.在鮝商上沈猜種l· '-多晶砂 層8 tm.進行非等向性（a 11 ί s ot r ο μ i c )蝕刻。以便依據第 Η丨圖以自動校準方式形成右邊之側壁間隔層3，這樣可 使第'•導電性γ -多晶矽層4 II a , Ί 0 h , 4 0 c與半導體基 體ί η之表而相連接.以便形成電容器第—终端，其通常 位於接地電位。 如第11圖所示.在這樣所産生之堆疊上利用側壁間隔 層〃)首先沈積一種氮化層9 (I 然後在其h沈穑第二光阻 層](1 (ί ,其以徹影術而被结構化。然後進行·種蝕刻步 驟.其中首先對氨化物進行。其上在去除第二光阴層 之後對椎《之左側h之氣化物..η 多晶砂以及Ρ '-多 品矽迤行蝕刻苜至下方方（U 0 -層3 ί!為|_h，以便界定此堆 臀之/r側N 0 -層3〖1之m化層因此又用作蝕刻停出層。 然後：如第U圖所示、以K 0 Η或_鹼進行一種新的蝕 却丨1稈.以便使I! ‘ -多品的層M a , f_i [I b相對於相鄰之 茗品矽層]丨^ .]〖丨丨1 :.丨丨；r而産牛..榑欠；.u i! (U r )触刻 叫象.- 然後 如第！ k丨国所ΐ 所産生，2結權！ _方W保形方 式沈稍_種£化1 ;吕迤ri邛苦向件 > 牲_ ( \Ψ ff ί.φ fei： - !' 名 ru ㊉ _ :、： ：： ! ;： ί： ,> ，丫 郝.i. !卜：；;1: 牡帥朝 伶Π層邊触刻停？丨橋Η ---------g------、1T------^ (請先Μ讀背S之注意事項再填寫本頁) 4 6 1 08 4 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明（9 ) 如第1L圖所示，然後對各層41) a, 4 0b, 4 0c之p+ -多 晶矽進行蝕刻t以便使P+ -多晶矽層40a, 40b, 4 0c相 對於相鄰之W -多晶矽層60a, 60b而産生一種欠（under) 蝕刻現象。氮化物橋1 1 〇因此可防止η + -多晶砂層6 0 a , « 0 b受到蝕刻侵蝕。 然後進行一種氮化物-蝕刻，以便去除〇 Μ 〇 -層3 0之氪 化物及氨化物橋1 ί 0，其中氮化層9 0只會被薄化。然後 進行一種氣化物蝕刻過程，這樣可産生第1Κ圖中所示之 結構。於是可去除此堆磚左側上Ο Ν 0 -層3 0以便使η + -盆 形區2Q之表面裸露β 現在參考第1Μ圖，然後以保形方式（即，以相對應之 邊緣覆蓋方式）沈積一層氧化層12G。如第ίΕ圖中之氣化 層7 D所示，亦以等向性方式對氣化層1 2 Q進行蝕刻，以 便在第U圃中之堆疊之左側上形成一些隔離橋12(U這 柴隔離橋可使第一導電性P H -多晶矽層4 0 a , 4 0 b , 4 0 c 之連績之隔離區向左側形成。 如第]0圖所示，然後在整面上沈積一種η + -多晶矽層 1 3 ϋ ft以自動校準方式進行非等向性之蝕刻，以便依據 第1 η圖形成左方之側壁間隔層13 〇,其可使第二導電性 之η+ -多晶矽層60a, 8Gb與η+ -盆形區20之表而相連接 ，以便形成電容器第二終端，其可藉由閘極結構150之 控制而與電源電位相連接。 製造本發明之溝渠式電容器所用之方法之上述第一實 施形式基本上至此已結束。 -1 1 - ----------..-------.訂------@ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準（CNS > Α4規格（2丨ΟΧ297公釐）

AT 五、發明説明（W ) 第2 [ Γ I國是製造本發明溝渠式電容器所用方法之第二 實_形式之各主要步驟.其是緊接於第一實施形式之第 ;丨]岡之t驟之後：彳#別是弧X狀切而形式之電容器，須 選取這些切而形式.使電容器终端位於此堆疊之左方和

}- V 4"! ^ } 〇 在第2 I Γ圖屮除了 |::述之各袞考符號之外，]彳0表示 1弓·倾氣化層Λ依據第2 4圖，在第一黄施形式中不像第 實施形式之第i ί圖·樣施加-榫氮化層：而是施加另 …層氣化層1 4 fl。 堆#因此是Μ由氧化物（而不是賴由氮化物）來覆蓋e 利用第_:光阳遮罩]n (i來對此堆疊之友側進行結構化， 其中ο N 〇 -層；1 π之氮化物用作轴刻停π _.層^ 在去除（m> -層η !!之後須沈椅一楝η'-摻雜之多晶砂層 i ;u!(第；::β圖u Μ由此層之非等向性回蝕刻而在此堆疊 之齐個丨丨.庠生·挿山多晶砂所構成之間隔層.其使電容 器連接辛扱栎區2()。 莩棟稈度之複雜忡育存此稗第' 奮狍形式屮産生以下 事奮：第-導電層彳（u , 4 n b:」丨m /r側之隔離作用是 Μ由牝掉以第 間隔層i :； η所形喃.極_結構來達成 ^ m m ,> 部识丙ft是库生.π這鸣由積操仵栌截屮 A向屮 > 落品矽 極體所構成2層之間，這樣在控制此 辑橾作屮上t氍锘容器時# fr呆择程度，2限制„

墙K’：[.贫Π!: ¥的崔丨A據iti 1+ >曹來描述 丨Η. K ^if· J ίΐ· η· |ϊί： iii： ；：f- I·； fi # ； jri^ ii I® |：ίί τ·： /-!. $ -tfo r<l),

.f.q張‘阐國家標聲I ; 44规栴..'w: 37公蝥I (請先間讀背面之注意事項再填寫本頁 裝

A ......I I 經濟部智慧財產笱員工岣費合作社，£製 4 6 1 08 4 A7 B7五、發明説明（〇 ) 難堆#之各層之間若不用氣化物隔離區，則例如可使 用氣化物-氮化物-氣化物-隔離區，這樣可形成較佳之 隔離特性及較高之介電常數。然後必須相對瞜地進行上 述之蝕刻過程，以便確保一種可靠之'独刻停止作用。 所有材料只是舉例式地選取且當然可由適當恃性之相 對應之材料來取代。 最後，本發明之堆盤電容器之瞧用可能性是多方面的 而不限於半導體記億體0 此概念”基體”之應用在本説明書中並不限於晶圓基體 ，而是可包括磊晶（Epitaxy)基體，盆形基體等等。 雖然難堆疊之第一制上所設置之第一間隔層（其形成 電容器第一终端）最奸是與半導體基體和第一導電層相 連接在堆#之第二側上所設置之第二間隔層（其形成 電容器第二终端）最好是與盆形區和第二導電層相連接 ,怛本發明並不限於此，其它各別之终端區（用來取代 半導體基體和盆形區）可被製成以達成上述目的。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -1 ；i - 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） A 7 B7 五、發明説明（^ ) N號之説明 ΗΓ .....半導體基體 .....盆形區 'Λ 〇 , 1； U Γι . ； Π |ί , ；Ί Ο I1 , ：] Π f].....隔離 ΕΙ ί Ο a ? 4 Ο b , 4 Ο c......第一導電層 «5 1' a . Π li h..........第二導電層 ......隔離橋 s η . ; :ι ϋ ..間隔層 ΗΠ.Ι ......光阳層 i 1 〇 ....蝕刻停lh層 ί Η 〗4 u.....氣化層 I i裝 i 線 (請先鬩讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

Claims (1)

1. 4 6 10 8 4 A8 B8 C8 __ D8 六、申請專利範圍 第881108 07號「堆疊電容器之製造方法」專利案 (90年7月修正） 六申請專利範圍： 1. 一種堆疊電容器之製造方法，其特別是應用在半導體記 憶元件中，此種方法之特徵爲以下各步驟： 提供第一導電型式（P + )之半導體基體（10)及一種存在 於基體（10)中之第二導電型式（n + )之盆形區（20); 交替地以第一導電型式（P + )之第一導電層（40a,40b，40c) 以及第二導電型式（n + )之第二導電層（60a，60b)(此二導 電層之間設置各別之隔離層（30: 50a，50b，50c，50d)) 而在上述半導體基體（10)上形成一種堆疊； 在此堆疊之第一邊緣區域上選擇性地對第二導電層 (60a，6 0b)進行蝕刻，使這些層相對應於第一導電層 (40a，40b，40c)而言成爲欠（under)蝕刻狀態； 須在上述之欠（under)蝕刻區域中形成一些隔離橋 (70)，使第二導電層（60a，60b)之連續之隔離區向著第 一邊緣區域而形成： 在堆疊之第一邊緣區域上形成一種由導電性材料所 構成之第一間隔層（80)，其是與半導體基體（10)及第一 導電層（40a，40b，40c)相連接； 在堆疊之第二邊緣區域上形成一種由導電性材料所 構成之第二間隔層（130)，其是與盆形區（20)及第二導電 層（60a，60b)相連接。 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） "訂---------綠、 (請先Μ讀背面之注意事項存填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 1 08 4 AS B8 C8 D8 六、申請專利範圍 2. 如申請專利範圍第1項之方法，其中在形成間隔層（1 30) 之前須進行以下各步驟： 在堆疊之第二邊緣區域上選擇性地對第二導電層 (60a，60b)進行蝕刻，使這些層相對於第一導電層（4〇a， 40b，40c)而言是欠蝕刻的： 在欠（under)蝕刻區域中形成一種蝕刻停止層（11 〇) ' 在堆疊之第二邊緣區域上對第—導電層（4〇a，4 Ob’40c) 進行蝕刻，使這些層相對於第二導電層（6〇a，60b)而言 是欠蝕刻的： 去除上述之蝕刻停止層（no); 須在上述之欠（under)蝕刻區域中形成一些隔離橋 (70)，使第一導電層（4〇a ’ 40b，40c)之連續之隔離區向 著第二邊緣區域而形成。 3. 如申請專利範圍第1或第2項之方法’其中第一導電 型式（p + )之第一導電層（4〇a ’ 40b，40c)是由p +摻雜之多 晶矽層所構成且第二導電型式（n + )之第二導電層（60a ’ 60b)是由n +摻雜之多晶矽層所構成。 4. 如申請專利範圍第3項之方法，其中選擇性蝕刻是以 KOH或膽驗來進行’只須對n +摻雜之多晶矽層進行鈾 刻。 5. 如申請專利範圍第1或第2項之方法，其中只須進行二 個微影術步驟，即，第一步驟用來形成此堆疊之第一 邊緣區域且第二步驟用來形成此堆疊之第二邊緣區 域。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) itf先閱讀背面之沒意事項再填寫本頁) 展 訂---------.^. 經濟部智慧財彦局員工消費合作社印*''Λ 461084 頜 C8 D8 六、申請專利範圍 6. 如申請專利範圍第1或第2項之方法，其中第一間隔層 (80)是藉由第一導電型式（P + )之多晶矽之沈積以及隨後 進行自動校準之非等向性蝕刻而形成。 7. 如申請專利範圍第1或第2項之方法，其中第二間隔層 (130)是藉由第二導電型式（n + )之多晶矽之沈積以及隨後 進行非等向性之蝕刻而形成。 8. 如申請專利範圍第1或第2項之方法，其中使用矽-基 體作爲半導體基體（10)且隔離層（30; 50a，50c，50d)以 及隔離橋（70)是由二氧化矽或二氧化矽/氮化矽/二氧 化矽所構成。 9. 如申請專利範圍第1或第2項之方法，其中第一導電型 式（P + )之第一導電層（4〇a，40b，40c)是由p +摻雜之多晶 矽層所構成且第二導電型式（n + )之第二導電層（60a，60b) 是由n+摻雜之多晶矽層所構成。 10. 如申請專利範圍第3項之方法，其中第一導電型式（p + ) 之第一導電層（40a ’ 40b，40c)是由p +摻雜之多晶矽層 所構成且第二導電型式U + )之第二導電層（6〇a，60b)是 由n +摻雜之多晶矽層所構成。 ^--------訂---------辞 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 適 一度 尺 i張 U 釐 I公 97 2 X 10 2 /1 格 4 )A -s) N (c 一準 i標