TW455882B - Integrated circuit - Google Patents

Description

經濟部中央標準局貝工消费合作社印製 8翅37 月曰以」·^ 補充| 二 五、發明説明（1 ) 本發明係有關於如申請專利範圍第1項之特徵部分所描述 的一積體電路。 美國專利案5,253; 137號係揭露具一電流感測放大器的記 憶體。該電流感測放大器可從一對互補位元線而調整拉曳 電流，所以在位元線之間的電位差會保持固定零。該電流 差是用來產生一記憶體輸出信號。藉著在位元線將電位差 保持固定，用以充電與等化位元線所需的延遲便可避免。 根據美國專利案5,253,137號的記憶體具有兩電源供應連 接。該等感測放大器的輸入係經由相對的一些位元線而連 接至第一電源供應連接。該感測放大器係包含兩電流分枝 。該感測放大器的每一輸入係經由它本自的電流分枝而連 接至第二電源供應連接。每個電流分枝是在位元線與第二 電源供應連接之間連續包含一 PMOS輸入電晶體與一 PMOS 負載電晶體的源極/汲極通道。每個樹枝的輸入電晶體閘即 係跨轉合在另一電流分枝的輸入電晶體汲極。該負載電晶 體的該等閘極係耦合至第二電源供應連接。 操作上，該感測放大器可等化從感測放大器輸入至第二 電源供應連接的電壓降，以形成兩枝的一共節點。在相同 電流分枝的輸入電晶體與負載電晶體的閘極/源極電壓貫質 會相等，因為他們拉曳相同的電流。跨耦可確保跨在每個 電流分枝的電壓降是來自每個分枝的一電晶體的閘源極電 壓降總和。 此電路具有工作所需至少兩閘極/源極臨界電壓的一電源 供應電壓的缺點。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n u tl 1 n ! I I I I I I I I . T I—..... ...... (諳先閱讀背面之注意事項再填寫本頁) A7 B7 補充 五、發明説明（2 ) 本發明的一目的是要提供具一記憶體與一電流感測放大 器之積體電路，其操作可降到較低的供應電壓。 根據本發明的積體電路是在如申請專利範圍第1項的内容 描述。在感測放大器，該等負載電晶體的閘極/源極電壓降 是以相反於該等輸入電晶體閘源電壓降的方向插入。因此 ，從感測放大器的輸入到負載電晶體共節點的電壓降是一 輸入電晶體與一負載電晶體的閘-源極電壓降差，以取代先 前技藝的加總。如先前技藝，該跨韓合可確保從感測放大 器的輸入到共點的電壓降能夠相等。但是因為在輸入與共 節點之間的這些電壓降小於先前技藝，一較低的供應電壓 便足夠。 通常，一記憶體單元的互補輸出將耦合至相對的一些記 憶體位元線；一整欄的記憶體單元能以此方式連接至該等 位元線，決定記憶體單元的記憶體選擇信號將能影響流經 位元線的電流。然而，您亦可使用具單端輸出的一記憶體 單元。在此情況，該等其中一位元線係耦合至記憶體單元 ，而且另一位元線可連接至一參考電流源（虚擬單元）。 經濟部中央標準局貝工消費合作社印製 在根據本發明積體電路的一具體實施例中，輸入電晶體 與負載電晶體皆是相同的導電類型。因此，負載電晶體與 輸入電晶體的閘-源極電壓降便能容易藉由通過這些電晶體 相同的電成而造成相等。 在根據本發明積體電路的另一具體實施例中，該共節點 係經由一共電流源而連接至當作位元線的相同電源供應連 接。因此，流經一負載電晶體的電流改變將強制流經另一 -5- 本纸張尺度適用中國國家標準（CNS )八4说格（2!0·〆297公釐） A7 B7 呈〇&修止 補充 五、發明説明（3 ) 負載的電流相對變化。 在另一具體實施例中，該等輸入電晶體的汲極係分別經 由第一及第二電流源而連接至一第二電源供應連接。因此 ，流經該等輸入電晶體汲極的電流變化可強制相對改變没 極相連接的負載電晶體之通道電流。這將使在該等輸入與 彼此更接近的共節點之間產生電壓降。理想上，第一及第 二電流源是可切換，所以如果從記憶體讀取是無效，他們 便會切斷。更明確地，第一及第二電流源的每一個係包含 一開關 '用以將在在輸入電晶體波極上的電位扭免至位元 線相連接的電源供應之電位。此可更迅速切換感測放大器 及避免浮動的節點。 根據本發明積體電路的這些及其他有利的觀點將會以下 列圖式描述。 圖1係顯示具一感測放大器之記憶體。 圖2係顯示一感測放大器之具體實施例。 圖3係顯示一輸出緩衝器。 圖1係顯示具一感測放大器之記憶體。該記憶體包含所顯 示一記憶體單元1 〇之記憶體單元。該等記憶體單元1 〇是以 欄組織，而且在一欄的單元1 〇係連接至一對位元線11 a, b。 該等位元線11 a, b係連接至一感測放大器1 2。 圖1只描述用於本發明操作的感測放大器之觀點。該感測 放大器12係包含一第一及第二PMOS輸入電晶體14a，b，每 個電晶體具連接至該等相對一位元線1 la，b的一源極。每個 PMOS輸入電晶體1 4 a，b的汲極係耦合至另一PMOS輸入電 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------------扣衣------ΪΤ------ii (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局貝工消費合作社印製

Q7』修丄L r f * * ϋ χ 補无 A7 ___B7____ 五、發明説明（4 ) 晶體14a, b的閘極。第一及第二輸入電晶體14a，b的汲極係 分別經由一第一及第二PMOS負載電晶體16a，b的通道而耦 合至一共節點1 8。 操作上，該記憶體單元1 〇可在感測過程中傳導性地連接 至位元線1 la，b，而且從多於從其她的位元線的一位元線 11 a, b的這些位元線11 a，b而開始拉曳電流，其係決定在記 憶體單元1 0的狀態。 該感測放大器1 2可在位元線11 a，b的電位之間將電位差調 整為零。在位元線Π a，b之間的電位差是第一輸入電晶體 14a的源閘極電壓、第二負載電晶體16b的閘-源極電壓、第 -一負載電晶體1 6 a的源-閘極電壓、與第二輸入電晶體14b的 閘-源極電壓的連續加總： V(ll a-1 lb)=-Vgs( 14a)+Vgs(16b)-Vgs(l 6a)+Vgs(14b) 此電位差已相當固定，由於電晶體的高跨導g(在通道電 流變化與閘源極電壓變化之間的化率）：由於記憶體單元， Vgs的變化是小於電流變化的一因素丨/ g。 此外，在輸入電晶體14a，b的閘極與汲極之間的跨耦係表 示當記憶體單元1 0拉至一輸入電晶體14a，b的源極電位，以 致流經輸入電晶體14a, b通道的電流上升，連接至該通道的 負載電晶體16a3 b可使另一輸入電晶體14a，b的閘極電位上 升，所以另一輸入電晶體的源極電位也會上升。因此，在 位元線之間的電位差便可抵消。因為跨耦可形成一迴路， 此抵消可受到回授效果而提高。 理想上’當由記憶體單元1 0所造成電流變化提高到相等 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） . . 訂 線 (銪先閲讀背面之注意事項再填寫本頁) 物7日雜 充 -^一 [_ 五、發明説明（5 ’但是相對t 載 A7 B7 極電位便會在輸入電晶體l4a，b與負 電晶體16a，b改變，這些電晶體通道是相連接： dVgS(14a)=-dVgs(16a)and dVgs( 14b)=-dVgs( 16b) 在位元線11 a, b之間的電位差可完全受到抑制。 注意’在感測放大器1 2的閘-源極電壓降方向是重要的。 該感測放大器1 2的所有節點皆經由閘源極轉變而連接至其 他的節點。沒有這些的兩轉變是以相同方向與—閉_源極電 壓降串聯。結果，在感測放大器1 2中沒有任何節點的電位 超過在感測放大器1 2任何其他節點的一閘源極電签。 結果，該感測放大器1 0將會以降到一非常低的供應電恩 操作。而且’該等輸入電晶體14a，b與負載電晶體丨6a，^的 閘極回授偏壓將會非常吻合，所以跨在輸入電晶體14a，b與 負载電晶體16a，b的源閘極電壓降將會在相等通道電流上彼 此非常接近吻合。 您可使用NMOS負載電晶體，而不使用PMOS負載電晶體 16a，b，該NMOS負載電晶體的閘極與汲極是相耦合而成共 節點1 8。然而，當您想要確保由記憶體所造成的電流變化 形成相同的閘-源極電壓，但在負載電晶體16a，b與輸入電 晶體14a，b形成相對變化之時，此便需要更複雜的電晶體。 圖2係顯示一感測故大器1 2之具體實施例。除了在圖1所 示的元件之外，圖2係顯示一第一及第二電源供應連接vdd 、Vss。該等位元線1 la，b係分別經由負載26a, b而連接至第 —電源供應連接Vdd。 除在圖1所示的元件之外，該感測放大器I 2係包含一第 8 - 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -----------裝------訂------線 (请先閱讀背面之注意事項再填寫本莨) 經濟部中央標準局負工消費合作社印策 經濟部中央標準局貝工消费合作社印製 補充 A7 ——.I B7 五、發明説明（6 ) —及第二NMOS電流源電晶體22a，b、一 PMOS共阻抗電晶體 2 0、與PMOS輸出電晶體24a，b。 第該一輸入電晶體14a與該第一負載電晶體I6a的汲極連接 係經由第一 NMOS電流源電晶體22a的通道而連接至第二電 源供應連接Vss。第二輸入電晶體14b與第二負載電晶體16b 的汲極連接係經由第二NMOS電流源電晶體22b的通道而連 接至第二電源供應連接Vss。該NMOS電流源電晶體22a, b的 閘極係彼此連接及連接至一選擇輸入Ysel。 該共節點1 8係經由共阻抗電晶體2 0的通道而連接至第一 電源供應連接Vdd =共阻抗電晶體2 0的閘極係耦合至第二 電源供應連接Vss。 第一PMOS輸出電晶體24a的閘極與源極係並聯耦合至第 一輸入電晶體I4a的問極與源極。第二PMOS輸出電晶體24b 的閘極與源極係並聯耦合至第二輸入電晶體14a的閘極與源 極。 操作上，第一及第二NMOS電涑源電晶體22a，b的使用係 確保流經輸入電晶體14a，b的電流變化可完全轉移給該等負 載電晶體16a，b '所以由ί及極所聯接的這些輸入與負載電晶 體具有相對的電流變化。這使它更容易確保由記憶體所造 成電流變化能形成相同的閘-源極電壓，但在負載電晶體 16a, b與輸入電晶體14a，b形成相對變化。可使用其他的阻 抗電路而不使用電流源，但是然後負載電晶體的電流變化 將會較少。 理想上，每個電流源電晶體22a，b可供應從每條位元線 -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2[0X 297公釐} I--.-------扣衣------II------^ {铕先閱讀背面之注意事項再填寫本頁)

五 經濟部中央標準局負工消費合作社印裝 月日;h A7 ^- 7 ) 1 la, b流經每個輸入電晶體14a, b的兩倍靜止電流。因此， 流經負載電晶體16a j的靜止電流將會相同於流經輸入電晶 體丨4a，b的電流，以便在輸入與負載電晶體是相同大小之時 ，確保在位元線11 a, b上的相等電位。因此，響應電流變化 的負載電晶體16a, b與輸入電晶體14a，b之閘-源極電壓變化 將非常接近吻合。這使它更容易確保由記憶體所造成的電 流變化形成相同的閘·源極電壓，但在負載電晶體16a, b與 輸入電晶體14a, b會有相對的變化。 輸出電晶體24a, b可扭免與流經輸入電晶體14a, b的電流成 比例的一輸出電流，此電流可用來驅動一輸出電路（在圖中 未顯示出）° 該共阻抗電晶體2 0理想上可提供與跨在負載26a，b的平均 電壓降相同的電壓。因此，響應電流變化的負載電晶體 16a，b與輸入電晶體14a, b之閘-源極電壓變化將非常接近吻 合。如果輸出電晶體24a，b扭良11倍於輸入電晶體14a，b的電 流，那麼流經位元線的電流會是η + 1倍於流經輸入電晶體 14a，b的電流。因此，該阻抗電晶體2 0的源-汲極阻抗大約 是連接至該等位元線的〇+ 1 )/2阻抗，以提供相同的電歷： 降。 電流源電晶體22a，b理想是用來將感測放太器開啟與關閉 。對於此目的而言，這些電流源電晶體22a, b的閘極可接收 一選擇信號Ysel。如果此信號Ysel是低位準，該感測放大器 便會開啟，而且沒有電流會消耗。如果此信號Ysel是高位 準，該感測放大器便會動作。 -10- 本紙張尺度適用中國國家標隼（CNS > A4規格（210X297公釐） .-----------餐------1T------# (請先閔讀背面之注意事項再填寫本頁)

> y

7 7 A B 經濟部中央標準局負工消費合作社印製 感測放大器的一小信號分析係顯示該感測放大器的頻率 行為係決定在輸入電晶體14a, b的閘源極電容C c、輸入電 晶體14a，b的汲極-Vss電容Ca、及在位元線電容Cb。此外 ，響應係決定在輸入電晶體1 4 a，b的跨導與負載電晶體的 16a，b的mg。鑑於一複雜的頻率s(i*2*pi*f)，在位元線電 壓Vx、Vy之間的差將會是流經輸入電晶體I4a, b的電流I 1 ' 12之間的線性函數差：

Vx-Vy={((m-l)g+s(Ca+Cc))/(mg+sCa)}*(Il-I2)/g 對於較小頻率s與m接近1而言，此差會很小。如此，便 可看出該感測放大器具有保持位元線電位相等的意欲效果 。感測放大器的差異輸出電流I 〇除以記憶體單元I c電流是 太约可由下列式子表示 I〇/Ic = K/(l+s*2B/A + s*s/(A*A)) 即是，響應輸入電流變化的差輸出電流具有零頻率增益 "K ”，其式子如下所示 K = n / ( η + 1) (η是在輸入電晶體的14as b的W / L比與輸出電晶體24a, b 的W/L比之間的因素）。輸出電流響應具有決定在接近一頻 率A的共振波♦的一第二階頻率，其中 A=g sqrt([n+l]/[(Ca+Cc)*Cb]) (s q r t ()是平方根函數）。共振的衰減因素》b "如下所示 B=0.5*{ l/(g*Rb)+Cb(m-l)/(Ca+Cc)}/sqrt{(n+l)*Cb/(Ca+Cc)} (Rb是連接至位元線10a，b的負載阻抗）D注意，如果m 大於或等於1，衰減因素確定是大於零。事實上，理押是 -11 - 本紙張尺;Ϊ適用中國國家標準（CNS ) A4規格（210X297公釐）^~~~' —-- -HI It I n I ϋ n ί - n ϋ· m n---- T I HI n __ _ l-a 每 (請先閲讀背面之注意事項再填寫本頁)

J經濟部中央標準局貝工消费合作社印製 /?' m> 1可確保電路的穩定性=若要減少振盪，意欲b > ο . 5。 這可藉由選取m大於1確保。 結果’位元線電壓的等化將不會是理想的，但仍足夠， 而且衰減因素B將會在低位元線電容值cb與高位元線電容 值C b的時候增力口 。 這對於在電路的感測放大器使用尤其有利，用於各種不 同電路設計的内建不同大小的記憶體。在此情況，該感測放 大器不需要重新設計，以確保不同大小記憶體的穩定性。 在感測放大器的一範例中，g R b = 1 / 3、η = 3 C b = 1 p F及 Ca+Cc=0.2pF。在此情況，確保衰減因素b的至少1.29值是 大於或等於0.5。 該感測放大器的廷遲可由下式提供 延遲={(Ca+Cc)/(g*Rb)+Cb(m-l)}/{(n+l)*g} 當m = 1之時’此延遲是與位元線電容無關。例如，當 n = 3 之時 ’ Ca + Cc = 0,2pF、gRb=l/3、m=l 與 g=i/( 7kOhm) ’ 1 · 1 nsec的延遲值便可找到。如果m >丨，此延遲 可確定為1 · 5伏特的低供應電壓，以確保穩定性，該延遲將 可格微提高位元線電容Cb，但是只要m接近1，就未完全 決定在位元線電容。 這使感測放大器非常適合使用在電路，用於各種不同電 路設計的内建不同大小的記憶體。 此外’該感測放大器只使用一效小的半導體基材區域， 既然它只包含9個電晶體’其中只有兩個具有超過一最小的 大小。只有一控制信號Ysd會被使用’其對於時序並非重要 -12- 本紙張又度適用中國圉家樣準（CNS ) Α4現格（210X297公釐） -----------^------1T------.^ (锖先Μ讀背面之注意事碩再填寫本頁)

A7 B7 經濟部中央標準局員工消費合作社印裝 。小電流會消耗，典型不會超過4倍於一記憶體單元電流。 圖3顯係示一電流感測放大器之輸出緩衝器。該輸出缓衝 器係耦合至在圖1或2所示的感測放大器。為了清楚，只顯 示連接至輸出緩衝器的感測放大器部分。 圖3係顯示位元線i la，b、輸入電晶體14a，b、第一及第二 輸出電晶體24a，b、與第一及第二進一步輸出電晶體30a，b 。第一輸入電晶體Ua、第一輸出電晶體24a、與第一進一 步輸出電晶體30a的該等源極係彼此連接及連接至第一位元 線1 la。第一輸入電晶體14a、第一輸出電晶體24a、與第一 進一步輸出電晶體3 0 a的該等的閘極係彼此連接。同樣地 ，第二輸入電晶體14b、第二輸出電晶體24b、與第二進一 步輸出電晶體30b的該等源極係彼此連接及連接至第二位元 線1 lb。第二輸入電晶體14b、第二輸出電晶體24b、與第二 進一步輸出電晶體30b的該等閘極亦彼此連接。 第一及第二輸出電晶體24a，b的汲極係分別連接至第一及 第二輸出節點35a。第一及第二進一步的輸出電晶體30a，b 的汲極係分別經由一第一電流映射32a、33b與一第二電流 映射32b、33a而交叉耦合至第二與第一節點。 該輸出缓衝器係進一步包含下拉電晶體36a，b與跨耦反相 器38a，b。第一及第二輸出節點3 5 a，b係分別耦合至第一及 第二下拉電晶體3 6a, b的閘極。這些下拉電晶體3 6a，b的源 極係連接至Vss，而且他們的汲極係連接至相對一些跨耦反 相器38a，b的輸入=一輸出反相器3 9係耦合至該等其中一跨 耦反相器3 8 a, b的輸入。 -13- 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） I--------^------1T------0 (請先閱讀背面之注意事碩再填寫本頁) (JO 經濟部中央標準局員工消费合作社印製 5

3〇a’b皆接收由在位元線Ua b之間的電流差所決定的閘源 極黾壓結果，從這些電晶體24a，b、30a，b的汲極流過的 電流亦會與在位元線lla，b電流之間的差成比例。來自輸出 電晶體的電流係直接流至輸出節點35a，b ^來自進一步輸出 電晶體30ab的電流流動係交叉反映在輸出節點35&，b。因此 ，從每個輸出節點35a，b流過的電流便會與流入其他輸出節 點35a，b的電流成比例。 進一步輸出電晶體3 〇 a，b與電流映射電晶體32a, b、33a，b 的電晶體大小組合於設計是與輸出電晶體24a, b的電晶體大 小有關’所以經由相關電流映射32a，b、33a，b的流出每個 輸出節點35a，b之電流是因素“F”，其是大於從輸出電晶體 24a，b流入其他的輸出節點35a，b，而此輸出電晶體24&, b係 連接至另一輸出節點35a，b。因素F是w/L的（W 1/L1)/ (W2/L2)及進一步輸出電晶體3〇a，b與輸出電晶體24a，b的 W 1/L1比"A"與電流映射的一電流放大因素B的組合： F = B/A。 因素’’ F ’’是設計大於1，但是當一記憶體單元係連接至 位元線11 a, b之時，小於來自兩位元線丨丨a，&的電流之間的 比值。當沒有記憶體單元動作連接至位元線丨la,b之時，此 比率的使用可確保兩輸出節點35a, b向下拉；當一記憶體單 元動作連接之時，該等其中一輸出節點35a，b便會向上拉。 該等其中哪一輸出節點35a，b會向上拉係決定在記憶體單元 所儲存的位元》 本纸張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -----------裝------訂------線 {請先閱讀背面之注意事項再填寫本頁) A7 B7 90 0^58 82 年月曰 f發听· t ) 如此，只要沒有記憶體單元動作連接至位元線n a，b，跨 耦合反相器38a，b便會保留在相同的狀態。結果，在記憶體 單元動作連接之前’不需要輸出緩衝器的重置動作。在記 憶體單元的只有兩其中一可能的位元值會在跨耦對反相器 3 8a，b上造成切換功率消耗。 除了在電流感測放大器的使用之外，輸出級亦可使用在 A / D或E> / A轉換器範例的比較器。 在完成感測之後’流經輸出電晶體24a，b與進一步輸出電 晶體30a，b的電流便可關閉。在此狀態，沒有直流可由輸出 緩衝器拉曳，而節省额外的功率消費。 遠輸出缓衝器疋非常快’而且會在低電壓工作。在一具 體實施例中’ 3 2的W / L比值是用於輸出電晶體24a, b，而且 比值16是用於進一步的輸出電晶體3〇a，b，並且2 8的W/L 比值是用於電流映射的輸入電晶體32a，b，而且比值6 . 8是 用於電'"1映射的輸出電晶體3 3 a，b。8的W / L比值是用於下 拉電晶體36a，b，而且〇_9；3/〇,35與1,46/0.55是用於在跨耦反 相器38a，b(輕合至具有最大w/L值的輸出反相器之反相器 38b)的（PMOS W/L)/(NMOS W/L)比值。這會在 1.5 伏特 的供應電壓造成只有〇‘98微秒的讀延遲。電路係保持在低 於V供應電壓（具增加的延遲）操作。在25伏特供應電 壓上’延遲是0.64微秒。 當然’其他的輸出級亦可使用在具圖2的感測放大器組合 。例如’您可只使用一輸出節點35a，而且只有一電流映射 、33a可從輸出電晶體24a與進一步輸出電晶體3〇b與電 -15- 本紙張你(2似297公缝） L---------朴衣------II----- {請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印繁 OU 5 經濟部中央榡準局負工消費合作社印製

流映射32b、33a取得相等的增益。如此，一輸出節點35a便 能當作邏輯輸出使用。在另一範例中，第一及第二NMOS電 流映射可分別連接至第一及第二輸出電晶體24a, b，第一 NMOS電流映射的輸出係直接耦合至一邏輯輸出節點，第二 NMOS電流映射的輸出係經由PMOS電流映射而耦合至輸出 節點。使用來自輸出電晶體24a，b或他們閘源極電壓的電流 之許多輸出緩衝器電路變化是可能的 元件符號說明 10 記憶體單元 11a，b 位元線 12 感測放大器 14a，b PMOS輸入電晶體 16a, b PM0S負載電晶體 18 共節點 20 PMOS共阻抗電晶體 22a, b NM0S電流源電晶體 24a, b PMOS輸出電晶體 26a, b 負載 30a, b 輸出電晶體 32a, 33b 第一電流映射 32b, 33a 第二電流映射 35a, b 輸出節點 36a, b 下拉電晶體 38a, b 跨搞反相益 39 輸出反相器 -16- 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ----------裝------訂------線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. C0 經濟部中央揉隼局貝工消费合作社印策 5 2 . Ag BS C8 D8 —種積體電路，包含一記憶體，其係包括 -記憶體位元線； -具有交互耦合閘極與汲極之一第一及第二輸入電晶 體，每個電晶體具有耦合至該記憶體位元線中一對應者 之源極； -一共節點； -一第一及第二負載電晶體，第一及第二輸入電晶體 的汲極係分別經由第一及第二負載電晶體的源-閘極連 結而耦合至該共節點； -分別在第一及第二輸入電晶體的該等汲極與第一及 第二負載電晶體的源-汲極通道之間的電流轉移連接， 其特徵為該第一及第二負載電晶體的閘極/源極電壓 降的方向係配置為相反於在該記憶體位元線與該共節點 之間的第一及第二輸入電晶體之閘極/源極電壓降方向。 如申請專利範圍第1項之積體電路，其中該第一及第二 輸入電晶體與該等第一及第二負載電晶體皆係相同的導 電類型，第一及第二負載電晶體的該閘極係分別耦合至 第一及第二輸入電晶體的汲極。 如申請專利範圍第2項之積體電路，其中該第一及第二 輸入電晶體的源極係經由該等位元線而耦合至一第一電 源供應節點，該共節點係經由一共電流源電路而耦合至 第一電源供應連接。 如申請專利範圍第1項之積體電路，其中該第一及第二 輸入電晶體的汲極係分別經由第一及第二電流源而耦合 -17- 本紙張尺度逋用中國國家揉準（CNS) A4規格（21〇X：297公釐） ΙΓ--------裝------1T------^ (請先閲讀背面之注意事項再填寫本頁)

   經濟部中央標準局貝工消費合作社印製 範圍 至一第二電源供應連接。 5. 如申請專利範圍第4項之積體電路，其中第一及第二電 流源可在记憶體5買取推·效的一零電流狀感及在記憶體頭 取有效的一電流供應狀態之間切換。 6. 如申請專利範圍第5項之積體電路，其中該第一及第二 電流源係包含一切換元件，用以將第一及第二輸入電晶 體的汲極推向在零電流狀態在第一電源供應連接上的一 供應電位。 7. 如申請專利範圍第4項之積體電路，其包含一含第一及 第二輸出電晶體，其源極與閘極端子係分別並聯至第一 及第二輸入電晶體的源極與閘極端子，該等第一及第二 輪出電晶體具有耦合至該記憶體的一輸出之汲極。 8 .如申請專利範圍第7項之積體電路，其包含耦合至該位 元線的一記憶體單元，其中第一輸出電晶體的汲極係耦 合至一輸出節點，而且第二輸出電晶體的汲極係經由一 電流映射而耦合至該輸出節點，所以第一及第二輸出電 晶體可分別決定來自輸出節點的供應與一汲極，第一輸 出電晶體的一電流增益會是小於第二輸出電晶體與電流 映射的組合電流增益的因素，該因素係小於1，但是當 該記憶單元動作連接至位元線之時，能夠大於由位元線 所拉曳電流之間的比值。 9. 一種積體電路，包含記憶體位元線、耦合至記憶體位元 線的一記憶體單元、以及搞合至該等記憶體位元線的一 電流感測放大器，該電流感測放大器具有第一及第二輸 -18- 本紙浪尺度適用中國國家標準（CNS ) A4规格（210X297公釐） I— it I ----- - —^1— ^^^1 ^^^1. I*--- -- -i - - u (請先閣讀背面之注意事項再填寫本頁)

   出電晶體，其汲極用以供應由該記憶體單元的一邏輯史 態所決定之缓衝差電流，其特徵為該第一輸出電晶體的 汲極係耦合至一輸出節點，而且該第二輸出電晶體的汲 極係經由一電流映射而耦合至該輸出節點，所以該第一 及第二輸出電晶體可分別決定來自該輸出節點的電流供 應與輸出，該第一輸出電晶體的電流增益係為小於該第 二輸出電晶體與該電流映射组合的電流增益之參數，該 參數是小於1，但是大於當該記憶體單元動作連接至該 位元線時由該等位元線所波取電流之間的一比值。 Hr nn. —^ϋ n —^ϋ H ^^—*1 ^ J. 1H (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印褽 本紙張尺度逋用中國國家標率（CNS ) Α4規格（210Χ297公釐）