TW454317B - Manufacturing method of semiconductor package device with flash-prevention structure - Google Patents
Manufacturing method of semiconductor package device with flash-prevention structure Download PDFInfo
- Publication number
- TW454317B TW454317B TW089122028A TW89122028A TW454317B TW 454317 B TW454317 B TW 454317B TW 089122028 A TW089122028 A TW 089122028A TW 89122028 A TW89122028 A TW 89122028A TW 454317 B TW454317 B TW 454317B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead frame
- prevention structure
- scope
- mold
- overflow prevention
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
4543 1 7 A7 B7 五、發明說明(1 ) [發明領域] 本發明係關於一種半導體封裝件之製法,尤指一種半 導體晶片與銲線外露於封裝膠體上所形成之開槽中的半導 體封裝件之製法。 [發明背景] 隨電子產品之日新月異,針對不同功能之需求與不同 產σσ之規格需求,電子產品中所使用之半導體封裝件 (Semiconductor Package)遂愈趨多樣化,例如,導腳四面 排列之裝置(QFP)、球栅陣列裝置(BGA)、薄型裝置(以〇?) 及影像偵測裝置(Image Sensor Device)等。 上述影像偵測裝置之結構大致上係在一具晶片座及導 腳之導線架上形成一具開槽之封裝膠體,使導線架供半導 體晶片黏著之晶片座及導腳上供金線輝接之部位外露於該 開槽中,再以一蓋件封蓋至該封裝膠體上,以使該半導體 晶片及金線與外界氣密隔離。此種裝置之結構由於需在黏 晶(Die Bond)及銲線(Wire Bond)作業前,先將封裝膠體成 型於該導線架上’故在模壓製程中往往導致晶片座及導腳 外露於該開槽中之部位為形成該封裝膠體之封裝樹脂所污 染’即所謂之溢膠(Flash),若不予以除去(De-flash),將會 影響至晶片座與半導體晶片間之黏接品質以及導腳與金線 間之銲接品質。因而,封裝業界對上述問題提出諸多去除 溢膠之方法’惟該等方法均仍存在有缺點而不盡理想;故 本發明之申請人於其中華民國專利第〇八九一〇九八〇四 號申請案中即揭示一防止溢膠產生之方法。 *^· I J (請先閱謅背面之注意事項再填寫本頁) .. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用巾®國家標準(CNS)A4規格(210 X 297公釐) 1 16048 A7 五、發明說明(2 ) 丨揭之專利申諝案所褐示之半導體封裝件製法,係包 括· 1)準備一具頂面與底面之導線架,將一溢膠防止結構 成型於該導線架上之預設位置後,使該導線架頂面位於溢 躁防止結構内之部分與其位於該溢揮防止結構外之其餘部 分隔離,並在該導線架頂面位於該溢膠防止結構内之部分 上形成-晶片黏置區與一位於晶片黏置區外側之鋒接區 2、)將該結合有溢躍防止結構之導線架置入封裝模具令,以 成型出-與該導線架結合並具有一開槽之封裝躍體該開 槽之形成方式係使其槽壁底邊與該溢膠防止結構接合,而 令該導線架之晶片黏置區與鲜接區外露於該開槽中;取 晶片黏置區上黏接一丰導艚曰η 千等體S日片,再以銲線連接該半導體 晶片與輝接區,使該半導體晶片與導線架電性連結;以及 彻一-蓋片黏接至該封裝勝體上,封蓋住該開槽以使開槽 内之半導體晶片與銲線和外界氣密隔離。 該方法雖較習知技藝為佳'惟將該形成有溢夥防止結 構之導線架置入封裝模具中進行模壓製程而使封裝模具之 上模與下模進行合模時,該溢膠防止結構位於該導線架之 頂面上的部分本身具有厚度,而會令上模之開槽形成塊底 緣壓迫 '致導線架本身亦受到—向下壓迫力:同時,由於 導線架相對於該開榜形成塊之底面下方並無任何支樓該導 線架之結構且進行模壓製程時,導線架係僅依賴周圍之 部位為封裝模具之上模與下模央持‘ t無其他支樓力源 加u該導線架本身係以銅‘ .鋼合金鋁合金等可撓性 金屬村料製成®而.將此-结合有溢揮防£結構之導绵 請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合咋.吐印$ --裝--------訂---------線--------
⑻)4H A7 4543 1 7 五、發明說明(3 ) 架以習知方式進行模麼時,如第2圖所示,在合模後即會 造成導線架向下彎曲而失去平面度(planarity)。 由於導線架向下f曲而造成平面度無法維持,因此將 半導想晶片與導線架黏接時’導線架之晶片點置區無法藉 銀膠與具平整平面之晶片完全密接,而造成脫層 (Delamination)現象,致使製成品之良率降低;同時,導線 架向下彆曲將使該溢膠防止結構無法有效阻隔融熔封裝樹 脂’而導致封裝樹脂得以滲入導線架之頂面位於該溢膝防 止結構内之部位’故會形成溢膠,致使半導體晶片與導線 架間之點接品質’以及金線與導線架之焊接品質降低。 [發明概述] 本發明之目的即在提供一具溢膠防止結構之半導趙封 裝件之製法’避免具溢膠防止結構之導線架進行模麼製程 中,該導線架會因合模而發生向下弩曲以致失去平面度之 問題’而可確保黏晶與銲線之品質’且有效防止溢膠之發 生。 依據本發明上述及其他目的所提供之半導體封裝件之 製法,係包括下列步驟:準備一具頂面與底面之導绛架, 將一溢膠防止結構成型於該導線架上之預設位置,使該導 線架頂面位於溢膠防止結構内之部分與其位於該溢膠防止 結構外之其餘部分隔離,以在該導線架頂面位於溢膠防止 結構内之部分上形成一晶片黏置區與_位於晶片黏置區外 側之銲接區;接而,將該結合有溢膠防止結構之導線架置 入一封裝模具之模穴中,之後,注膠於該封裝模具之模穴 本紙張&度適用中國困家標华(CNS)A4規格(210 x 297公奋〉 -. ^-----1ΪΙ 訂----------;I 〈靖先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 消 f 合 杜 印 t 16048 A7 五、發明說明(4 ) 一 I封裝模具之上模對應於晶片黏置區之部位形成有 -貫穿通道以與一真空幫浦外接’俾由該 通道:之空氣向外排除,以使貫穿通道内之氣 内之氧!’而在該貫穿通道内形成負麼以產生一向上吸 力,使導線架位於溢膠防止結構内之部位得貼合於上模之 開槽形成塊底面上,而避免導線架臀曲並維持導線架之平 1度^成尘出與該導線架結合並具有一開槽之封裝膠 體,該開槽之形成方式係使其槽壁底邊與該溢膝防止結構 接合’而令該導線架之晶片黏置區與鲜接區外露於該開槽 令,然後於該晶片黏置區上黏接一半導體晶片,並電性達 接該半導體晶片與鋒接區,以及,將—蓋片黏接至該封袭 膠體上,以封蓋住該開槽而將該開槽中之半導體晶片與勿 界乱·S'隔離。 以下兹以實絶例配合所附圖示進一步詳述本發明之类 點及功效。 [圖示簡單說明] 第丨Α至丨G係用以說明本發明實施例之半導體封裝# 製程之流程示意圖:以及‘第2圖係利用習知方式製作与 導體封裝件於模壓製程中合模後之到視圖。 f發明詳細說明] 參照第1 A至I G圖 '本發明之實絶例之半導體封裝十; ?之製法,係依下列步驟為之 首先’如第丨A圖所示.準漪一導線架2.該導線架 係“銅鋁銅舍金鋁合金或其便導電姓.佳之金屬# f ΐ6〇4Η I —--I 11 (請先閱讀背面之';i意事項再填寫本頁) .- 線
經濟部智慧財產局員工消費合作社印S A7 4543 1 7 __B7__ 五、發明說明(5 ) 製成,其包含有一晶片座20以及多個導腳21,使該導|§ρ 之内端210與晶片座之外緣200間相隔一適當距離而形成 一缝隙22;同時’該晶片座具有一頂面201及一相對之底 面202’各導腳21亦具有一頂面211與一相對之底面212。 此外’該導線架2亦得僅由多數之導腳21所構成,使半導 體晶片3直接黏接至導腳21上,而免除晶片座20之使用; 由於此種導線架之結構為習知者,故在此不予圖示》 如第1B圖所示’在該晶片座底面202與導腳底面212 上黏貼一貼月8 ’其黏貼位置需完全密封住該縫隙22之下 緣’以及各導腳2 1之内端部間所形成之間隙(未圖示),且 該貼片8得以聚亞醯胺(Polyimide)樹脂或適當之金屬材料 製成。 如第1C圊所示’利用點膠或網版印刷方式於導腳2 1 項面211上之預設位置(未圖示)形成一將晶片座2〇及導腳 21近内端210部分圈圍在内之膠堤7,由於該貼片8之外 側邊80係位於該膠堤7成型位置之外,故膠堤7成型時, 除會黏附至各導腳21上,並會由兩相鄰導腳2 1間之間隙 側流至該貼片8上’致使膠堤7固化成型後,該膠堤7亦 會與貼片8黏結’而使該導腳21之頂面211位於該膠堤7 與其内端210間之部分以及晶片座2〇之頂面201與導線架 2位於該膠堤7與貼片8外之部分分隔開。膠堤7成型固 化後’與該貼片8共同構成一溢膠防止結構,並黏附於導 線架2上;製作膠堤7之材料宜使用具彈性之矽膠 (Silicon)’環氧樹脂(Ep0Xy)或聚亞酿胺(p〇】y丨mide)等。 -1111 . . 111111 —tr. — ·----I--V t <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 衣紙張尺度適用t賴家辟(CNS)A4祕(21Q x 297公楚) 5 16048 A? ___B7 ______ 五、發明說明(6 ) 如第ID圖所示’將該結合有此溢膠防止結構之導線 架2置入一封裝模具9中進行模壓製程。此一封裝模具9 係由一上模90與一得與上模90合模之下模91所組成,該 上模90與下模91分别凹設有上模六9〇〇及下模穴9丨〇, 以供融熔封裝樹脂注入固化形成—封裝膠體5 ;該上模9〇 之上模穴900中並一體成型凸設有一開槽形成塊9〇丨,該 開槽形成塊90丨係一矩形體結構,其底面90 1 2為一平整平 面’且該開槽形成塊9 0 1之周緣恰對應於該膠堤7,故當 上模90與下模91進行合模時’該開槽形成塊9〇1之底緣 會壓抵至該膠堤7上。 同時,一貫穿通道902貫通該上模90之中央部位及開 搢形成塊901,使其與一真空幫浦(未圖示)連結,以由該真 二幫浦將貫穿通道902内之空氣向外抽除;該貫穿通道go〕 在封裝模具9合模後即由該相接連之真空幫浦將其内之空 艮排出.二氣向上排出係如第圖之箭頭所示,使貫穿 通道902内之氣壓小於上模穴9〇〇及下模穴91〇内之氣 壓,以令該貫穿通道902内之空間形成負壓而產生一向上 引力,使該向上引力克服開槽形成塊9〇1之底緣9〇n在合 模後因膠堤7厚度而施予導線架2本身之壓迫力,令該導 線架2位於開槽形成魂9〇1下方之部位得為該貫穿通道 :以中所產生之向上引力所上引而平貼至該開槽形成塊 ()丨之.底面_上,而„導線架2產生^ :當該尊線 ㈣槽形成塊…方之部位…該開槽形成塊 之底面卯! ? 後郞主躍於1楳穴%〇及,下.樸六9 π) (請先閱讀背面之注意事項再填寫本頁) 缝濟部智¾时產局|£凊費合作 -裝--------訂---------線-------------- U>〇4^ 454317 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 中’以形成該封裝膠體5»該貫穿通道902之直徑宜小於 該晶片座20之邊長,並亦得由複數個平行於具較小之口徑 之貫穿孔(未圖示)所構成。 同時’由於貫穿通道902内之負壓環境施予導線架2 一向上引力’致使導腳21之頂面2〗1上之彈性膠堤7能與 該開槽形成塊901底緣9011更為密實地接合,因而強化開 槽形成塊901之底面9012與壓接膠堤7間之密封性,而有 效阻絕溢膠現象產生於晶片座20之頂面201及導腳21之 頂面211位於其内部210及膠堤7間之部位上。 如第1E圖所示,結束封裝製程並脫模後,即在該導 線架上形成一封裝膠體5,且在該開槽形成塊901所在部 位形成一開槽50 ’使該晶片座20之頂面201與導腳21位 於其内端210與膠堤7間之頂面211外露於該開槽50_。 然後’將一半導體晶片3經由該開槽5 0黏接至該晶片座之 頂面201上’隨而進行銲線作業以將金線4銲接於半導體 晶片3及導腳頂面211位於膠堤7内之部位上,以導電連 結半導體晶片3與導線架2,如第1F圖所示。 最後’如第1G圖所示,將一習用之蓋片6黏接至該 封裝膠體5上’以封蓋住該封裝膠體5之開槽50,使開槽 50令之半導體晶片3及金線4得與外界氣密隔離。 以上所述本發明之實施例者,僅為本發明之具想實施 例而已’其他任何未背離本發明之精神與技術下所作之等 效改變或修飾’均應仍包含在下述專利範圍之内。 [圖示元件符號] -----Η-------- •裝---I ----訂------I--4 I <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中画國家標準(CNS)A4規格(210 X 297公釐) 7 16048 Λ7 五、發明說明(8 ) ------- B7 1 半導體封裝件 2 導線架 20 晶片座 200 晶片座外緣 201 晶片座頂面 202 晶片座底面 21 導腳 210 導腳内端 211 導腳頂面 212 導脚I底面 22 晶片座與導腳間之間隙 23 導線架與上模開槽形成塊之間隙 3 半導體晶片 4 金線 5 封裝膠體 50 開槽 6 蓋片 7 膠堤 8 溢勝防止結構貼片 80 貼片外緣 81 貼片内緣 9 模壓模具 90 上模 900 上模穴 90J 上模開槽形成塊 9011上模開槽形成塊底緣 9012 上模開槽形成塊底面 902 貫穿通道 91 下模 910 下模穴 I---— — — — — —— I 1— - - -----1 ! I ^-ar i I ----1111 I-- {請先閱讀背面之注意事項再填寫本頁) 經 濟 智 慧 財 產 局 費 合 作 社 印
IG04K •4
Claims (1)
- 454317 A8 B8 C8 D8 六、申請專利範圍 1'種具溢膠防止結構半導體封裝件之製法’係包括下列 步驟: 準備一結合有溢膠防止結構之導線架,使該導線架 之頂面位於該溢膠防止結構内之部位與該導線架位於 溢膠防止結構外之其餘部位隔開,並於該導線架之頂面 位在該溢膠防止結構内之部位上形成有一晶片黏置區 及一位在該晶片黏置區外側之辉接區; 將譚結合有溢膠防止結構之導線架置入一具有開 槽形成塊之封裝模具令’封封裝模具之開槽形成塊設有 至少一個貫穿通道以連結一排氣裝置,以該排氣裝置將 貫穿通道内之空氣排除,使貫穿通道内形成一負壓空間 而使該導線架之頂面位於溢膠防止結構内之部位平貼 至該開槽形成塊之底面上; 注膠於該封裝模具中以形成一具有開槽而與該導 線架結合之封裝膠髋’令該導線架上之晶片黏置區與銲 接區外露於該開槽中; 黏設一半導體晶片至該導線架之晶片黏置區上; 導電連接該半導體晶片與導線架之銲接區;以及 蓋接一蓋片至該封裝膠體上,以封蓋住該封裝膠體 之開槽。 2.如申請專利範圍第〗項之製法,其中,該溢膠防止結構 係由一成型於該導線架頂面上之膠堤以及一黏貼至該 導線架底面上之貼片所構成,且該膝堤係同時與該導線 架與貼片相連結。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) rtf先閱讀背面之注意事項再填寫本頁) I --------訂--------4\ 經濟部智慧財產局員工消費合作社印製 16048 A8 B8 CS D8 六、申清專利範圍 3如申請專利範圍第丨項之製法, 一上模及一得與上棋合模 年t封裝模具係由 饵所組成。 4'如申請專利範圍第丨或3項 ^ ^ 〈震去,其令,該開槽形成 塊係一體設於該上模中^ 5. 如申請專利範圍第1項之製法 面係一平整平面。 6. 如申請專利範圍第1項之製法 真空幫浦。 7. 如申請專利範圍第1項之製法 數之導腳所構成9 8_如申請專利範圍第1項之製法 晶片座與多數之導腳所構成。 9·如申請專利範圍第1項之製法 其中’該開槽形成塊底 其t,該排氣裝置係 其中,該導線架係由多 其中,該導線架係由 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印发 其中,該導線架之材料 係由選自鋼、铭、鋼合金、鋁合金等可撓性金屬所組成 之組群之一者a 10.如申請專利範圍第2項之製法,其中,該溢膠防止結構 之穆堤係由矽膠、環氧樹脂或聚亞醯胺製成。 1丨如申請專利範圍第2項之製法,其中,該溢膠防止結構 之貼片係由聚亞醯胺樹脂或適當之金屬材料製成 1 2.如申請專利範圍第1項之製法,其中,該貫穿通道之直 徑宜小於該晶片座之邊長。 1 3如申請專利範圍第丨或2項之製法其由,該開增形成 塊之周緣對應於該穋堤, U如申請專利範圍第丨項之製法 '其中,導電連接該么導 -裝--------訂---------線-------- η· 10 16048 4 5 4 3 1 7 A8 B8 CS D8 六、申請專利範圍 ^ 艎晶片與導線架之銲接區係藉多數銲線為之。 15.如申請專利範圍第14項之製法,其中,該銲線係為金 線 (請先閱讀背面之沒意事項再填寫本頁) --------訂---------^'^ 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中园國家標準(CNS)A4規格(210 X 297公釐) 11 16048
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089122028A TW454317B (en) | 2000-10-20 | 2000-10-20 | Manufacturing method of semiconductor package device with flash-prevention structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089122028A TW454317B (en) | 2000-10-20 | 2000-10-20 | Manufacturing method of semiconductor package device with flash-prevention structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454317B true TW454317B (en) | 2001-09-11 |
Family
ID=21661623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089122028A TW454317B (en) | 2000-10-20 | 2000-10-20 | Manufacturing method of semiconductor package device with flash-prevention structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW454317B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6797063B2 (en) | 2001-10-01 | 2004-09-28 | Fsi International, Inc. | Dispensing apparatus |
CN115621212A (zh) * | 2022-11-07 | 2023-01-17 | 合肥矽迈微电子科技有限公司 | 一种防溢的封装结构及其装片方法 |
-
2000
- 2000-10-20 TW TW089122028A patent/TW454317B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6797063B2 (en) | 2001-10-01 | 2004-09-28 | Fsi International, Inc. | Dispensing apparatus |
CN115621212A (zh) * | 2022-11-07 | 2023-01-17 | 合肥矽迈微电子科技有限公司 | 一种防溢的封装结构及其装片方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0502710B1 (en) | Flexible film semiconductor package | |
US5696033A (en) | Method for packaging a semiconductor die | |
TW386272B (en) | Wafer level and chip size packaging | |
TW445608B (en) | Semiconductor package and manufacturing method thereof of lead frame without flashing | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TW454287B (en) | Multi-media chip package and its manufacture | |
TWI312569B (en) | Semiconductor package on which a semiconductor device is stacked and production method thereof | |
US20010008775A1 (en) | Resin sealing method and resin sealing apparatus | |
TW571402B (en) | Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine | |
JPH1154552A (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
TW432557B (en) | Chip-scale package and its manufacturing method | |
TW454317B (en) | Manufacturing method of semiconductor package device with flash-prevention structure | |
JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
TW483134B (en) | Micro BGA package | |
TW425679B (en) | Semiconductor device and method of manufacturing the same | |
US6383843B1 (en) | Using removable spacers to ensure adequate bondline thickness | |
CN112908862A (zh) | 一种无上片胶固定的芯片背面裸露封装方法及芯片 | |
JP2002270627A (ja) | 半導体装置の製造方法 | |
JP2003273309A (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
TWI250597B (en) | Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips | |
JP2596606B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4033780B2 (ja) | 半導体装置とその製造方法 | |
TW434857B (en) | Chip scale package | |
TW495942B (en) | Semiconductor packaging device of chip base with opening and its manufacturing method | |
JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |