TW451482B - Flash memory cell using n+/p-well diode with double poly floating gate - Google Patents

Flash memory cell using n+/p-well diode with double poly floating gate Download PDF

Info

Publication number
TW451482B
TW451482B TW089113211A TW89113211A TW451482B TW 451482 B TW451482 B TW 451482B TW 089113211 A TW089113211 A TW 089113211A TW 89113211 A TW89113211 A TW 89113211A TW 451482 B TW451482 B TW 451482B
Authority
TW
Taiwan
Prior art keywords
floating gate
well
gate
flash memory
substrate
Prior art date
Application number
TW089113211A
Other languages
English (en)
Inventor
Min-Hwa Chi
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Application granted granted Critical
Publication of TW451482B publication Critical patent/TW451482B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes

Description

4-5 1 482 h ( ί/ΰ〇 '^ ^ λμ %m i Λ7 B7 #i：LflM ^.lii w.
五、發明說明（I ) 發明背景 發明領域 本發明是有關於一種快閃記憶體(flash memory)，並 且特別是一種使用二極體（diode)以及雙重多晶矽堆疊 (double poly stack)的快閃記憶體。 習知技藝 堆疊式閘極ETOX晶胞(stack-gate ETOX cell)是快閃 記憶體中，一種最普遍的晶胞結構，廣泛的藉由通道熱電 子(channel hot electrons)進行編寫並藉由穿過源極側或通 道區域的 F-N 穿遂（Fowler-Nordheim tunneling)所抹除 (erase) 0 如第1圖所繪示，習知η-通道ETOX晶胞（n-cliamiel ETOX cell)是藉由雙井製程(twin-well process)或在三井製 程中所製作。三井結構一般是用來保護晶胞不受深η-井 外，因對深η-井至ρ-井接面（junction)施加逆向偏壓 (reverse-biasing)所產生的雜訊，例如，對深η-井施加最高 電壓(V„)並對ρ-井施加最低電壓（Vss)。η+源極一般是藉由 砷(As75)(對n+接面進行3E15/cm2~lE16/cm2的高劑量)以 及磷(P31)(對n+接面進行〜lE14/cm2的較低劑量）進行雙倍 植入，而在進行抹除時能對源極接面施加高偏壓（〜 汲極一般僅藉由高劑量(~lE16/cm2)的砷進行植入，而且汲 極側不需要淡摻雜汲極（lightly-doped-drain)植入以及間隙 壁的結構。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) P------;ltr---------線0- 經濟部智慧財產局員工消費合作社印製 451482 五、發明說明（么） 必須注意的是，雖然淡摻雜汲極結構對互補金氧半導 電晶體（CMOS transistor)的重要性在於當轉換爲產生較低 熱電子時降低其電場，但是在ETOX晶胞內卻沒有用處。 穿遂氧化層(tunnel oxide, TGX)的厚度一般爲80-120埃，內 多晶矽介電層(inter-poly dielectric，Tpp)—般包括氧-氮-氧 (oxde-nitride-oxide, 0Ν0)薄層。舉例來說，根據 0.35 微 米之互補金氧半導電晶體的設計準則，一般ΕΤΟΧ晶胞具 有下列晶胞參數：1^90埃、Τρρ~160埃(相當於氧化層的 厚度）、以及控制閘（control gate)對浮置閘（floating gate)的 接合比例〜0.8。 第1圖的ETOX晶胞是藉由通道熱電子(CHE)所編寫β 編寫所需施加的偏壓一般爲：汲極電壓(Vd)=7伏、控制閘 電壓（Veg)=9至12伏、以及源極電壓（Vs)=〇伏。在這樣的 施加偏壓情況下，在靠近汲極的通道表面具有產生熱電子 的大量通道電流（〜1毫安培/晶胞）。當克服氧能量阻隔 (energy barrier)並獲得正向控制閘偏壓的協助時’熱電子 將射入浮置閘。在編寫之後，浮置閘上的淨電子（net electrons)的數量將增加，而造成晶胞之臨限電壓(threshold voltage，VT)的增加。除非故意抹除，浮置聞上的電子將維 持一段長時間(在室溫下大約年）。CHE編寫的缺點是 在編寫時的低射入效率（low injection efficiency)以及大量 的電源消耗。 晶胞是藉由穿過源極側或通道區域的F_N穿遂所抹 除。在源極側抹除時所施加的偏壓一般爲：汲極電壓=0伏' 4 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） (請先間讀背面之注意事項再填窝本頁) ίιι[ι---訂-------------- 經濟部智慧財產扃員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 或51在8 2 Λί ^ ^_Β7__ 五、發明說明（> ) 控制閘電壓=-5至〇伏、以及源極電壓=+9至+ 12伏。這 在浮置閘與源極重疊區域（overlaP area)之間的穿遂氧化物 建立了一個大電場(〜丨〇百萬伏/cm)。浮置閘上的電子將穿 入源極而被去除。習知當進行抹除以及相關的穿遂氧化物 破壞時，在源極側將產生大量的閘極誘導汲極漏電流（gate induced drain leakage current, or GIDL current) ° 經由通道區域進行F-N抹除所需要的偏壓一般爲：Vd〜 浮置、Veg~15伏、Vpw~〇伏。在浮置閘以及P-井通道區域 (在聚集）之間的穿遂氧化物能建立大電場（_10百萬伏 /cm)。在浮置閘上的電子將穿遂進入通道區域並經由P-井 偏壓去除。習知在控制閘需要高負電壓’並且穿遂氧化物 在抹除時輕易的受到高電場所破壞。 習知ETOX晶胞進行讀取時的偏壓一般爲：Vd〜l伏 至 2 伏、Vcg~Vcc ' Vs〜0 伏、Vpw〜0 伏、Vdnw= Vcc、以及 Vsub 伏。對通道是否進行反轉將視儲存在浮置閘上的淨 電荷而定，並且造成如讀取電流aead)所測量’代表儲存在 晶胞爲“1”或之數位資料的晶胞開關。 轉往第2圖，其繪示另一習知快閃記憶體晶胞使用價 帶-對_導帶穿遂誘導熱電子 （band-to-band tunneling induced hot electron (BBHE))的產生與射入來編寫。此晶 胞是只使用電子穿過穿遂氧化物的P-通道ET0X晶胞。 這能避免電洞射入所產生的氧化物破壞。第2圖繪示了編 寫P-通道ET0X晶胞所施加的偏壓。電子起初是藉由導帶 -對-價帶穿遂的習知機制在P+汲極的表面產生。當流向n- 5 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 AB2 五、發明說明（γ ) 井並經由在P+/n井接面的電場獲得能量時’更進一步受 到加速。藉由接面高電場以及碰撞離子化（imPact ionization) 所產生的熱電子能因控制閘上正偏壓的幫助而克服氧化阻 隔並射上浮置閘。假如氧化物上的電場夠大時（大約10百 萬伏/cm)，P+汲極上的起初電子也能藉由F-N穿遂射到浮 置閘。簡單來說，在編寫時的汲極電流是由三部分組成： 熱電子射入浮置閘、F-N穿遂至浮置閘、以及閘極誘導汲 極漏電流至η井。在此必須注意，價帶-對導帶穿遂誘導 熱電子的機制只能實行在Ρ-通道晶胞。 儘管如此，每一種習知方法具有關於尺寸、汲極電流、 以及/或以陣列方式實行的缺點。因此所需要的是製造快 閃記憶體晶胞的方法，具有小晶胞尺寸以及易於以陣列方 式實行的優點。 發明槪述 因此本發明揭露一種快閃記憶體晶胞形成在半導體 基底內。該晶胞包括：一深η-井形成在該基底內；一〆汲 極區形成在該深η-井內；一浮置閘形成在該η-井上；該浮 置閘是藉由一氧化薄層與該基底分離；該浮置閘形成在該 ρ+汲極區的附近；以及一控制閘形成在該浮置閘上；該浮 置閘是藉由一介電層與該控制閘分離。 忒之簡單說明: 爲讓本發明之上述和其他目的 '特徵、和優點能更 明顯易懂，下文特舉較佳實施例作詳細說明如下。 6 ^紙張尺度適用中固國家標準<CNS)A4規格（210 X 297公釐） l!「iL------_Γ-------!訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 — —— — — - II — ιϊΙΙΙΙΙΙ^ΙΙ^Ρ — 4514B2 B7 五、發明說明（$ ) 第1圖是藉由三井製程所形成的習知ETOX晶胞之 槪式圖； 第2圖是使用導帶-對-價帶穿遂熱電子射入的習知 ETOX晶胞之槪式圖； 第3圖是根據本發明所形成的快閃記憶體晶胞之槪式 圖； 第4圖是第3圖所繪示之晶胞在編寫時的槪式圖； 第5圖是第3圖所繪示之晶胞在讀取時的槪式圖； 第6圖是第3圖所繪示之晶胞在抹除時的槪式圖； 以及 第7圖是本發明晶胞所形成的NOR陣列。 <請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖式之標號說明= 301 晶胞 303 P+汲極 307 • 705 : η-井 309 Ρ型基底 311 浮置閘 313 控制閘 315 內多晶砂介電層 701 位元線 703 :字元線 較佳眚施例之詳細說明 轉向第3圖，其中繪示了根據本發明所形成的快閃記 訂· 線_ 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） Λ7 經濟部智慧財產局員工消費合作社印製 4β1482 _Β7__ 五、發明說明（么） 憶體晶胞301。晶胞301包括ρ+汲極303形成在η-井307 內，而該η-井307是形成在ρ-型基底309內。浮置閘311 是形成在η-井307的上方，但是藉由穿遂氧化層所分離。 浮置閘311是鄰近ρ +汲極303。控制閘313是形成在浮置 閘311的上方，但藉由內多晶砂介電層（interpoly dielectric)315戶斤分离隹。 因此，許多特徵都與習知的ET0X晶胞一樣。例如， 根據0.25微米的設計準則，穿遂氧化層的厚度是〜85-105 埃。控制閘313與浮置閘311之間的內多晶矽介電層315 較佳爲厚度大約100-180埃(相當於氧化物)的氧/氮/氧堆疊 層。控制閘313與浮置閘311的電容連接比例(Coupling Ratio)大約爲0.7至0.9。爲要產生大量閘極誘導汲極漏電 流，不只浮置閘311與控制閘313之間的重疊（overlap)必 須足夠(例如，大約0.1微米），在P+汲極303的表面p-型 摻雜程度也必須夠高(例如，>20摻質/cm3)。 以下將描述晶胞301的操作。晶胞301主要是藉由導 帶-對-價帶穿遂熱電子的射入所編寫。如第4圖所繪示，p+ 汲極303的偏壓（Vd)爲-V。。或更高(例如，3至5伏）' 控制 閘313的偏壓（Veg)爲Ve。、η-井307的偏壓爲Vee、並且對 p 基底 309 接地（grounded)。 電子是藉由導帶-對-價帶穿遂在P+汲極303的表面產 生。這些電子是藉由施加p+/n-井接面偏壓獲得加速（獲取 能量以變“熱”）。這些熱電子能克服能量阻隔並射上浮 置閘311。這樣的射入也是藉由控制閘313上的正偏壓所 8 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 451482 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（q) 幫助。 而且，假如氧化層上的電場夠大(〜1〇百萬伏/cm)，出 現在P+汲極303的表面的起始電子能藉由F-N穿遂直接射 入浮置閘311。簡單來說，在編寫時的所有汲極電流是由 三部分組成：（1)熱電子射入浮置閘311、（2)F-N穿遂至浮 置閘311、以及(3)閘極誘導汲極漏電流至η-井307。在此 必須注意，價帶-對-導帶穿遂誘導熱電子的機制只能實行 在Ρ-通道晶胞。在實際的設計中，編寫主要是藉由熱電子 射入以及微不足道的F-N穿遂所產生。 接著轉向第5圖，隨後描述晶胞301的讀取操作。讀 取操作是根據ρ+汲極303的閘極誘導汲極漏電流是由（以 指數方式)Ρ+汲極303與浮置閘311之間電場而定的事實。 浮置閘311上的淨電荷會影響ρ+汲極303與浮置閘之間的 電場。爲進行讀取的較佳偏壓如下：Veg是2VJ6.6伏）： 乂(1是0伏；Vpw是0伏；以及乂㈣是Ve。(大約3.3伏）。編 寫晶胞(也就是在浮置閘311上具有淨電荷）的閘極誘導汲 極漏電流將比未編寫晶胞(也就是在浮置閘311上不具有 淨電荷）還小至少三個數量級(約1000倍）。 轉向第6圖，在此可見晶胞301的抹除動作。這與習 知F-N穿遂穿過通道類似。在P+汲極303與伏置閘311之 間建立一個夠高的電場(>〗〇百萬伏/cm)，而使浮置閘311 上的電子能藉由F-N穿遂穿入通道/源極/汲極區並被移 除。較佳的偏壓爲：控制閘VeE在一乂。。至-3V。。、η·井Vnw 在2V。。、以及Vd在V。。或浮置狀態。 9 (請先間讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 45141! Λ7 五、發明說明（$ ) 本發明的晶胞301以及其操作具有幾個優點。首先’ 與ETOX晶胞相比，本發明沒有源極’所以不需源極連接。 因此晶胞301明顯的比習知p-通道ETOX晶胞更小。 其次，P+汲極303在所有的操作中並不承載大量電流。 因此埋入式P+線(buried p+ line)(也就是作爲n汲極的擴散 區域）是適合晶胞的操作。這將消除接觸孔以及η+汲極的 連接，並更進一步縮小晶胞的尺寸。 並且，根據以下的敘述可以發現，具有分離欄位η-井 的陣列構造能爲全功能EEPROM實行單一位元抹除(single bit erase)。最後，由於閘極誘導汲極漏電流機制的特性， 閘極誘導汲極漏電流的讀取操作不會受到溫度影響。 在此所揭露的晶胞301能便利的構成如第7圖所繪示 的NOR陣列具有以下特徵。在共同概位內晶胞的p+汲極 是經由埋入式P+區域或藉由習知的接觸以及金屬線與攔位 位元線7〇1。在欄位內晶胞的η-井是在一 II-井705內製作。 每一欄位的n-井是與鄰近的η-井隔離。在此必須注意，假 如不需要進行單一位元抹除，在整個陣列下就只需要〜個 大η-井。在共同攔位內晶胞的控制閘是連接至列位字元線 7〇3。在此不需要源極的連接。這產生了較簡單的陣列結 構以及字元線解碼器(wordline decoder)設計。 在編寫單一晶胞的同時，對所選欄位位元線701所施 加的偏壓例如，-3.3伏)而對所選列位字元線的 偏壓(veg)加高電壓至(v。。）。對n_井（Vnw)施加偏壓至(Vj， 並且在所有操作的同時’對基底施加偏壓至0伏。對所有 本紙張尺度適用令國國家標準（CNS)A4規格<210 x 2耵公釐） (請先閱讀背面之注意事項再填寫本頁) ·'!-----訂'---- 線夂 1482 Λ7 B7 五、發明說明（今） 非所選欄位位元線701施加偏壓至0伏，並對所有非所選 字元線703施加偏壓至0伏。 爲要編寫整個列位的晶胞，選擇所有的欄位位元線701 並根據輸入數位資料對其施加偏壓（例如，對位元線施加 偏壓至3.3伏爲“Γ以及〇伏爲“〇”）。對所有欄位n_井線 施加偏壓至V。。並對P-基底施加偏壓至〇伏。 爲要編寫整個欄位的晶胞，選擇所有的列位字元線703 並根據輸入數位資料對其施加偏壓(例如，爲邏輯“Γ 以及〇伏爲邏輯“0”）。對所選欄位η-井705施加偏壓至 V。。。對所選欄位位元線施加偏壓至-V。。或-3.3伏，並 對所有非所選位元線施加偏壓至〇伏。簡單來說，在此陣 列中能以高效率實行單一位元編寫、欄位編寫、或列位編 寫。 在讀取操作的同時，對所選列位字元線703的偏壓加 高（例如，2VJ，並對所選欄位位元線701施加偏壓至0 伏。對所有非所選列位字元線703以及欄位位元線701的 偏壓減低(也就是〇伏）以避免干擾。對η-井705施加偏壓 至V。。並對ρ-基底施加偏壓至0伏。在欄位位元線內所測 量的閘極誘導汲極漏電流之大小代表儲存在晶胞內的數位 資料。那些以浮置閘上（負）電荷進行編寫的晶胞之閘極誘 導汲極漏電流將比那些在浮置閘上沒有電子的晶胞之閘極 誘導汲極漏電流更小1000倍。 在抹除操作的同時，在所選列位字元線703內的晶胞 能藉由降低對字元線的偏壓（例如-2V。。至-VJ進行抹除， 11 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） (請先間讀背面之法意事項再填寫本頁) -------—訂---------線 -n H 1 _ 經濟部智慧財產局員工消費合作社印製 B7 451482 五、發明說明（β) 同時對欄位η-井線705的偏壓加咼至（2Vee)。而且，在進 行抹除的同時’欄位位元線701是在浮置狀態或對其施加 偏壓至V。。。對非所選列位（字元線)施加偏壓至〇伏並對所 有非所選η-井施加偏壓至V。。。當然可以選擇多於一列位 或甚至所有列位並且有效的抹除。 雖然在本發明已以一較隹實施例揭露如上’然其並非 用以限定本發明’任何熟習此技藝者’在不脫離本發明之 精神和範圍內，當可作各種之更動與潤飾’因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 I I ί n ϋ 1'1·'· (請先閱讀背面之注意事項再填寫本頁) tr_- --線· 經濟部智慧財產局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. I正日期90/4/17 5 1 twfl ,doc/002 胃 第891Π211號專利範圍修正本 D8 六、申請專利範圍 1.一種快閃記憶體晶胞，形成在一半導體基底，包括： 一深η-井形成在該基底內； 一 Ρ +汲極區形成在該η-井內； 一浮置閘形成在該η-井的上方，該浮置閘與該基底藉 由一氧化薄層分離，所形成的該浮置閘鄰近該Ρ+汲極區； 以及 一控制閘形成在該浮置閘的上方，該浮置閘與該控制 閘是藉由一介電層分離。 2. 如申請專利範圍第1項所述的快閃記憶體晶胞，其 中該晶胞的編寫是藉由： 對該控制閘以及該η-井施加正偏壓至V。。；以及 對該Ρ+汲極區施加負偏壓至-V。。。 3. 如申請專利範圍第2項所述的快閃記憶體晶胞，其 中在編寫的同時將該基底接地13 4. 如申請專利範圍第1項所述的快閃記憶體晶胞，其 中該晶胞的讀取是藉由： 對該η-井施加偏壓至V。。； 對該Ρ+汲極區施加偏壓至〇伏；以及 對該控制閘施加足以誘導FN穿遂入該η-井的一電壓。 5. 如申請專利範圍第4項所述的快閃記憶體晶胞，其 中對該控制閘施加偏壓至2V。。。 6. 如申請專利範圍第1項所述的快閃記憶體晶胞，其 中該晶胞的抹除是藉由： 對該η-井施加偏壓至2V。。；以及 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------1丨丨-- ill--1丨訂--線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 451482 6122twfl.doc/002 A8 B8 C8 D8 申請專利範圍 對該控制閘施加偏壓至-2VE(；。 _’腿㈣一航 '歹[H立' 位該NOR陣列結構包括： 憶體晶胞形成在一基底內，每一該晶 胞具有： (1) 一 η-井形成在該基底內； (2) — ρ+汲極區形成在該η-井內； (3) —浮置閘形成在該η-井的上方，該浮置閘與該基 底藉由一氧化薄層分離，所形成的該浮置閘鄰近該Ρ+汲極 區；以及 (4) 一控制閘形成在該浮置閘的上方，該浮置閘與該 控制閘是藉由一介電層分離； 其中該晶胞是形成於一二維陣列包括一複數個列位 以及一複數個欄位； 其中共享一共同列位之該晶胞的每一該控制閘連接至 一共同列位字元線； 其中共享一共同欄位之該晶胞的每一該Ρ +汲極區連接 至一共同欄位位元線；以及 其中在一欄位的該晶胞共享一共同η-井。 (請先閱讀背面之注意事項再填寫本頁) — JJi -- -------- 經濟部智慧財產局員工消費合作社印製 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089113211A 1999-12-02 2000-07-04 Flash memory cell using n+/p-well diode with double poly floating gate TW451482B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/454,490 US6181601B1 (en) 1999-12-02 1999-12-02 Flash memory cell using p+/N-well diode with double poly floating gate

Publications (1)

Publication Number Publication Date
TW451482B true TW451482B (en) 2001-08-21

Family

ID=23804821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113211A TW451482B (en) 1999-12-02 2000-07-04 Flash memory cell using n+/p-well diode with double poly floating gate

Country Status (2)

Country Link
US (1) US6181601B1 (zh)
TW (1) TW451482B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649453B1 (en) * 2002-08-29 2003-11-18 Micron Technology, Inc. Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US8288813B2 (en) * 2004-08-13 2012-10-16 Infineon Technologies Ag Integrated memory device having columns having multiple bit lines
WO2008003032A1 (en) * 2006-06-29 2008-01-03 Intel Corporation Nonvolatile memory with variable drain voltage
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7652921B2 (en) * 2007-05-11 2010-01-26 Virage Logic Corporation Multi-level non-volatile memory cell with high-VT enhanced BTBT device
US7474568B2 (en) * 2006-08-24 2009-01-06 Virage Logic Corporation Non-volatile memory with programming through band-to-band tunneling and impact ionization gate current
US7983093B2 (en) * 2006-08-24 2011-07-19 Synopsys, Inc. Non-volatile memory cell with BTBT programming
US7508719B2 (en) * 2006-08-24 2009-03-24 Virage Logic Corporation Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US9236126B2 (en) * 2013-06-17 2016-01-12 Seoul National University R&Db Foundation Simplified nonvolatile memory cell string and NAND flash memory array using the same
US9047970B2 (en) 2013-10-28 2015-06-02 Sandisk Technologies Inc. Word line coupling for deep program-verify, erase-verify and read
CN115295049A (zh) * 2022-08-11 2022-11-04 中国电子科技集团公司第五十八研究所 一种共浮栅型Flash存内计算器件及阵列结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array

Also Published As

Publication number Publication date
US6181601B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
US6034896A (en) Method of fabricating a fast programmable flash E2 PROM cell
TWI613655B (zh) 非揮發性記憶單元和相關操作方法
US6949788B2 (en) Nonvolatile semiconductor memory device and method for operating the same
JP3073645B2 (ja) 不揮発性半導体記憶装置およびその動作方法
US6144586A (en) Methods of erasing a memory device and a method of programming a memory device for low-voltage and low-power applications
US8325522B2 (en) Memory array of floating gate-based non-volatile memory cells
US6009017A (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US6160286A (en) Method for operation of a flash memory using n+/p-well diode
JP2007142398A (ja) 単層ポリシリコン不揮発性メモリーセルの駆動方法
JPH098153A (ja) 不揮発性半導体記憶装置
US7164606B1 (en) Reverse fowler-nordheim tunneling programming for non-volatile memory cell
JPH04158582A (ja) 不揮発性半導体メモリ装置
TW473989B (en) 2-bit/cell type nonvolatile semiconductor memory
TW439214B (en) ETOX cell having bipolar electron injection for substrate-hot-electron program
JP2007294861A (ja) 単層ポリシリコン不揮発性メモリーセルの動作方法
TW451482B (en) Flash memory cell using n+/p-well diode with double poly floating gate
TW461094B (en) A new single poly EEPROM cell structure, operations, and array architecture
US5844271A (en) Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US6111286A (en) Low voltage low power n-channel flash memory cell using gate induced drain leakage current
JP3162264B2 (ja) フラッシュメモリの書換え方法
US6653682B1 (en) Non-volatile electrically alterable semiconductor memory device
JP3234528B2 (ja) スプリットゲート型トランジスタの製造方法
JP3175665B2 (ja) 不揮発性半導体記憶装置のデータ消去方法
TW436791B (en) A NOR array architecture and operation methods for etox cells capable of full eeprom functions
JPH05304301A (ja) 不揮発性半導体メモリセルの書き換え方式

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent