TW451209B - Integrated memory with redundance - Google Patents

Integrated memory with redundance Download PDF

Info

Publication number
TW451209B
TW451209B TW088119601A TW88119601A TW451209B TW 451209 B TW451209 B TW 451209B TW 088119601 A TW088119601 A TW 088119601A TW 88119601 A TW88119601 A TW 88119601A TW 451209 B TW451209 B TW 451209B
Authority
TW
Taiwan
Prior art keywords
normal
bit line
spare
sense amplifier
memory cell
Prior art date
Application number
TW088119601A
Other languages
English (en)
Inventor
Heinz Hoenigschmid
Georg Braun
Andrej Majdic
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW451209B publication Critical patent/TW451209B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/702Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

451 209 A7 B7 五、發明說明( 本發明係關於一種具有備用元件之積體記憶體。 記憶體之有缺陷的記憶胞是由備用之記憶胞所取代且 以此種方式來修復記憶體,這通常已爲人所知》備用之 記憶胞因此是沿著備用之字元線或備用之位元線而配 置。在US55 68432A中例如描述一種具有備用位元線之 積體記憶體,備用之位元線是用來取代正常之位元線, 正常之記憶胞是沿著正常之位元線而配置。正常之位元 線配屬於一種讀出放大器,此種讀出放大器在記憶胞讀 出時使儲存在記憶胞中之資訊放大而往記憶體外部傳 送。在備用情況(即*正常之位元線由備用之位元線取 代之後)時 > 備用-寫入電路須使備用之位元線取代正常 之位元線而與其讀出放大器相連接。 此外,在US 5 5 68 43 2 A中描述另一種備用之槪念,此 份文件中一個備用之讀出放大器配屬於一條備用之位元 線,此種備用之讀出放大器是除了正常位元線之正常之 讀出放大器之外另外存在的》在備用情況時,具有缺陷 之正常位元線及其正常之讀出放大器是由備用之位元線 及其備用之讀出放大器所取代。 本發明之目的是提供一種積體記憶體,其具有位元 線,這些位元線連接至讀出放大器,其中各缺陷之修復 是以其它方式來進行。 上述目的是以申請專利範圍第1項之積體記憶體來達 成。申請專利範圍第7項所述之修復方法可有利地在此 種記憶體中進行。本發明有利之其它形式敘述在申請專 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 © 之 注 1 寫 本 頁 經濟部智慧財產局員工消費合作社印製 451209 A7 B7 五、發明說明( 利範圍各附屬項中。 本發明之積體記憶體具有:一種正常之位元線以便使 連接至其上之正常之記憶胞中之資料被接收或發出;一 種正常之讀出放大器,其一方面經由一條導線而與正常 之位元線相連接且另一方面與資料線相連接且其是用來 放大此種由正常之記憶胞所讀出之資料。此外,此積體 記憶體具有一種備用之讀出放大器以便在備用情況時取 代正常之讀出放大器。此種備用之讀出放大器同樣是一 方面與該條導線相連接且另一方面與資料線相連接以及 在備用情況時用來放大此種由正常記憶胞所讀出之資 料。 本發明涉及以下之認知:在讀出時經由正常之位元線 所辨認之缺陷絕大部份是由於位元線本身之缺陷或此種 連接至位元線之正常記憶胞之缺陷所造成,但即使此種 與位元線相連接之正常之讀出放大器有缺陷時,位元線 及與其相連接之記憶胞仍然是完好的。在此種情況下, 完好之位元線由備用之位元線來取代對記憶體之成功修 復是不會有助益的。反之,若有缺陷之讀出放大器及與 其相連接之位元線是由備用之元件所取代,則雖然只有 正常之讀出放大器有缺陷,相對於此處所建議之解法而 言仍會造成一種太大之費用。本發明可使有缺陷之正常 之讀出放大器由備用之讀出放大器所取代,其中此種與 有缺陷之讀出放大器相連接之正常位元線不必同時被備 用之位元線所取代。若只有正常之讀出放大器有缺陷(但 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 閱 讀 背 面 之 注 意 事 項 寫 本 頁 經濟部智慧財產局員工消費合作社印製 4 512 0 A7 B7 五、發明說明(々) 正常之位元線是完好的),則經由備用之讀出放大器在 備用情況時仍可存取(access)正常之位元線。 依據本發明之其它形式,此種積體記憶體具有一種備 用之位元線,其用來取代正常之位元線且同樣是與該條 導線相連接。在正常位元線被備用位元線所取代之情況 下,資料傳送至這些與備用之位元線相連接之備用之記 憶胞或由這些備用之記憶胞而來之資料傳送是藉由正常 或備用之讀出放大器來進行。這是由下述情況而定:正 常之讀出放大器是否亦由備用之讀出放大器所取代。 這樣所具有之優點是:正常之讀出放大器之缺陷可由 備用之讀出放大器之使用而修復,且正常之位元線之修 復可由備用之位元線之使用而修復,此二種過程是互相 獨立的。這樣即可確保一種較大之彈性。此外,現有之 備用之資源(備用之讀出放大器及備用之位元線)能以 最有效之方式來使用。 除了剛才所述之實施例以外,此種積體記憶體可依據 其它形式而具有另一備用之位元線,其是用來取代正常 之位元線且經由另一備用之讀出放大器而與資料線相連 接=於是正常之讀出放大器之缺陷可由備用之讀出放大 器來修復,正常之位元線之缺陷可藉由該正常位元線及 其正常之讀出放大器由上述另一備用之位元線及另一備 用之讀出放大器來取代而修復。 依據其它形式,此種積體記憶體具有一種可程式化之 連接元件,導線可經由此種連接元件而與正常之讀出放 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項#-·#寫本頁) -----— —訂 * — 1·!1111 ^^ . 經濟部智慧財產局員工消費合作社印製 451 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 大器相連接;另有一種可程式化之連接元件,導線可經 由此種連接元件而與備用之讀出放大器相連接,其中這 些連接元件是依據其程式化狀態而成爲導電性或非導電 性。除了這些連接元件之外,此種積體記憶體可依據其 它形式而具有一種可程式化之連接元件,經由此種連接 元件使正常之讀出放大器可與資料線相連接,另有一種 可程式化之連接元件,經由由此種連接元件使備用之讀 出放大器可與資料線相連接,其中這些連接元件依據其 程式化狀態同樣可成爲導電性或非導電性的。這些連接 元件藉由適當之程式化可使正常或備用之讀出放大器在 電性上與該導線或資料線相隔開,這是由備用情況是否 存在來決定。於是可防止一些錯誤功能且可使已驅動之 讀出放大器所受到之電容性負載最小化。 若這些可程式化之連接元件可反向地(reversible)被程 式化,使其程式化可被消除,則此種情況是特別有利的。 這樣在本發明之修護方法之範圍中在第一步驟時即可試 驗性地取代正常之讀出放大器或取代正常之位元線,且 隨後在確定仍存在一種缺陷時可將此種修復動作取消。 因此,現在已被定位之缺陷即可使用此種目前爲止尙未 使用之備用方式而被修復。 .本發明以下將依據顯示在圖式中之實施例作詳.述。圖 式簡單說明: 第1圖本發明積體記憶體之第一實施例。 第2圖本發明之修復方法之第一實施例。 -6^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) ------I ^--I -----J—·41--I ,--!!線一I {請先閱讀背面之注意事項I填寫本頁) 4g1209 A7 B7 五、發明說明(,) 第3圖本發明之修復方法之第二實施例。 第4圖積體記憶體之第二實施例。 第5圖可程式化之連接元件之實施例。 第1圖是本發明積體記憶體之實施例》此積體記憶體 是一種DRAM,雖然本發明亦可使用在其它記憶體(其 具有一種與位元線相連接之讀出放大器),例如可用在 FRAMs或FeRAMs (鐵電質記憶體)中。此記憶體具有 4個正常之讀出放大器SAi及一個備用之讀出放大器 RSA1這些正常之讀出放大器SAi分別經由二個第一可 程式化之連接元件(其形式是F 1 1至F 1 4之雷射熔絲) 而與導線對(pair)Li相連接。DRAM具有1-電晶體-1-電 容器型式之記憶胞MC (其具有一個選擇電晶體及一 個記憶電容器C % )。選擇電晶體T M之閘極是與字元線 WL相連接。記憶電容器以其一個電極而與接地相連接 且其另一個電極是經由選擇電晶體T %之可控制之區段 而與位元線BL相連接。此記憶體實際上具有許多字元 線WL和記憶胞MC,但在第i圖中只舉例式地各別列 出幾個而已。這些記憶胞是以矩陣形式配置在字元線和 位元線之相交點處。第1圖顯示4組,其分別具有4對(P air) 位元線BL。每一組之每一對(pair)位元線BL經由η-通 道型式之第一電晶體Τ1而與導線對(Li)中之一相連接。 每一組之第一電晶體T1之閘極是由一個共同之行 (column)選擇信號CSLi來控制。同一個時間點這些行選 擇信號CSLi中只有一個是驅動性的(active),因此這些 本紙張尺度適用中國囤家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項系填寫本頁) - 訂— 1:------線‘ 經濟部智慧財產局員工消費合作社印製 4 51 2 0 9 A7 B7 五、發明說明ο ) 組中只有一組之位元線對BL是與4對導線Li相連接。 此外,4個正常之讀出放大器SAi經由η通道型式之 第二電晶體Τ2以及第二可程式化之連接元件(其形式 是F1至F4所示之熔絲)而分別與資料線對(pair)DQi栢 連接。 讀出放大器SAi,RSA1是一種差動式讀出放大器。本 發明亦可用在另一種記憶體(其讀出放大器不是以差動 方式來操作)中,此種讀出放大器只與一條位元線相連 接而不是與一對位元線相連接。 此外,第1圖中之記憶體具有一種備用之讀出放大器 RSA1,其經由數對第三可程式化之連接元件(其是雷射 熔絲彤式之/F 1 1至/F 1 4 )而與導線對L i相連接且經由數 對第四可程式化之連接元件(其是雷射熔絲形式之/F 1 至/F4 )以及一對連接於這些雷射熔絲之前的第四電晶體 T4而分別與資料線對D〇i:中之一相連接。 經濟部智慧財產局員工消費合作社印製 第1圖中之積體記憶體另外具有備用之位元線對 RBL,其在本發明之其它實施例中亦可省略。此4個備 用之位元線對RBL是與多個備用之記憶胞RMC相連接, 其中第1圖只舉例式地顯示一些。記憶胞是與備用之位 元;線對之一之一條備用之位元線相連接》備用之記憶胞 RMC之構成方式與正常之記憶胞MC者相同且具有一個 選擇電晶體T w和一個記憶電容器c _。備用記憶胞RMC 之選擇電晶體T服是以其閘極來和字元線WL中之一相 連接。每一備用之位元線對RB L是經由相對應之第三電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 451 20 9 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 晶體而與導線對Li中之一相連接。第三電晶體T3之閘 極是與備用之行選擇信號RCSL相連接。 若第1圖中所示之記憶體沒有缺陷,則第一連接元件 F11至F14以及第二連接元件F1至F4不會斷開,而第 三連接元件/F1I至/FI4以及第四連接元件/F1至/F4則 斷開。於是該備用之讀出放大器RSA1完全與導線對Li 和資料線對DQi相隔開(de-coupled)且不再影響記憶體 之操作。但若確定正常之讀出放大器SAi中之一個有缺 陷,例如,第1圖中最左邊之正常之讀出放大器SA1有 缺陷時,則與其相連接之第一連接元件F11和第二連接 元件F1斷開,而在備用之讀出放大器SA1中這些連接 元件/F2至/F4以及/F12至/F14斷開,但連接元件/F1和 /F 11不斷開。由於第二電晶體T2和第四電晶體T4之閘 極經由一個共同之選擇信號SW來控制,則備用之讀出 放大器RSA1以此種方式可完全取代正常之讀出放大器 SA1。若其它正常之讀出放大器SA2至SA4中之一個有 缺陷,但第一個正常之讀出放大器SA是完好的,則此 時電性上之連接元件以相對應之方式斷開*以便進行修 復。 此外,由於在第1圖之記憶體中存在一些備用之位元 線對RBL,則修復此4組中之一組之一對或多對位元線 BL中之缺陷亦是可能的。爲了此一目的,則有缺陷之此 組(group)經由其行選擇信號CSLi所受到之驅動是不允 許的1反之,備用之一組位元線經由其備用之行選擇信 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再爹寫本頁) ,裘 ----訂---^------線、 A7 451209 ___B7_ 五、發明說明(方) 號RCS L而受到驅動。第1圖中所示之記憶體因此具有 下述可能性:可修復其讀出放大器SAi中之一之缺陷, 且可互相獨立地藉助於備用之讀出放大器RSA1或備用 之位元線RBL來修復其位元線組(group)中之一組之內部 中之缺陷。+ 若第1圖中所示之可程式化之連接元件F1至/F14是 可逆式(reversible)可程式化元件,則這樣是有利的。於 是例如在此種積體記憶體之基本狀態時可依據其製法首 先使連接元件F1至F14導通且使連接元件/F1至/F14不 導通以及依據記憶體測試範圍中所確定之缺陷來進行一 種相對應之程式化切換。第5圖顯示此種可逆式可程式 化之連接元件Fi ; /Fi,其具有一種η-通道-電晶體T, 其可控制之通道區段在第1圖之實施例中是配置成可取 代該處所示之雷射-熔絲。其閘極是與可程式化之暫存器 L之輸出端相連接,暫存器L中可選擇性地儲存一種高 電位或低電位。若暫存器L中儲存一種高電位,則此種 可程式化之連接元件Fi在電性上是導通的。反之,則其 在電性上是不導通的。 第4圖是積體記憶體之另一實施例,其中一對正常之 位元線BL經由第一電晶體T1而與導線對(Pai〇Ll相連 接。一種行選擇信號CSL 1傳送至第一電晶體T 1之閘極。 導線對L 1經由可程式化之連接元件F 1 1 ,/F 1 1而一方面 與正常之讀出放大器SA1相連接且另一方面與備用之讀 出放大器RSA1相連接。正常之讀出放大器SA1經由一 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------I I ^----7^"裝--------訂---Ί-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 51 2 Ο £ Α7 Β7 五、發明說明(9 .接 -1 1 目 f 件 元 接 a 之 Q J D 化 對式 線程 料可 資對 與一 而由 F1經 件A1 元RS 接器 連大 之放 化出 式讀 程之 可用 對備 對 線 料 資 與 而 4 晶 第電 在五 體第 憶Μ 記二 此由Α2 ,經RS 外其器 此 > 大 。“放 Β 接 R 出 連對謓 相線之 Q1元用 纟位備 之舾 用一 備另 有與 具而 中Τ5 團體 五 餐 ο 接 I 遵 目 式 L S 程 C R 可 號對 信一 擇由 選經 行Α2 之RS 用器 備大 與放 是出 極讀 閘之 之用 Τ5備 體一 晶另 電該 相 接 之 匕 /1 件 元 接 a 2 F 之 件化 元式 接程 接 -i- 逋 相 1 Q D 對 線 料 資 與 而
射 雷 可為 之可 示亦 所如 圃例 4 1 # 2 第 F 式 逆 可 之 及 述 已 中 圖 5 第 為 可 其 是 。 式件 方元 之接 利連 有之 但化 。式 絲程 熔可 1 代 A S 取 器來 大A1 放RS 出器 讀大 之放 常出 正讀 在之 ,用 中備 體之 億聯 記並 之其 示與 所由 圖可 4 時 第陷 在缺 有 重換 ί切 此It 行F1 進" 應 πΗΑ 不/ 若件 0元 和 (請先閲讀背面之注意事項再_填寫本頁) 時 用 作 代 接 i- 0 使 是 式 方 之 當 適 則 成 開 斷 或 態 狀 通 導 非 之 反 放備 出若 讀。 之態 常狀 正通 代導 取非 以成 Α1換 s J R 切 器 1 大 放 出 謓 之 用 備 此 用1’ 使SA 應器 若大 和 F 件 元 接 建 MU 貝 態 狀 通 導 非 成 換 切 BL亦 R 1 2 對 F 線件 元元 位接 之建 用則 之 常 正 代 取 來 用 非 並 對 線 元 訂---11 線、 經濟部智慧財產局員工消費合作社印製 之 常 正 若 , 之 反
缺 有 胞 憶 記 之 常 正⑴器 2是大 接h放 連1T出 相SA讀 其器之 與大常 或放正 陷出-是 缺讀:而 有之—— BL常代 對正取 線則來 元 ’A1 位陷RS 器 大位 放一之 出常 讀正 之和 用A1 ry·! 備 由 是 不 用然 備 。 一 代 另取 由來 ._- 2 同 L RW 共 R 須對 B 線動 對元驅 線位到 元之受 上 ft πνπ 驅 須 時 同 且 器 大 放 出 讀 之 用 備 和 鋪 R 信號 擇信 選擇 行選 上 ί 了 /i 禁之 須用 後備 逑 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 451209 A7 B7 五、發明說明(^) 在此情況下此連接元件F2 1持續地切換成導通狀態且連 接元件F1,/F1,F11和/FI1切換成非導通狀態。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項#填寫本頁) 上述之實施例所具有之優點是:正常之讀出放大器SAi 中之一缺陷可由備用之讀出放大器RS A 1所修復而不必 使用備用之位元線RBL2。正常位元線BL之使用可藉由 備用之讀出放大器RSA1之使用來達成。因此可使用備 用之位元線RBL2來修復正常位元線BL之缺陷,正常 之位元線BL是與另一正常之讀出放大器SAi相連接(未 顯示在第4圖中)。須注意:特別是第4圖只顯示實際 記憶體之很小之一部份,實際之記憶體事實上具有很多 正常之讀出放大器SAi»第4圖因此不能解釋成:一個 各別之備用之讀出放大器RSA1 (不具有任何備用之位 元線)和另一各別之備用之讀出放大器RSA2 (具有備 用之位元線RBL2)配屬於每一正常之位元線對BL且因 此亦屬於與其相連接之正常之讀出放大器SA1。反之, 備用之讀出放大器RSA1實際上配屬於多個正常之讀出 放大器SAi,這就像例如由第1圖中可推知者一樣。另 一備用之讀出放大器RSA2同樣可配屬於多個正常之讀 出放大器SAi(其具有所屬之正常之位元線對BL),RSA2 可取代這些SAi中之一。 在前述之記憶體中進行一種記憶體測試是可能的,其 中資料經由資料線對DQ 1及正常之讀出放大器SAi,導 線對Li以及正常之位元線對BL而寫入記憶胞MC中且 @後由記憶胞中又以相反方向讀出。因此若確定有缺陷 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 4 51 20 9 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 且可測定此種缺陷是否和正常之讀出放大器SAi中之一 或正常之位元線對BL中之一有關時,則可依據此種測 試結果適當地使相關之正常之讀出放大器SAi由備用之 讀出放大器RSA1所取代或依據相關之缺陷使正常之依 元線對BL或4對位元線BL之所有各組位元線由相對應 之備用之位元線RBL所取代。 第2圖顯示第1圖之積體記憶體用之修復方去之實施 例,該記憶體具有第5圖之可逆式可程式化之連接元件 F1至/F 14。首先使資料經由正常之讀出放大器SAi而寫 入及讀出以便對記憶胞MC進行測試=若確定無缺陷, 則結束此種測試且此記憶體被視爲完好。反之,若確定 有缺陷,則並不淸楚此種缺陷是否屬於相關之正常之讀 出放大器SAi或屬於位元線BL中之一或屬於此種與位 元線相連接之記憶胞MC,此時相關之正常之讀出放大 器SAi須由備用之讀出放大器RSA1所取代。然後對這 些先前已確定有缺陷存在之記憶胞重複地檢查。若因此 可去除這些缺陷,則此種缺陷事實上位於該已被取代之 正常之讀出放大器SAi中而可結束此種修復方法。但若 此種缺陷位於其它地方,則正常之讀出放大器SAi不可 藉由備用之讀出放大器RSA1來修復,而是這些與此正 常之.睛.出放大器S A i相連接之疋常之位元線B L須由備 用之位元線RBL來取代。然後結束此種修復方法,因爲 此種缺陷很明顯地不是位於正常之讀出放大器SAi中, 而是位於其所屬位元線B L中之一之中》 -13- 閱 讀 背 之 注 項 再. 填 頁 訂 線 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 45Ί 2 A7 B7 五、發明說明) 第3圃顯示第1圖之記億體用之其它修復方法。各記 億胞亦藉由資料之寫入和謓出而以上述方式來測試。若 確定有缺陷存在,且不清楚是否正常之讓出放大器SAi 中之一個有缺陷或與其相連接之正常之位元線BL有缺陷 時,則在本方法中首先使相對應之正常之位元線BL由備 用之位元線RBL·來取代。 然後對這些在先前之測試中己確定有缺陷之記憶胞言 測試。因此,若確定未存在任何缺陷,則此種修復顯然 已成功且此種缺陷事實上是位於已被取代之正常之位元 線中之一條中。但若確定其它地方存在一種缺陷,則不 需修復這些位元線而是使相對應之正常之讀出放大器 SAi由備用之讀出放大器RSA1所取代。已確定之缺陷 依據情況顯然只會由於已被取代之正常之讀出放大器 S Ai而存在。因此結束此種修復方法。 在第2和第3圖之修復方法中,須依據各別已進行之 修復來對可程式化之連接元件F 15 ... ,/F 1 4進行程式化。 這些連接元件可保存一種較佳是可逆式可程式化型式 (例如顯示在第5圖中者)之修復。這些連接元件之程 式化在進行上述之修復方法時可能須改變很多次。 符號說明 SAi…正常之讀出放大器 .....RSAlsRSA2,··備用之讀出放大器 .. TM,TW…選擇電晶體 …記憶電容器 WL…字元線 -1 4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項¢1株寫本頁) 裝--------訂i—Ί-----線}「 經濟部智慧財產局員工消費合作社印製 A7 451209 _B7_ 五、發明說明(3 ) F1~F4,F11〜F14…可程式化之連接元件或雷射熔絲 MC…記憶胞 RMC…備用之記憶胞 BL…位元線 RBL,RBL2…備用之位元線對 Li…導線 T,T1,T2ST3,T4,T5 …電晶體 DQi…資料線對 L…暫存器 (請先閱讀背面之注意事項再填寫本頁) 訂: -I線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 451209 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製
    六、申請專利範圍 1. 一種積體記憶體,其特徵爲包括: —一種正常之位元線(BL),以傳送資料至連接於其上之 正常之記憶胞(MC)或使資料反向地由正常之記憶胞 (MC)傳送至正常之位元線(BL), 一正常之讀出放大器(SA1),其一方面經由導線(L1)而與 正常之位元線(BL)相連接且另一方面與資料線(DQi) 相連接以及用來放大此種由正常之記憶胞(MC)所讀出 之資料, 一備用之讀出放大器(RSA1),其在備用情況時用來取代 正常之讀出放大器(SA1),SA1同樣一方面與導線(L1) 相連接且另一方面與資料線(DQi)相連接以及在備用 情況時用來放大此種由正常之記憶胞(MC)所讀出之資 料。 2 ·如申請專利範圍第1項之積體記憶體,其中 —具有一種備用之位元線(RBL),其用來取代正常之位元 線(BL)且同樣是與導線(L1)相連接, 一在正常之位元線(BL)由備用之位元線(RBL)所取代之情 況下,資料由此種與備用之位元線(RBL)相連接之 備用之記憶胞(RMC)發出或傳送至此種備用之記憶胞 (RMC)時是藉由正常之讀出放大器(S A 1)或備用之讀出 放大器(RSA1)來進行。 3 .如申請專利範圍第1項之積體記憶體,其中具有另一 備用之位元線(RBL2),其用來取代正常之位元線(BL) 且經由另一備用之讀出放大器(RSA2)而與資料線 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) r 衣--------訂,---Ί.-----線 (請先閲讀背面之注意事項再填寫本頁) 451209 A8 B8 C8 _ DS 六、申請專利範圍 (DQ1)相連接。 (請先閱讀背面之注意事項再填寫本頁> 4.如申請專利範圍第1項之積體記憶體’其中 一具有一種可程式化之連接元件(F11),導線(L1)經由F11 而與正常之讀出放大器(S A I)相連接’ —具有一種可程式化之連接元件讲1’1)/,導線(L 1)經由/F 1 1 而與備用之讀出放大器(RSA 1)相連接, 一各連接元件依據其本身之程式化狀態而成爲非導電性 或導電性》 5 .如申請專利範圍第1項之積體記憶體,其中 —具有一種可程式化之連接元件(F1),正常之讀出放大 器(SA〗)經由F1而與資料線(DQ1)相連接, —具有一種可程式.化之連接元件(/F1) >備用之讀出放大 器(RSA1)經由/F1而與資料線(DQ1)相連接, 一各連接元件依據其本身之程式化狀態而成爲非導電性 或導電性。 6·如申請專利範圍第4或第5項之積體記憶體,其中這 些可程式化之元件(?11,/1?11/1,/^1)是可逆式可程式化 的。 經濟部智慧財產局員工消費合作社印製 7. —種積體記憶體之修復方法,該積體記憶體包括: ——種正常之位元線(BL),以傳送資料至連接於其上之 正常之記憶胞(MC)或使資料反向地由正常之記憶胞 (MC)傳送至正常之位元線(BL), 一正常之讀出放大器(S A 1),其一方面經由導線(L1)而與 正常之位元線(BL)相連接且另一方面與資料線(D Q 1) -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮〉 4 51 2 0 9 ABCD 六、申請專利範園 相連接以及用來放大此種由正常之記憶胞(MC)所讀出 之資料, (請先閱讀背面之注意事項再填寫本頁〕 一備用之讀出放大器(RS A 1),其在備用情況時用來取代 正常之讀出放大器(SA1),SA1同樣一方面與導線(L1) 相連接且另一方面與資料線(DQ1)相連接以及在備用 情況時用來放大此種由正常之記憶胞(MC)所讀出之資 料, ——種備用之位元線(RBL),用來取代正常之位元線 (BL)- 其特徵爲具有以下各步驟: 一正常之讀出放大器(S A】)和正常之位元線(BL)是利用這 些連接於其上之正常之記憶胞(MC)來測試, 一正常之讀出放大器(S A 1)有缺陷時是由備用之讀出放大 器(FLS A 1)所取代且正常之位元線(BL)或正常之記憶胞 (MC)有缺陷時是由備甩之位元線(RBL)來取代。 8 .如申請專利範圍第7項之修復方法,其中備用之位元 線(RBL)同樣是與導線(L1)相連接,其具有以下各步 驟. 經濟部智慧財產局員工消費合作社印製 —正常位元線(BL)之正常之記憶胞(MC)是藉由正常之讀 出放大器(S A 1)之寫入和讀出來測試, 一在有缺陷時正常之位元線(BL)藉由備用之位元線(RBL) 來取代, —備用之位元線(RBL)之備用之記憶胞(RMC)是藉由正常 之讀出放大器(S A 1)之寫入和讀出來測試, -1 8- 本紙張尺度適用t國國家標準(CMS ) A4規格(2]0X297公釐) 451209 as B8 C8 D8 .…' ~ 1 ' 11六、申請專利範園 一因此若須重新確定一種缺陷’則正常之位元線(BL)不 須由備用之位元線(RBL)來取代而正常之讀出放大器 (SA1)須由備用之讀出放大器(RSA1)來取代。 9.如申請專利範圍第7項之修復方法,其中具有以下各 步驟: 一正常位元線(BL)之正常之記憶胞(MC)是藉由正常之讀 出放大器(SA1)之寫入和讀出來測試, 一在有缺陷時正常之讀出放大器(SA1)是藉由備用之讀出 放大器(RSA1)來取代, 一正常位兀線(BL)之正常記憶胞(MC)是藉由備用之讀出 放大器(RSA1)之寫入和讀出來測試, 一因此若須重新確定一種缺陷,則正常之讀出放大器(SA) 不須由備用之讀出放大器(RS A 1)來取代而正常之位元 線(BL)是由備用之位元線(RBL)來取代。 經濟部智慧財產局員工消費合作社印製 -紙 本 準 家 國 國 中 用 I適 I釐 公 7 9 2 (請先閱讀背面之注意事項再填寫本頁)
TW088119601A 1998-12-22 1999-11-09 Integrated memory with redundance TW451209B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19859518 1998-12-22

Publications (1)

Publication Number Publication Date
TW451209B true TW451209B (en) 2001-08-21

Family

ID=7892294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119601A TW451209B (en) 1998-12-22 1999-11-09 Integrated memory with redundance

Country Status (8)

Country Link
US (1) US6396750B2 (zh)
EP (1) EP1141834B1 (zh)
JP (1) JP2002533858A (zh)
KR (1) KR100632528B1 (zh)
CN (1) CN1146792C (zh)
DE (1) DE59902603D1 (zh)
TW (1) TW451209B (zh)
WO (1) WO2000038065A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273245A (ja) * 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
US7747502B2 (en) * 2002-06-03 2010-06-29 Research Affiliates, Llc Using accounting data based indexing to create a portfolio of assets
KR100675295B1 (ko) * 2005-10-19 2007-01-29 삼성전자주식회사 반도체 메모리 장치
JP5547636B2 (ja) * 2007-08-29 2014-07-16 アギア システムズ インコーポレーテッド 冗長性を有するセンス増幅器
CN103366791B (zh) * 2012-03-30 2017-04-12 硅存储技术公司 即时可调整读出放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466762A (en) * 1987-09-08 1989-03-13 Mitsubishi Electric Corp Semiconductor memory device
JPH05166396A (ja) 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
JPH07182893A (ja) 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体記憶装置
JPH07272499A (ja) * 1994-03-30 1995-10-20 Mitsubishi Electric Corp 半導体記憶装置
US5495445A (en) * 1994-05-31 1996-02-27 Townsend And Townsend And Crew Redundancy scheme for memory circuits
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
US5497347A (en) * 1994-06-21 1996-03-05 Motorola Inc. BICMOS cache TAG comparator having redundancy and separate read an compare paths
KR0172393B1 (ko) * 1995-11-22 1999-03-30 김광호 탄력적인 컬럼구제 기능을 가지는 반도체 메모리 장치
US5732030A (en) * 1996-06-25 1998-03-24 Texas Instruments Incorporated Method and system for reduced column redundancy using a dual column select
JP3361018B2 (ja) * 1996-11-11 2003-01-07 株式会社東芝 半導体記憶装置
WO2000038066A1 (de) 1998-12-22 2000-06-29 Infineon Technologies Ag Integrierter speicher mit redundanz

Also Published As

Publication number Publication date
US6396750B2 (en) 2002-05-28
CN1331819A (zh) 2002-01-16
KR100632528B1 (ko) 2006-10-09
CN1146792C (zh) 2004-04-21
EP1141834B1 (de) 2002-09-04
WO2000038065A1 (de) 2000-06-29
JP2002533858A (ja) 2002-10-08
EP1141834A1 (de) 2001-10-10
DE59902603D1 (de) 2002-10-10
US20020003728A1 (en) 2002-01-10
KR20010086144A (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
TW512359B (en) Semiconductor memory device
TW519654B (en) Integrated semiconductor-memory with redundant units for memory-cells
US20080266990A1 (en) Flexible redundancy replacement scheme for semiconductor device
CN102385934B (zh) 用于位单元修复的方法和装置
TW401575B (en) Semiconductor memory device capable of block writing in large bus width
JP2000215687A (ja) 冗長セルを有するメモリデバイス
DE102007058418A1 (de) Fehlerkorrektur in Speicherbauteilen
TW466498B (en) Semiconductor memory arrangement with BIST
US6178126B1 (en) Memory and system configuration for programming a redundancy address in an electric system
TW490842B (en) Semiconductor integrated circuit apparatus
CN101399088A (zh) 用于快闪存储器中的动态位替换的列冗余ram
JPS59144098A (ja) 半導体記憶装置
CN1182536C (zh) 用于半导体存储器的并行冗余方法和装置
EP0881571B1 (en) Semiconductor memory device with redundancy
US20010006481A1 (en) Integrated semiconductor memory with a memory unit for storing addresses of defective memory cells
TW400474B (en) Wordline and bitline redundancy with no performance penalty
US20030053328A1 (en) Column repair circuit in ferroelectric memory
TW451209B (en) Integrated memory with redundance
TW480494B (en) Method for testing a semiconductor memory, and semiconductor memory with a test device
US6178124B1 (en) Integrated memory having a self-repair function
JP3483724B2 (ja) 不揮発性半導体記憶装置
TW484136B (en) Integrated memory with memory-cells and reference-cells
JP4257353B2 (ja) 半導体記憶装置
US6650577B2 (en) Integrated semiconductor memory having memory cells in a plurality of memory cell arrays and method for repairing such a memory
TW475179B (en) Integrated memory with memory-cells and reference-cells

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees