TW449864B - Process of forming a semiconductor device - Google Patents

Process of forming a semiconductor device Download PDF

Info

Publication number
TW449864B
TW449864B TW089105338A TW89105338A TW449864B TW 449864 B TW449864 B TW 449864B TW 089105338 A TW089105338 A TW 089105338A TW 89105338 A TW89105338 A TW 89105338A TW 449864 B TW449864 B TW 449864B
Authority
TW
Taiwan
Prior art keywords
etching
layer
forming
gate
stack
Prior art date
Application number
TW089105338A
Other languages
English (en)
Inventor
Hakku Rei Chan
Yongu-Ji Tom Rii
Puku Min Nyuen
Moosumi Buhato
Wei Edwin Wu
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW449864B publication Critical patent/TW449864B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

A7 B7 i 49864 五、發明說明(1 ) 扭關專利中_辛 本案已申請美國專利,中請日1999/〇3/25, 09/276,269 - ° 發明範_ 本發明大致有關㈣成半導體裝置的程序,且尤其有關 於形成具有間隔層的半導體裝置的程序。 先前技藝銳昍 間隔層因爲多種不同理由而用於半導體裝置,由於尺寸 變小而且程序整合變的更複雜’所以形成能順利通過程序 的間隔層變的更難,圖!包括—半導體裝置的圖形以説明 習用的一些問題,在半導體基材1〇〇上形成閘介電層Η], 閘極層114,及介電封蓋層116,圖】中最右邊電晶體上的 介電封蓋層116已去除,執行後續程序以決定閘極lu與介 電封蓋層116的圖案,在基材及閘堆疊上形成薄氧化層ιΐ8 及氮化層(圖1 )。 蝕刻氮化層以形成間隔層12〇,在同向異性蝕刻中,氮 化層的露出角會蝕刻的更快,氮化層角落的快速蝕刻率產 生各間隔層120的一般三角形的形狀。間隔層12〇底部與中 央及最左電晶體的寬度是W1,而間隔層120底部與中央及 最左電晶體的寬度是W2,改良該形狀(更像矩形及寬度— 致)的嘗試並沒有完全成功。 間隔層120之後形成摻雜區域102,因爲W 2小於w 1,所 以換雜劑在閘極層114下方更深入向最右電晶體擴散,此 差異在電晶體之間產生不同的電性特徵,中央及最左電晶 -4- 本紙張尺度適用1ί7國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注意事項再填寫本頁)
^ ------ -- 訂·— — — — — —I- I 經濟部智慧財產局員工消費合作社印制衣 A7 ^364 9 86 d____B7_一 五、發明說明(2 ) 體的通道長度(即摻雜區域102 (接近閘極層114的相對邊) 之間的距離)大於最右電晶體。較長通道長度的電晶體通 常比具有較短通道長度的電晶體操作的慢,若減少中央及 最左電晶體的通道長度,則最右電晶體的通道長度也可能 會減少。最右電晶體的通道長度的減少會產生無法接受的 低通道穿透電壓,高漏電流,無法接受的低門檻電壓,或 是其他類似問題。 在圖2的基材上形成中間層介電(ILD )層1 3,其包括:薄 氧化膜130,薄氮化膜132,及厚氧化膜134。摻雜區域 102的最左與中央電晶體之間的ILD層1 3上形成接觸開孔 142 ’形成開孔142時,開孔中會有更多間隔層120因蝕刻 而消失,在一些例子中,會露出部分的閘極層丨14,虛線 120表示接觸蚀刻之前的間隔層形狀,而實線121表示接觸 蚀刻之後的間隔層形狀,在開孔142中形成傳導柱146,雖 然傳導柱146未與閘極層1 14電的連接,間隔層12 1的腐蝕 仍允許傳導柱146與閘極層114接觸,閘極與摻雜區域! 的電氣短路會使裝置失效。 圖示簡單説明 以下僅説明本發明的範例,本發明並不受附圖的能改 良,其中相同數字表示類似元件,而其中:
圖1,2分別是形成摻雜區域及傳導柱之後部分半導體基 材的剖視圖; A 圖3到8包括形成丰導體裝置期間部分半導體裝置基材的 剖視圖。 -5- 本紙張尺度適用中國园家標準(CNS)A4‘規格(210 X 297公餐)" --- (請先閉讀背面之注意事項再填寫本頁) ---- 經濟部智慧財產局員工消費合作杜印製 ,I5Jίί — ΙΙΙΙΙ — — — — — — — — — — — — — — —--- - 經濟部智慧財產局員Η消費合作杜印製 4 4 9 86 4 A7 B7 五、發明說明(3 ) 熟於此技術者可瞭解圖中的元件並未按照比例目的在簡 化及明晰,例如圖中部分元件的尺寸相對於其他元件已作 放大,以有助於瞭解本發明的實施例。 詳細説明_ 一種形成半導體裝置之程序包括:在基材之中或之上形 成一實質垂直邊:在基材上及沿著垂直邊形成一層;及蚀 刻該層以形成一間隔層。執行蝕刻俾:(丨)一蝕刻化學中 各含氟蝕刻類在每一其他原子具有至少5個氟原子之比 率:(2 )在低於約500毫托之壓力下執行蝕刻;或者在低於 约0.75瓦/cm2之功率密度下執行蝕刻。當形成與圖案層堆 疊相鄰之間隔層時’其中堆疊具有不同高度,或是當形成 與間隔層相鄰之傳導結構時,此程序特別有用。本發明由 申請專利範圍界定,因此閱讀以下説明後將可更加險解。 圉3是半導體裝置基材30的部分圖形,本發明中的半導 趙裝置基材30包括:單晶半導體晶圓,絕緣層上半導體, 或是半導體裝置中使用的任何它種基材,在圖3的2個部分 中,基材3 0的左邊部分在記憶體陣列中,此實施例中的記 憶體陣列是形成中的靜態隨機存取記憶體(SRam)陣列, 明確而言’左邊部分是2個相鄰記憶格之間會形成的位元 線接觸位置,在其他實施例中,可以用浮閘記憶體陣列或 是它種記憶體陣列取代SRAM,基材3 0的右邊部分在周邊 區域,即記憶體陣列的外部。 在基材30上依序形成閘介電層32 ’閘極層34,及氮化 封蓋層3 6 ’閘介電層3 2具有約1到1 5毫微的厚度,間極層 -6- 衣紙張反度適用中0國家標準(CNS)A4規格(210 X 297公爱〉 . -衣--------訂.---!_線— (請先閱讀背面之注意事項再填寫本頁) 449864 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(4 ) 3 4具有約1〇〇到300毫微的厚度,而氮化封蓋層3 6具有約 50到150毫微的厚度,各層可包括至少一個別膜。 氮化封蓋層3 6從丰導體裝置的周邊區域(圖3的右邊部分) 的電晶體中去除,氮化封蓋層3 ό仍在記憶體陣列(圖3左 邊部分)的記憶格之上,剩下的氮化封蓋層3 6及閘極層3 4 分別打上圖案以形成閘堆疊31,33,35。因此在此步驟 後,閘堆疊31,33具有一層(氮化封蓋層36)它不是閘堆 疊35的一部分,間堆疊31,33及閘堆疊35的高度大致不 相同,閘堆疊31,33约是閘堆疊35高度的2倍,在另一實 施例中’閘堆疊3 1,3 3的高度至少約是閘堆疊3 5高度的 1.25倍,在任一情況下閘堆疊31,33的高度都大致大於 閘堆疊35的高度,閘堆疊31,33,35大致具有垂直邊。 在閘堆疊3 1 ’ 3 3,3 5上形成保護層3 8,且具有约5到 2 0毫微的厚度用以在後續程序中保護閘極層3 4的側壁, 在基材上形成相稱的絕緣層3 9,絕緣層的厚度約爲5 〇到 80毫微,用於保護層38及絕緣層39的材料必須不同,而 材料的選擇是依下面層及基材30而定,在一非限定實施例 中,保護層38是氧化層而絕緣層39是氮化層。 絕緣層3 9是同向異性#刻以便沿著閘堆叠3 1,3 3,3 5 的相對邊而形成侧壁間隔層4 2,間隔層4 2約是方形(剖視) 間隔層4 2的底部(最接近基材)具有大致相同的寬度,即約 疋堆叠高度的一半。通常各間隔層42,從中點到相鄰堆昼 的間隔層42宽度至少是底部寬度的〇.9倍,而且間隔層42 的底部寬度大致在2種閘堆疊中是相同的(圖4 ),通常閘堆 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I :----— — — ——--^-------—訂---------線 — (請先閱讀背面之注意事項再填寫本頁) 4 經濟部智慧財產局員工消費合作社印製 49864 A7 ...... ................. B7______ 五、發明說明(5 ) 疊35旁邊間隔層42的底部寬度是閘堆疊31,33旁邊間隔 層42的底部寬度的至少〇.9倍。 間隔層4 2的外形對於蝕刻條件很靈敏,蝕刻化學一般包 括含氟類及至少一選擇性增強或聚合物抑制類。蚀刻化學 中所有的含氟類應該在含氟類令的每個其他原子具有至少 5個氟原子。例如,五氟化磷(ρρ5),六氟化硫π。),六氟 化硒(SeFe),六氟化碲(TeF6)等。PFs在每硫原子中具有5 個氟原子,而SF0,SeFe,丁6?6分別在每硫,硒,碲原子中 具有6個氟原子《注意幾乎所有的含竣及含矽氣體在分子 的所有其他原子中不具有至少5個功能原子,ρρ·5,SF6, SeF6,TeF6S 氣體。 可加入蝕刻化學的其他類例子是:溴化氫(HBr),氣化氫 (HCi) ’三溴化硼(BBrJ,三氣化硼(BCl3),溴(Βγ2),氣 (C12),氧(Ο:),氮(NJ等。這些其他類有助於改良氮化層 與氧化層之間的蝕刻選擇性(若絕緣層3 9是氮化層而保護 層3 8是氧化層)。若這些其他類的濃度太高,則對於間隔 層4 2的外形有不良影響,通常這些其他類約是總蝕刻化學 禮積的11到20%。 氣壓及射頻功率密度對於間隔層42外形也有影響,通常 高壓及高射頻功率密度會導致更強烈的蝕刻情況因而不利 於間隔層4 2的外形。壓力一般是5 〇到2〇〇毫托,而功率密 度一般是0.15到0.75瓦/cm2,一般藉由反應離予蝕刻來蝕 刻’有無磁場增強之下都可執行蝕刻。 雖然關於蝕刻已提及數個參數,但是對於達成方形的側 -8, 本紙張尺t S @家標準規格(21〇 x 297公互 (請先閲讀背面之注意事項再填寫本頁) "i------ 訂-------一線 — 經濟部智慧財產局員工消費合作社印製 - » A7 ______B7 _ 五、發明說明(6 ) 壁間隔層42—定需要的參數或是其组合仍是未知的,程序 可限定於使用的独刻工具,換言之一姓刻工具所需的不_ 定是另一者需要的。 蝕刻程序形成的間隔層4 2可以用以下參數(所有的値都 是估計)在2 0 0毫托直徑晶圓中執行蚀刻程序: 設備:應用材料公司(AMAT)的P52 00MxPtm聚梦姑刻 室 蚀刻化學:8?6在60到l〇〇sccm HBr 在 7 到 20 seem 功率;50到200瓦 功率密度:0.20到0.40瓦/cm2(根據沿著基材主要表面 的表面積) 壓力:40到120毫托 場:0到100高 AMAT PWOOMXP^1聚矽蝕刻室是由加州聖塔市的應用材 料公司製造,在一特定非限定實施例中,使用的蝕刻參數 是 80 seem SF6,10 seem HBr,100 瓦及 1〇〇 毫托。 蝕刻部分的基材3 0即可持續半導體裝置的程序(圖5 ), 使用離子植入以執行蝕刻,如箭號5 4所示,虛線5 2是基 材3 0及間隔層4 2中穿入或摻雜位準,因爲侧壁間隔層4 2 約疋方形,各有近似垂直的外側表面,所以基材中的摻雜 會與間隔層的外緣對齊。 用回火步驟產生摻雜部分以形成摻雜區域62(圖6),捧 雜區域62是圖1電晶體的源極/汲極(電流極),注意閘極 -9- 本紙張尺度iSffl巾國國家標準(CNS)A4祕(2W X 297公S ')" (請先閱讀背面之注意事項再填寫本頁)
"-----I--訂----I ---I I I n 1 K I _ 4 4 9 864 A7 ___B7____ 五、發明說明(7 ) (控制極)層34蓋在摻雜區域62之上,其覆蓋量對於閘堆 要31 ’ 33及35的電晶體而言是相同的(如尺寸〇3)。因此 3個電晶體的通道長度約相同’可以在不使周邊電晶體的 電氣參數受到不利影響之下’將半導體裝置作的更小可作 出更快的s己憶格電晶趙。因此所有同型電晶體(如所有的〇 型或ρ型電晶體)應該大致有相同的通道長度,漏電流,門 撤電壓等,不必使用額外的測試結構以使閘堆疊的不同高 度特性化》 程序在圖7中持績’在閘堆疊31,33,35上形成ILD層 7 0 ’ ILD層70包括:第一蝕刻阻止膜72 ’第二蝕刻阻止 膜74,及厚絕緣膜76,第一蝕刻阻止膜72通常是氧化層 具有約15到40毫微的厚度’而第二餘刻阻止膜74通常是 層狀氮化膜具有约5 0到100毫微的厚度。層狀氮化膜可以 是分開或連續的層,以便在接近第一蝕刻阻止膜之處大致 是化學計量矽氮化層’以及在相對邊上是含許多矽或者幾 乎都是梦。第一及第二蝕刻阻止膜的合併厚度應該不大於 約100毫微·’在其他實施例中可用單一蝕刻阻止膜取代第 一及第二蝕刻阻止膜72,74,且具有與二氧化矽及氮化 碎不同的蝕刻特性,厚絕緣膜7 6具有約5〇〇到丨5〇〇毫微的 厚度,且一般是至少一個氧化膜。在此特別實施例中,厚 絕緣膜76是矽化磷硼玻璃,使用化學機械研磨法, 防蝕回程序等以使JLD層7 0平面化。 蚀刻ILD層7 0以界定開孔7 8,該蝕刻順序不必維持間隔 層4 2的方形’但是在此特定實施例中,蝕刻後剩下的間隔 -10- 本紙張尺度適用中國@家標率(CNS)A4規格(210 * 297公餐)" (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 A7 449864 __B7_____ 五、發明說明(8 ) 層必須使後績形成的傳導柱不與閘堆疊3 1,3 3的閘極層 3 4接觸。 使用八氟丁晞(C4F8) ’ 一氧化碳(c〇),及四氟化碳(CF4) 其比率約爲1 : 7 : 〇,5(C4F8 : CO : CF4)以去除多數的膜 7 6,到達第二蝕刻阻止膜7 4之前或之後,即中止Cf4以改 良下方第二蝕刻阻止膜72的選擇性,使用氧(〇2)及氟甲皡 (CH3F)其比率約爲2 : 1至5 : 1( 〇 2 : CH3F)以姓刻第二蚀刻 阻止膜’使用比率約爲7 : 1(C0 : C4F8)的C0及C4F8以蝕刻 第一蝕刻阻止膜7 2。第一及第二蝕刻阻止膜的蝕刻期間的 RF功率,於用以蝕刻厚絕緣膜76時是約2〇到1〇〇„/(>的rf 功率’至於稀有氣體如氬,氦等在任何部分或所有蝕刻中 都可使用,所有的其他蝕刻參數都是習用的。 在圖7的蝕刻程序中已將間隔層79及氮化封蓋層36蝕 去,惟仍有夠多的氮化封蓋層3 6及間隔層7 9可防止在閘 極層34及後續形成的傳導柱之間形成漏極路徑或短路。 在圖7的開孔78之中形成傳導柱73,在ILD 70上及開孔 7 8之中形成傳導層’使用c MP,回蚀程序等將開孔7 8外 部的部分傳導層去除以形成傳導柱73,傳導層一般包括複 數個傳導膜,在—實施例中,鈦(Ti),氮化鈦(TiN),鎢 (w)是循序沈積,而且將τ i/TiN/w複合物研磨。在此特別 實施例中,傳導柱7 3是位元線接觸結構,在其他實施例中 則形成區域連接結構,用至少一個其他耐高溫金屬(鎢, 鉛’细等)或是其氮化物取代Ti及TiN,多數的傳導柱是识 而且可以用一材料(多數是銅或鋁或是其他傳導材料)來取 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 衣------訂---------線丨 經濟部智慧財產局員工消費合作社印製 4 4 9^864 A7 B7 五、發明說明(9 ) 代。 持續程序以形成一大致完成的半導體裝置8〇(圖8),形 成互連82其與傳導柱73電的連接,而且在互連82上形成 被動層。在此特別實施例中’ SRAM陣列(圖8的左邊)中 的互連82疋位元線,互連多數是鋼或鋁且包括黏著或障礙 膜,半導體裝置中也可作其他電的連接(但是未示),若必 要也可增加額外的ILD層及互連層。 上述實施例的程序可產生更強力的間隔層程序,以改良 精密半導禮裝置中的程序複雜性,程序是可再製的(基材 之間的變化較少),以允許從電晶體到電晶體更強的定比 例及更平均的電氣特徵。而並產量增加又耐用。 上述程序適用於形成在間隔層相鄰處的其他傳導結構, 例如傳導柱7 3及互連8 2的合併可以用雙置入互連來取 代,而且可以在離開基材更遠之處形成該結構,例如互連 的上層可經由互連中間層中的開孔而與互連的下層接觸, 使用上述程序可形成間隔層及傳導結構,程序也可形成置 入閘極,在此實施例中,可形成絕緣層,而且用絕緣層中 沿著開孔壁面形成的側壁間隔層來定圖案,可沿著基材的 凹溝壁面形成間隔層。 在上述説明中,已用特定實施例說明根據本發明,惟一 般數所其可些可以在不違反後附申請專利範圍之下作各種 改良及變化,因此應將説明書及圖形視爲敘述性質而非一 種能改良,而且所有的這些改良都要包括在本發明的範圍 中。 -12· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線| 經濟部智慧財產局員工消費合作社印製 4 49864 A7 B7 五、發明說明(1〇 ) 已用特定實施例來説明本發明的利益,其他優點,及問 題的解決方法’惟可導致任何利益,優點,或解決方法的 這些利益,優點’問題的解決方法’及任何元件,都不該 將•&視爲最重要’必要’或基本特徵’或是任何或所有申 請專利^圍中的元件。説明書中的包括含,或任何其 他變化,其目的只是作非獨特性的含括 , 、 如程序’方法, 物件或裝置等包括的元件表並不僅包鉍1 I抱境些元件,而且也 包括其他元件,其未在説明書中列出亦 44是這些程序,方 法,物件或裝置的本身即具有的。 I » 1 .^1 It t ^OJI ·»1 (請先閱讀背面之注意事項再填寫本頁) !線- 經濟部智慧財產局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)

Claims (1)

  1. 00800 99 ABCD -49864 六、申請專利範圍 1. 一種形成半導體裝置之程序,包括: 在基材(30)之中或之上形成一實質垂直邊; 在基材(30)上及沿著該實質垂直邊形成_第一層 (39); 蝕刻第一層(39 )以形成一間隔層(42 ),其中執行之蝕 刻具有以下特徵之至少二者: 一蝕刻化學中之各含氟蝕刻類在每一其他原子具有至 少5個氟原子之比率; 在低於約500毫托之恩力下執行蝕刻;及 在低於約0‘75瓦/cm 2之功率密度下執行蚀刻。 2. —種形成半導體裝置之程序,包括: 在一基材(3 0)上形成一第一堆疊(33)及一第二堆疊 (35),其中: 第一及第二堆疊(33 , 35 )具有相對側;及 至少一第一層(36 )係第一堆疊(33 )之一部分,且非第 二堆疊(35)之一部分; 在第一.及第二堆疊(3 3, 35)上形成一第二層(39);及 蝕刻第二層(39)以沿著第一及第二堆疊(33,35)之相 對侧而形成間隔看(42)’其中執行之姓刻具有以下特徵 之至少一者: 一蝕刻化學中之各含氟蝕刻類在每一其他原子具有至 少5個氟原子之比率; 在低於約500毫托之壓力下執行蝕刻;及 在低於約0.75瓦/cm2之功率密度下執行蝕刻。 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) {請先閱讚背面之注意事項再填寫本頁) 訂--------線— . 經濟部智慧財產局員工消費合作社印製 4 6 8 9 4 ABCW 夂、申請專利範圍 3.—種形成半導體裝置之程序,包括: 在一基材(30)上形成一第一閘堆疊(33 )及一第二閘堆 疊(35),其中: 第一及第二閘堆疊(33,35 )具有相對側; 至少一第一層(36 )係第一閘堆疊(33 )之一部分,且非 第二閘堆疊(35)之一部分; 第一閘堆疊(33)具有一第一高度; 第二閘堆疊(35)具有一第二高度;及 第一高度實質高於第二高度; 在第一及第二閘堆疊(3 3, 35)上形成一氮化層(39); 及 蝕刻氮化層(39)以沿著第一及第二閘堆疊(33,35)之 相對側而形成間隔層(42 ),其中蝕刻之執行: 使.用一蝕刻化學,其中: SF6係一#刻化學中之唯一含氟類; 另一分子類選自由 HBr,HC1,BBr3,BC13,Br2,Cl2, 02及%组成之群中;及 另一分子類在蝕刻化學之約11至20體積百分比範圍 中; 在約4 0至200毫托之壓力範圍下執行蝕刻;及 在低於約0.2至0.4瓦/cm2之功率密度下執行蝕刻。 -15- 本紙張尺度適用申國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之;i意事項再填寫本頁> ^-----!| 訂---— 11!·^ — . 經濟部智慧財產局員工消費合作社印製
TW089105338A 1999-03-25 2000-03-23 Process of forming a semiconductor device TW449864B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US27626999A 1999-03-25 1999-03-25

Publications (1)

Publication Number Publication Date
TW449864B true TW449864B (en) 2001-08-11

Family

ID=23055947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105338A TW449864B (en) 1999-03-25 2000-03-23 Process of forming a semiconductor device

Country Status (4)

Country Link
JP (1) JP2000294546A (zh)
KR (1) KR20010006864A (zh)
CN (1) CN1268770A (zh)
TW (1) TW449864B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339230B2 (en) * 2006-01-09 2008-03-04 International Business Machines Corporation Structure and method for making high density mosfet circuits with different height contact lines

Also Published As

Publication number Publication date
CN1268770A (zh) 2000-10-04
KR20010006864A (ko) 2001-01-26
JP2000294546A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
US10573513B2 (en) Semiconductor structures including liners comprising alucone and related methods
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US7262090B2 (en) Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
US7202172B2 (en) Microelectronic device having disposable spacer
TW548788B (en) Self-aligned contact with improved isolation and method forming
JP2022019662A (ja) メモリデバイス及びその製造方法
TW201137954A (en) Method of fabricating semiconductor device
TWI291736B (en) Method for forming bottle-shaped trench in semiconductor substrate
US6461963B1 (en) Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
TW483111B (en) Method for forming contact of memory device
US6660652B2 (en) Method for fabricating semiconductor device
TWI447812B (zh) 藉由光阻回蝕之選擇性的矽化物形成
TW388984B (en) Dynamic random access memory manufacturing
TW449864B (en) Process of forming a semiconductor device
CN106298676A (zh) 半导体元件的制作方法
TWI235424B (en) Method for forming a contact opening
US11223014B2 (en) Semiconductor structures including liners comprising alucone and related methods
TW396613B (en) Low resistance bitline structure with low bitline to bitline coupling capacitance and its methods
CN113517288A (zh) 半导体结构及其形成方法
JP2011151061A (ja) 半導体装置の製造方法
US7026210B2 (en) Method for forming a bottle-shaped trench
TW479354B (en) Method for manufacturing alternate fin capacitor in dynamic random access memory
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
TW527691B (en) Deep level self-aligned contact process
KR100554145B1 (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees