TW444520B - Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof - Google Patents

Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof Download PDF

Info

Publication number
TW444520B
TW444520B TW086101250A TW86101250A TW444520B TW 444520 B TW444520 B TW 444520B TW 086101250 A TW086101250 A TW 086101250A TW 86101250 A TW86101250 A TW 86101250A TW 444520 B TW444520 B TW 444520B
Authority
TW
Taiwan
Prior art keywords
wiring pattern
substrate
wiring
printed
impedance
Prior art date
Application number
TW086101250A
Other languages
English (en)
Inventor
Masaki Tosaka
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW444520B publication Critical patent/TW444520B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

經濟部中央標準局負工消費合作社印聚 4445 2 Ο Α7 Β7 五、發明説明(1 ) 本發明係有關一種應用於個人電腦之印刷佈線板。 在一®刷佈線板中,用以驅動多數個負載電路(將 稱爲負載)之驅動電路被形成於一基片上,並且有一組 銅佈線或類似物之佈線Η案形成於該基片上並且連至該 驅動電路。進一步地,當作負載之多數個記憶電路連至 該佈線Β案,並且用以連接多數個記憶模組板之多數個 連接器也連至該佈線圓案。在多數個記憶元件裝設在各 記憶櫈組板,並且該等多數涸記憶模組板被該等多數個 連接器連至該佈線蹰案之情況中,有可能在該基片上形 成的佈線匾案之特性阻抗(後面稱爲阻抗)和當作負載之 各記憶樓組板之阻抗之間可能不匹配。 第8圓展示在先前技術中印刷佈線板之組態的圖解透 視圖·參看第8圖 > 參考號碼1指示具有一基片之一印刷佈 線板,包含裝設在基片上之一組鼷動元件2,裝股在基片 上之多數個連接器3和4 *以及用以連接驅動元件2之一信 號输出至各組連接器3和4之基片上所形成的佈線圖案5。 多數個記億携組板6和7分別地裝股在連接器3和4之上•被 —佈線圖案12連接在一起的多數個記憶元件8、9,10和 11被裝在各記憶楳組板6和7上面* «動元件2用以驅動記憶筷組板6和7 ·並且一組控制 電路,例如CPU(未示出>,被連至驅動元件2之一输入》 雖然在第8圖中示出裝設二組記«模組板6和7,此等記憶 模組板之數纛取決於印刷佈線板1被裝設之一裝K,例如 一組個人電腦* 本紙張尺度適用中®國家採準(CNS ) A4規格(2丨0X297公;费> --------W裝------訂------W -_ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消费合作社印裝 4 445 2 0 A7 B7 五、發明説明(2 ) 在印刷佈線板I之中,佈線圖案5之阻抗Zo —般是利 用下列方程式從佈線圖案5之每單位長度之電容C和電感L 而得到》
Zo = (I/C),/2......(1) 在多數個負載分佈於印刷佈線板1之佈線圖案5上面之 情況,例如,在每片上均裝有記憶元件8至11而作爲負載 之過量的記憶棋組板被連至佈線圄案5之情況•不管佈線 圖案5之規格已經固定,在分配負載之佈線圖案5之部份5a 和未分配負載之佈線圖案5之其他部佾之間的阻抗將發生 不匹配。亦即,如第9圖所示,負載所具有的输入電容C分 佈於佈線圖案5a上面,以致於在第(1)式內之C値被相當 地放大而導致佈線圖案5a之阻抗Zo之減小·此種負載所 連接之佈線圖案5a之阻抗Zo之減小導致佈線圖案5a和佈 線圖案5之其他部份之間的姐抗不匹配。 進一步地,在此一組態中,如果佈線圖案5之一端分 成二組或更多組分支圖案而各連接一預定置之負載•則各 分支圖案之阻抗被減小而導致各分支圖案和佈線蹰案5之 其他部份之間阻抗不匹配*上述之阻抗不匹配導致反射雜 訊之產生•例如•如第10A圓所示,在信號上升時將發生 —種階級變化部份14,或如第10BM所示,在信號上升之 後,發生一凹下變化部份15。當此一變化部份出現在決定 元件操作之臨限値附近時,將導致裝置失去功能。進一步 地,也將使該裝置性能減低。 本發明之一目的在提供一種印刷佈線板,它可避免由 _5 本紙^尺度適用中國國家橾準(CNS ) A4*t格(2丨0X297公釐 I-------)裝------訂------ ,- (請t閱讀背面之注意事項再填寫本頁) 經濟部t央揉準局員工消費合作社印裝 4 445 20 A7 B7_ 五、發明説明(3 ) 於連至多數負載之一佈線豳案以及將一組驅動電路連至該 佈線圖案以便連接該等負載之一佈線圖案之間阻抗不匹配 所引起之反射雜訊的產生,因而允許連接更多負載。 依據本發明之一論點,提供—種印刷佈線板’包含 有:一組基片;形成於該基片上之多數個負載電路:形成 於該基片上而用以驅動該等負載電路之一組驅動電路;形 成於該基片上且連至該等負載電路之一組第一佈線圖案; 以及肜成於該基片上而用以連接該驅動電路至該第一佈線 圖案之一組第二佈線圚案*該第二佈線圖案之寬度大於該 第一佈線圖案。 因爲該第二佈線圖案之寬度大於該第一佈線圖案,所 以該第二佈線》案之特性阻抗可低於該第一佈線11案之特 性阻抗*結果•與先前技術比較,不會產生反射雜訊且可 連接更多負載至該第一佈線圖案。 依據本發明之另一論點,提供一種印刷佈線板組件, 它包含有一組第一印刷佈線板*包括有一第一基片*形成 於該基片上之多數個負載電路,以及形成於該第一基片上 且連至該等負載電路之一組第一佈線圖案,該第一基片包 括一第一底層以及介於該第一佈線圓案和該第一底餍之間 之一第一介笔層•該第一介電層具有一第_厚度;一組第 二佈線板,包括有一第二基片,形成於該第二基片上且用 以驅動該等負載電路之一組驅動電路,以及彤成於該第二 基片上且其一端連至該鼷》電路之一組第二佈線圖案•該 第二基片包括一第二底層以及介於該第二佈線圈案和該第 本紙張尺度逍用_國困家揉準((:阳)八4洗格<210乂::9"?公釐) ------j^.------?τ------w I V {請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印裝 4445 2 Ο Α7 Β7 五、發明説明(4 ) 二底層之間之一第二介電層,該第二介電層具有小於該第 一介電層之該第一厚度之一第二厚度;以及用以連接該第 —佈線圖案之一端和該第二佈線圖案之另一端的一組連接 器。 本發明之上述和其他目的、特性和優點以及其實現方 式,以及發明本身將可配合展示本發明較佳實施例之附圖 而從下面說明和申請專利範圍而更明白。 第1圖是展示本發明原理之方塊圖; 第2A圈是依據本發明之第一較佳實施例印刷佈線板 之平面圖: 第2 B 是沿第2 A圖的線段A — A之橫截面圓; 第2C圖是沿第2A匾的嫌段B-B之横截面圖; 第3鼷是依據本發明之第二較佳資施例的印刷佈線板 之平面圖; 第是依據本發明之第三較隹實施例的印刷佈線板 之平面圖: 第5A圖是沿第4圓的線段C — C之橫截面圖; 第5B圖是沿第4圓的線段D_D之橫截面圖; 第6A画是對應於沿第4圖的線段C一C之橫截面的橫 截面圖,展示該第三較佳實施例之一種修改; 第6B圖是對應於沿第4圖的嫌段D — D之横截面的橫 截面圖,展示一種修改; 第7圖是依據本發明之第四較佳實施例的印刷佈線板 之平面圖; 本紙張尺度遑用中国圉家樣準(CNS } A4規格(2丨0X297公釐) —-----'-Ϊ------IT------ (請先聞讀^面之注意事項再填寫本頁) 經濟部中央梯率局負工消费合作社印裝 4445 20 A7 B7 五、發明説明(5 ) 第8圖是在先前技術中之一種印刷佈線板的圖解透視 圖; 第9圖是展示當連至一印刷佈線板之一佈線圖案之負 載數S加大時之靜電電容的電路匾:以及 第10A和10B圖展示在一印刷佈線板中反射雜訊對於 信號之影響的圖形。 第1圖展示依據本發明之一種印刷佈線板1之原理。第 1圖所示的印刷佈線板1包含多數負載電路6和7,用以驅動 該等負載電路6和7之一組驅動電路2 ’以及用以連接負載 電路6和7至驅動電路2之佈線圖案5和5a。本發明具特徵 於負載電路6和7被連至佈線圓案5a,並且具有寬度22大 於佈線圖案5a之寬度24的佈線圖案5被連至驅動電路2和 佈線圖案5a, 因此,佈線圖案5之宽度22被設定大於佈線醞案5a之 寬度•以致於從驅動電路2之一輸出端延伸至負載軍路6和 7所連接之佈線圖案5a之一端的第一特性阻抗Z1和佈線圖 案5a之第二特性阻抗Z2之間的不匹配性可消除·因此, 第一特性阻抗Z1低於第二特性阻抗Z2 ·結果,沒有反射 雜訊產生,且與先前技術比較時可連接更多負載至佈線圖 案5 a » 第2A至2C圖展示依據本發明之第一較佳寅施例的一 植印刷佈線板1。在第2A至2C圖,對應於第8·中所示先 前技術之部份以相同參考號碼示之,且其說明將被略去。 依據第2A至2C圓所示第一較佳實施例之印刷佈線板1具特 本紙法尺度適用tail家標準(CMS ) A4规格(210X297公漦) ---^.'----V裝------訂------JW -* (請也聞讀背面之注意事項再填寫本頁) 經濟部中央梯率局消费合作社印製 444 5 2 0 A7 B7 五、發明説明(6 ) 徴於延伸在接點17和18之間的佈線圖案5之阻抗ZI低於多 數個記憶模組板(後面稱爲負載)6和7所連接之佈線圖案 5 a之阻抗Z 2。 亦即,考慮上面參看第8圖所述由於過量的負載6和7 連至佈線圖案5a而引起阻抗Z2之減小時,佈線圖案5之阻 抗Z1被初步地降低。利用在第2B圖之參考號碼21所示沿 第2A圖之線段A — A之橫截面內佈線圔案5之寬度22被設 定大於在第2C圖之參考躭碼23所示沿第2A圖之線段B_ B之橫截面內佈線圖案5a之寬度24之組態,可建立 Z1<Z2之關係•亦即,本實施例探用佈線圖案之阻抗可因 加大佈線匾案宽度而減小之事實· 從阻抗Z2而消減阻抗ZI之準則是使得當最小童負載 連至佈線圖案5a時不致於因阻抗ZI和Z2之間的差量而發 生反射雜訊*在先前技術中,佈線圖案5之規格與佈線® 案5a相同》相反地*依據第一較佳實施例,從驅動元件2 之一輸出端延伸至佈線圖案5a之一端的佈線圓案5之阻抗 Z1低於佈線圖案5a之陌抗Z2。因此,不會產生反射雜 訊*並且與先前技術比較時可連接更多負載至佈線圖案 5 a ή 接著將參看第3圖說明本發明之第二較佳實施例。在 第3圖所示之第二較佳實施例,對應於第2Α至2C匾所示之 第一較佳賁施例之部份以相同參考號碼示之,且其說明將 略去*第3圖所示之第二較佳實施例具特徵於印刷佈線板1 包含在接黏1 7連至矚動元件2並且在接點25分成二部份之 本纸張尺度通用中国國家揲筚(CNS > Α4规格(210X297公* > I.------V裝------訂------W (請Α,.閲讀背面之注意事項再填寫本頁) 4 445 2 Ο A7 B7 經濟部中央揉準扃負工消费合作社印装 五、發明説明(7 ) —種佈線圖案5,亦即’一佈線圖案5b從分支點25延伸至 連著負載26之接點27並且一佈線圖案5c從分支點25延伸 至連著負載28之接點29,並具特徵於佈線圖案5之阻抗ZI 低於各佈線圖案5b和5c之組抗Z3。 如同第一較佳實施例 > 第二較佳實施例也採用佈線圖 案之阻抗可因增大佈線圖案之寬度而減小之事實,並且使 佈線圖案5之寬度大於各佈線圖案5b和5c之寬度可得到 Z1<Z3之關係•進一步地·如同第一較佳實施例*從阻抗 Z3消減Z1之準則使得當最小量負載連至各佈線圖案5b和 5C時,不會由於阻抗Z1和Z3之間的差異而發生反射雜 訊。而且在佈線圚案5被分支之第二實施例中,不會產生 反射雜訊,且與先前技術比較時可有更多負載連至各佈線 Η案5 b和5 c。 本發明之第三實施例將參看第4匾加以說明。在第4圖 所示之第三賁施例,對應於第2A至2C圖中所示第一實施 例之部份以相同號碼示之,且其說明將被略去。在第4圖 所示之第三實施例,參考號碼30指示具有一驅動元件2以 及連至驅動元件2之一_出端的一佈線圖案5之一組第一印 刷佈線板,並且參考號碼31指示具有一佈辑圔案5a連接著 多败個負載6和7之一組第二印刷佈線板。佈線匾案5和佈 線鼷案5a被一組連接器3 2連在一起* 如同第一賁施例,佈線圔案5之阻抗Z1被設定低於佈 線圖案5a之阻抗Z2 ·接著將參看第5A和5B鼷說明實現 Z1<Z2鼷係之粗態•第5A匾是沿著第4圖之線段C-C所 10 本紙張尺度逋用中國國家橾準(CNS > Λ4ΛΙ» Ui〇xM7^ry I—„—.----y裝------訂------ . I . {請先閣讀背面之注意事項再填寫本頁) 444520 經濟部t央橾準局及工消费合作社印製 Α7 87 五、發明説明(3 ) 取之第一印刷佈線板30之截面圖,且第5B圖是沿第4圖之 線段D — D所取之第二印刷佈線板31之截面圖。 參看第5A和5B圖,參考號碼34和35指示介電層’ 且參考號碼36和37指示底層=佈線圓案5之規格與佈線圇 案5a相同》第一印刷佈線板30之介電層34之高度38被設 定小於第二印刷佈線板31之介電層35之高度39,因而使 佈線圖案5之阻抗Z1低於佈線圖案5a之阻抗Z2 »以此組 態|可得到相似於第一實施例之效果。 在第一印刷佈線板30和第二印刷佈線板31均是一種 多層板之情況,其中該多屠板包括上面形成著佈線圖案之 一介電表面層,上面形成著佈線匾案之至少一組介電中間 層,以及一底餍,使得介電層34之髙度38小於介電層35 之高度39的上述組態可利用在第一印刷佈線板3〇之中間層 和表面層之間形成佈線圖案5且在第二印刷佈線板31之表 面層上面形成佈線匾案5a而實現•因此,介於第一印刷佈 線板30之佈線圖案5和底層之間的中間餍高度可被製造小 於介於第二印刷佈線板31之佈線Η案5a和底屠之間的中間 β和表面層之總高度,因而得到相似於第5A和5B圖所示 之組態•進一步地,使用此一多層板之組態也可應用於第 2Α圓所示之單一印刷佈線板I。 利用第6Α和6Β圖所示之修改可得到一相似效果*參 看第6Α和6Β圖,一第一印刷佈線板30,之介電層34具有 如同第二印刷佈線板31'之介電屠35之相同高度,並且覆 蓋第一印刷佈線板30'之佈線圖案5之阻止膜40之厚度42 11 本紙張·尺度遑用中國ϋ家搞隼(CNS ) Α4洗格(210X297公釐) ---;—^----V装------訂------ ·« (請先閲讀背面之注意事項再填寫本頁) 444520 經濟部中央揉準局貝工消f合作社印策 A7 B7 五、發明説明(9 ) 被設定大於覆蓋第二印刷佈線板3 之佈線圖案5a之阻止 膜41之厚度43,因而使佈線圖案5之阻抗Z1低於佈線圖案 5a之阻抗Z2。在另一種修改中,阻止膜4〇之厚度42可被 設定等於阻止膜41之厚度43 ’並且介電層34可由介電係 數大於介電層35之材料所形成,因而使佈線圖案5之阻抗 Z1低於佈線圖案5a之阻抗Z2。 本發明之第四較佳實施例將參看第7圖加以說明。在 第7圖所示之第四實施例中,對應於第2A圖中所示第一較 佳賁施例之部份以相同參考號碼示之’且其說明將略去5 在本實施例之印刷佈線板1之中,佈線圖案5之規格相同於 佈線圖案5a,且佈線圖案5之阻抗Z1等於佈線圖案5a之阻 抗Z2。第7圖所示之第四實施例具特徴於有二組佈線圖案 44和45平行地供應於佈線圖案5之二側,並且依搛因爲連 接負載6和7而引起佈線圖案5a之阻抗Z2之減小,佈線匾 案44之二端如虛線46和47所示連至佈線圖案5,且佈線圖 案45之二端如虛線48和49所示連至佈線圖案5。 亦即·因爲連接負載6和7至佈線圖案5a使佈線圖案 5a之阻抗Z2減小而導致佈線圖案5之阻抗Z1和佈線圖案 5a之阻抗Z2之間不匹配,因而產生反射雜訊之情況中, 需將一定量之佈線圓案44和45連至佈線圖案5以便減小佈 線《案5之阻抗ZI,因而得到佈線圖案5和佈線圖案5a之 間的阻抗匹配而消除反射雜訊。依據此種組態,即使當超 量負載6和7.實際連至佈線匾案5a而產生反射雜訊時,仍可 利用首先提供二組或多組佈線圖案於佈線圖案5之二側而 _ 12 本紙伕尺度適用中國國家揉準(CNS)八4規洛(2ΪΟΧ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂

Claims (1)

  1. 4445 20 A8itD8;^ f. y ' 六 經濟部智慧財產局R工消費合作社印製 項轿委員明示,本致修正後是否變更原實if内t 申請專利範圍 第86101 250號申請案申請專利範圍修正本 89. 1.7. 1. 一種印刷佈線板,包含有: 一基片; 形成於該基片上之多數個負載電路; 形成於該基片上而用以驅動該等負載電路之 一驅動電路: 形成於該基片上且連至該等負載電路之一第 一佈線圖案,該第一佈線圖案具有一固定寬度; 以及 形成於該基片上而用以連接該驅動電路至該 第一佈線圖案之一第二佈線圖案,該第二佈線圖 案之寬度大於該第一佈線圖案。 2. —種印刷佈線板組件,包含有: 一第^印刷佈線板,包括有一第一基片,形 成於該基片上之多數個負載電路,以及形成於該 第一基片上且連至該等負載電路之單個第一佈線 圖案,該第一基片包括一第一底層以及介於該第 一佈線圖案和該第一底層之間之一第一介電層, 該第一介電層具有一第一厚度; 一第一印刷佛線板’包括有一第二基片’形 成於該第二基片上且用以驅動該等負載電路之一 驅動電路,以及形成於該第二基片上且其一端連 至該驅動電路之一第二佈線圖案,該第二基片包 括一第二底層以及介於該第二佈線圖案和該第二 底層之間之一第二介電層,該第.二介電層具有一 第二厚度小於該第一介電層之該第一厚度;以及 本纸張尺度適用中B_家樣率(CNS > A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本I) 訂. 線 -1/ H—
TW086101250A 1996-02-05 1997-02-03 Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof TW444520B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8019126A JPH09214076A (ja) 1996-02-05 1996-02-05 プリント配線基板

Publications (1)

Publication Number Publication Date
TW444520B true TW444520B (en) 2001-07-01

Family

ID=11990779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086101250A TW444520B (en) 1996-02-05 1997-02-03 Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof

Country Status (3)

Country Link
US (1) US5808521A (zh)
JP (1) JPH09214076A (zh)
TW (1) TW444520B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10134563A (ja) * 1996-10-31 1998-05-22 Fujitsu Ltd メモリ駆動回路
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
JP2003197753A (ja) 2001-12-26 2003-07-11 Elpida Memory Inc メモリ装置及びメモリバス伝送システム
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US20050245899A1 (en) * 2003-10-28 2005-11-03 Swisher David R Dual purpose adapter
KR100726458B1 (ko) 2006-01-16 2007-06-11 삼성전자주식회사 기판조립체
JP5249870B2 (ja) * 2009-07-17 2013-07-31 日東電工株式会社 配線回路基板およびその製造方法
JP2013175845A (ja) * 2012-02-24 2013-09-05 Shimadzu Corp 信号伝送回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2877427A (en) * 1955-10-11 1959-03-10 Sanders Associates Inc Parallel transmission line circuit
US3568097A (en) * 1969-11-18 1971-03-02 Texas Instruments Inc Switched line length phase shift network for strip transmission line
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
FR2631169B1 (fr) * 1988-05-04 1990-07-13 Cit Alcatel Dispositif de distribution de signaux numeriques a tres hauts debits
DE69107082T2 (de) * 1991-11-16 1995-05-24 Hewlett Packard Gmbh Eine Verbinderanordnung zur lösbaren Verbindung zwischen zwei Leiterstreifen.
US5229727A (en) * 1992-03-13 1993-07-20 General Electric Company Hermetically sealed microstrip to microstrip transition for printed circuit fabrication
US5448208A (en) * 1993-07-15 1995-09-05 Nec Corporation Semiconductor integrated circuit having an equal propagation delay

Also Published As

Publication number Publication date
US5808521A (en) 1998-09-15
JPH09214076A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US5786630A (en) Multi-layer C4 flip-chip substrate
US5278524A (en) Multi-layered printed circuit board with transmission line capabilities
US6891729B2 (en) Memory module
TW508601B (en) Multi-layer capacitor
US5825630A (en) Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
JP2721810B2 (ja) プリント回路カード
US6347039B1 (en) Memory module and memory module socket
US7045891B2 (en) Sockets for module extension and memory system using same
TW444520B (en) Printed wiring board with the characteristic impedance of wiring pattern changed on the way thereof
JPH0574532A (ja) 電気コネクタ
KR19980064807A (ko) 격자형 접지판을 이용한 신호 트레이스 임피던스 제어
JP5124150B2 (ja) 多層プリント配線板
KR100481247B1 (ko) 메모리 시스템상의 메모리 칩 부근에서의 임피던스의국소적인 부정합을 회피하는 방법, 메모리 시스템, 및메모리 모듈 기판
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
US7709929B2 (en) Capacitor sheet and electronic circuit board
CN112074080A (zh) 印刷电路板、印刷布线板、电子设备和图像形成装置
US5521786A (en) Semiconductor module and IC package used for the semiconductor module
CN109936913B (zh) 印刷电路板、存储器模块和包括存储器模块的存储器系统
TWI224485B (en) Print board and electronic device equipped with the print board
EP1179971B1 (en) Printed circuit board with pins for being connected to electronic part mounted thereon
TWI306007B (en) Flexible printed circuit
JP7486955B2 (ja) 印刷回路基板を含む半導体モジュール
US9767859B2 (en) Printed circuit board and printed wiring board
TW421860B (en) Semiconductor device
US7339794B1 (en) Stacked memory module in mirror image arrangement and method for the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees