JP2013175845A

JP2013175845A - 信号伝送回路

Info

Publication number: JP2013175845A
Application number: JP2012038141A
Authority: JP
Inventors: Haruo Cho; 治生長
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2012-02-24
Filing date: 2012-02-24
Publication date: 2013-09-05

Abstract

【課題】検出信号を並列動作するＡ／Ｄ変換器に分配する際に、インピーダンス不整合によるゴーストピークの発生を防止する。
【解決手段】伝送線路のみ又は伝送線路とインピーダンス変換回路との組み合わせである仮想伝送線路１０の一端を分岐点４とし、該分岐点４に特性インピーダンスがＺ₀で電気長も同一である出力側伝送線路５ａ、５ｂの一端を接続する。また、仮想伝送線路１０の特性インピーダンスはＺ₀／２とする。この構成の回路では、終端Ｐａで反射した信号が分岐点４に戻ると、１／２が再反射及び極性反転し、１／２が透過して終点Ｐｂへ向かう。分岐点４から最初に終点Ｐｂに向かった信号も同様である。そのため、終点Ｐａ、Ｐｂには極性が逆で振幅が等しい反射信号が現れ、両信号が打ち消し合うことで、ゴーストピークの発生を抑制できる。
【選択図】図３

Description

本発明は、１系統の入力信号を２系統の負荷に分配する信号伝送回路に関し、特に、広帯域信号の分配に好適な信号伝送回路に関する。

飛行時間型質量分析計（以下「ＴＯＦＭＳ」と略す）などの分析装置では一般に、検出器で得られたアナログ検出信号はＡ／Ｄ（アナログ／デジタル）変換器によりデジタルデータに変換されてメモリやデータバッファなどに一旦格納され、その後にスペクトル作製処理などのデータ処理が行われる。例えばＴＯＦＭＳでは、分析実行時のデータ収集のためにきわめて高いＡ／Ｄ変換レート（サンプリングレート）とビット分解能が要求されるため、単一のＡ／Ｄ変換器で以てＡ／Ｄ変換処理を行うことは難しく、複数のＡ／Ｄ変換器を並列動作させる構成が広く用いられている。複数のＡ／Ｄ変換器を並列動作させるには、Ａ／Ｄ変換対象であるアナログ信号を複数のＡ／Ｄ変換器に分配する（電力分配する）必要がある。

ＴＯＦＭＳにおける検出信号のように、直流成分から高周波成分まで広い周波数帯域の成分が含まれる広帯域信号を電力分配する場合、特許文献１、２等に開示されている抵抗電力分配器を用いた信号伝送回路が広く利用されている。図５は、３抵抗２分配の抵抗電力分配器を用いた信号伝送回路により、入力された検出信号を２系統のＡ／Ｄ変換器に分配する場合のブロック構成図である。

図５において、信号入力端１に一端が接続された入力側伝送線路２の他端は抵抗電力分配器１１の入力端Ｐ１０に接続され、抵抗電力分配器１１の２系統の出力端Ｐ１１、Ｐ１２にそれぞれ一端が接続された第１、第２出力側伝送線路１５ａ、１５ｂの他端は、アンプ又はバッファアンプ等であるＡ／Ｄ変換器駆動回路６ａ、６ｂの入力端に接続されている。分配された２系統の信号はＡ／Ｄ変換器駆動回路６ａ、６ｂを通してそれぞれＡ／Ｄ変換器７ａ、７ｂに入力され、Ａ／Ｄ変換器７ａ、７ｂから出力されるデジタルデータはデータ処理部８に入力され、例えばメモリに格納される。

図示するように、抵抗電力分配器１１は３本の抵抗器１１１、１１３、１１４が分岐点１１４を中心にＹ字状に接続された構成を有する。抵抗電力分配器１１の入出力インピーダンスがＺ₀である場合、該抵抗電力分配器１１は、３本の抵抗器１１１、１１２、１１３の抵抗値がいずれもＺ₀／３である対称な回路構成となる。このとき、入力側伝送線路２の入力端（つまり信号入力端１）並びに第１及び第２出力側伝送線路１５ａ、１５ｂの出力端をそれぞれインピーダンスＺ₀で終端した場合、その各入出力端からみた特性インピーダンスはいずれもＺ₀となる。したがって、上記構成の抵抗電力分配器１１を用いることで、インピーダンスを整合させながら１系統の信号を２系統に分配することができる。この場合、抵抗電力分配器１１中の分岐点１１４における電圧反射係数は０、電圧透過係数は１であり、抵抗電力分配器１１における入出力端間の電圧利得は０．５である。

しかしながら、上記構成の信号伝送回路では、入力側伝送線路２、出力側伝送線路１５ａ、１５ｂの特性インピーダンスをＺ₀に揃えたとしても、実際には、Ａ／Ｄ変換器駆動回路６ａ、６ｂの入力容量などの影響により、抵抗電力分配器１１からみた終端におけるインピーダンス整合を完全にとることは困難である。そのため、終端のインピーダンス不整合により、伝搬信号に反射が生じることは避けられない。一例として、出力側の終端が開放（つまりインピーダンスが∞である）状態で、信号入力端１から電圧振幅２Ｖiであるインパルス信号を入力したときの信号伝搬状況の様子を図６に示す。

入力側伝送線路２を通して抵抗電力分配器１１の入力端Ｐ１０に印加されたインパルス信号は、抵抗電力分配器１１で２系統に分岐される。入力端Ｐ１０から抵抗電力分配器１１側をみたときのインピーダンスはＺ₀に整合されているので、抵抗電力分配器１１自体での反射は生じない。また、抵抗電力分配器１１の入力端間及び入力端−出力端間の電圧利得は０．５であるので、抵抗電力分配器１１の出力端Ｐ１１、Ｐ１２にはそれぞれ電圧振幅がＶiであるインパルス信号が現れる。

この電圧振幅Ｖiであるインパルス信号は、出力端Ｐ１１、Ｐ１２にそれぞれ接続された特性インピーダンスがＺ₀である第１、第２出力側伝送線路１５ａ、１５ｂを通りその出力端、つまり終端Ｐａに到達する。この終端ＰａのインピーダンスがＺ₀であるならば、到達した進行波は全て終端で吸収されるため反射を生じない。それに対し、終端Ｐａが開放端である場合のインピーダンスは∞であり、この場合、電圧反射係数は＋１であるので、進行波は全反射し抵抗電力分配器１１の出力端Ｐ１１、Ｐ１２に戻ってくる。そして、その反射波は出力端Ｐ１１、Ｐ１２から抵抗電力分配器１１に入り、分岐点１１４で分岐してそれぞれ他方の出力端Ｐ１２又はＰ１１に電圧振幅がＶi／２であるインパルス信号として現れる。電圧振幅がＶiからＶi／２に減じるのは、出力端間の電圧利得も０．５であるからである。

分岐点１１４で分岐した反射波の一部は入力端Ｐ１０にも戻ってくるが、入力端Ｐ１０に接続されている図示しない信号源の出力インピーダンスはＺ₀であってインピーダンス整合がとれているので、入力端Ｐ１０での再反射は生じない。一方、例えば出力端Ｐ１２に現れた電圧振幅がＶi／２であるインパルス信号は第２出力側伝送線路１５ｂを通りその出力端、つまり終端Ｐｂに到達する。この終端Ｐｂも開放状態であるので全反射を生じ、再反射波は第２出力側伝送線路１５ｂを逆戻りする。このように、最初に終端Ｐａで生じた反射波は抵抗電力分配器１１の両出力端Ｐ１１、Ｐ１２を経由して両終端Ｐａ、Ｐｂの間を往復することになる。また、１回の片道進行により電圧振幅は１／２に減衰する。

図６に示すように、最初に分岐点１１４で抵抗器１１２側と抵抗器１１３側とに分岐された２系統の信号のいずれについても、同様の反射が生じる。このため、第１、第２出力側伝送線路１５ａ、１５ｂの終端Ｐａ、Ｐｂ、つまりＡ／Ｄ変換器駆動回路６ａ、６ｂの入力端では、最初に観測される電圧振幅が２Ｖiであるインパルス信号に続き、反射による多数のインパルス信号が観測されることになる。具体的には、一方の終端Ｐａから他方の終端Ｐｂまで信号が伝搬する時間毎に、電圧振幅が１／２に減じるインパルス信号が長い期間に亘り続くことになる。

図６の例は出力側伝送線路１５ａ、１５ｂの終端Ｐａ、Ｐｂが開放端である（つまり終端で全反射する）という最悪の条件であるが、終端Ｐａ、Ｐｂのインピーダンスが不整合であって反射が生じる場合には、電圧振幅自体の減衰は１／２よりも大きいものの同様のタイミングで反射波が繰り返し現れることになる。

特開２００３−１７９５２号公報特開２００６−３１１５４２号公報

上述したように、抵抗電力分配器１１で信号を分配する場合、終端でインピーダンス不整合があると、２系統の終端間で多重反射が生じる。このため、図５に示した回路においては、元の検出信号には含まれない反射パルス信号（ゴーストピーク）がＡ／Ｄ変換器７ａ、７ｂの入力に印加されることになる。Ａ／Ｄ変換後のデジタルデータの段階でゴーストピーク成分を元の検出信号成分から分離し除去することは殆ど不可能であるため、上記要因によるゴーストピークはＴＯＦＭＳ（又は他の分析装置）の分析性能を著しく低下させる原因となる。

本発明は上記課題を解決するためになされたものであり、入力信号を２系統の負荷に分配する電力分配機能を有する信号伝送回路において、終端のインピーダンス不整合により生じる反射波の影響を無くし又は軽減し、負荷に与えられる信号中のゴーストピークを抑制することを主たる目的としている。

上記課題を解決するために成された第１発明は、１系統の入力信号を２系統の負荷に分配する信号伝送回路であって、
信号入力端に一端が接続された入力側伝送線路と、該入力側伝送線路の他端を分岐点として該分岐点に一端が接続され他端が第１負荷に接続された第１出力側伝送線路と、前記分岐点に一端が接続され他端が前記第１負荷と入力電圧反射係数が等しい第２負荷に接続された第２出力側伝送線路と、を含み、
前記第１出力側伝送線路及び前記第２出力側伝送線路の特性インピーダンスが同一で、前記入力側伝送線路の特性インピーダンスがそれら出力側伝送線路の特性インピーダンスの１／２であり、該第１出力側伝送線路と該第２出力側伝送線路の電気長が等しく設定されていることを特徴としている。

また上記課題を解決するために成された第２発明は、１系統の入力信号を２系統の負荷に分配する信号伝送回路であって、
信号入力端に一端が接続された入力側伝送線路と、該入力側伝送線路の他端に入力端が接続されたインピーダンス変換部と、該インピーダンス変換部の出力端を分岐点として該分岐点に一端が接続され他端が第１負荷に接続された第１出力側伝送線路と、前記分岐点に一端が接続され他端が前記第１負荷と入力電圧反射係数が等しい第２負荷に接続された第２出力側伝送線路と、を含み、
前記第１出力側伝送線路及び前記第２出力側伝送線路の特性インピーダンスが同一で、前記入力側伝送線路の特性インピーダンスはそれら出力側伝送線路の特性インピーダンスのｎ倍であるとともに、前記インピーダンス変換部の入出力インピーダンス比は２ｎ：１であり、前記第１出力側伝送線路と前記第２出力側伝送線路の電気長が等しく設定されていることを特徴としている。

第２発明に係る信号伝送回路は、入力側伝送線路の特性インピーダンスを第１及び第２出力側伝送線路の特性インピーダンスのｎ倍にするとともに、その入力側伝送線路と第１及び第２出力側伝送線路との間に挿入されたインピーダンス変換部の入出力インピーダンス比を２ｎ：１とすることによって、第１及び第２出力側伝送線路の共通の入力端（つまり上記分岐点）から入力側伝送線路側をみたときのインピーダンスを、第１及び第２出力側伝送線路の特性インピーダンスの１／２としたものである。したがって、この第２発明に係る信号伝送回路は実質的に第１発明に係る信号伝送回路と同じである。

第１及び第２発明に係る信号伝送回路では、分岐点に接続される入力側伝送線路（又は入力側伝送線路とインピーダンス変換部との組み合わせ）の特性インピーダンスは、同じ分岐点にそれぞれ接続される２系統の出力側伝送線路の特性インピーダンスの１／２となっている。そのため、この分岐点を出力側伝送線路からみたインピーダンスは出力側伝送線路の特性インピーダンスの１／３となり、また出力側伝送線路からみた分岐点における電圧反射係数は−０．５となる。一方、第１及び第２出力側伝送線路の出力端の間の電圧透過係数は＋０．５となる。そのため、一方の出力側伝送線路の出力端（終端）で反射して該出力側伝送線路へと戻ってきた反射波は分岐点において一部（１／２）が再反射し、一部（１／２）が分岐点を透過して他方の出力側伝送線路へと向かう。また、分岐点における電圧反射係数はマイナスであるから、該分岐点における再反射の際には信号の極性が反転する。

入力側伝送線路を通して導入された元の信号が分岐点で２系統に分岐され、その両方で、上記のように終端で反射してきた信号に対し分岐点での一部再反射及び極性反転、並びに一部透過が起こる。また、第１出力側伝送線路と第２出力側伝送線路の電気長は等しいため、分岐点から各終端までの信号伝搬遅延時間は等しい。そのため、各終端、つまり負荷の入力端では、分岐点で再反射してきた信号と別の反射波が分岐点を透過してきた信号とが同時に到達する。その両信号の極性は互いに逆で電圧振幅は等しいため、この両信号は打ち消し合うことになる。それにより、従来の抵抗電力分配器を用いた場合のような、２つの終端の間での多重反射によるゴーストピークの発生は抑制される。なお、入力側伝送線路を通して導入された元の信号が分岐点で２系統に分岐されてそのまま終端に到達することで該終端に現れる信号は、上記のように打ち消されることがない。

第１及び第２発明に係る信号伝送回路によれば、パルス状の入力信号を２系統の負荷に分配する際に、終端のインピーダンスが不整合であっても多重反射によるゴーストピークを抑制することができる。それによって、例えばＴＯＦＭＳの検出信号を２系統のＡ／Ｄ変換器に分配する回路に本発明に係る信号伝送回路を用いることにより、得られるデータの純度、つまりはＳ／Ｎが改善され、分析性能の向上に繋がる。

入力信号を２系統のＡ／Ｄ変換器に分配する回路として本発明に係る信号伝送回路を用いた場合の一実施例のブロック構成図。本実施例で用いた信号伝送回路の効果を実証する実験構成の概略図。本実施例で用いた信号伝送回路における信号伝搬状況の説明図。図２に示した各構成に対する実測観測波形を示す図。入力信号を２系統のＡ／Ｄ変換器に分配する回路として従来の３抵抗２分配の抵抗電力分配器を用いた場合のブロック構成図。図５に示した抵抗電力分配器による信号伝送回路における信号伝搬状況の説明図。

以下、本発明に係る信号伝送回路の一実施例について、添付図面を参照して説明する。図１は、入力信号を２系統のＡ／Ｄ変換器に分配する回路として本発明に係る信号伝送回路を用いた場合の一実施例のブロック構成図、図３は図１中の信号伝送回路における信号伝搬状況の説明図である。

図１において、並列動作される、２系統のＡ／Ｄ変換器駆動回路６ａ、６ｂ、及び、Ａ／Ｄ変換器７ａ、７ｂ、並びにデジタルデータを収集するデータ処理部８は、図５に示した従来の構成と同様である。同一特性であるＡ／Ｄ変換器駆動回路６ａ、６ｂが本発明における負荷に相当する。信号入力端１に一端が接続された入力側伝送線路２の他端にはインピーダンス変換回路３が接続されており、このインピーダンス変換回路３の出力端が分岐点４となり、分岐点４に第１出力側伝送線路５ａ及び第２出力側伝送線路５ｂの一端が接続されている。第１出力側伝送線路５ａ及び第２出力側伝送線路５ｂの他端はそれぞれＡ／Ｄ変換器駆動回路６ａ、６ｂに接続されている。

２本の出力側伝送線路５ａ、５ｂの特性インピーダンスはいずれもＺ₀であり、それらの電気長は等しくされている。例えば同一特性の同軸ケーブルを出力側伝送線路５ａ、５ｂとして用いる場合、ケーブル長を等しくすることで電気長を揃えることができる。一方、入力側伝送線路２のインピーダンス特性もＺ₀であるが、インピーダンス変換回路３はＺ₀→Ｚ₀／２のインピーダンス変換を行うものであり、入力側伝送線路２とインピーダンス変換回路３とを合わせた仮想伝送線路１０の特性インピーダンスはＺ₀／２である。したがって、分岐点４を仮想伝送線路１０からみたインピーダンスはＺ₀であり、信号入力端１から分岐点４をみた電圧反射係数は０、信号入力端１から出力側伝送線路５ａ、５ｂの出力端（終端Ｐａ、Ｐｂ）への電圧透過係数は１となる。一方、分岐点４を出力側伝送線路５ａ、５ｂからみたインピーダンスはそれぞれ、
（Ｚ₀／２）／／（Ｚ₀）＝Ｚ₀／３
となる。また、終端Ｐａ、Ｐｂから分岐点４をみた電圧反射係数Γは
Γ＝｛（Ｚ₀／３）−Ｚ₀｝／｛（Ｚ₀／３）＋Ｚ₀｝＝−０．５
となる。さらに、終端Ｐａ、Ｐｂ間の電圧透過係数は、
１−γ＝１−（−０．５）＝＋０．５
となる。

一例として、両終端Ｐａ、Ｐｂが開放状態（インピーダンスが∞）である場合に、信号入力端１から電圧振幅＋Ｖiであるインパルス信号を入力した場合の信号伝搬の様子について図３を用いて説明する。

前述のように信号入力端１から終端Ｐａ、Ｐｂへの電圧透過係数は１であるため、分岐点４で分岐された両信号の電圧振幅はいずれも＋Ｖiであり、この信号が第１、第２出力側伝送線路５ａ、５ｂを経て終端Ｐａ、Ｐｂへ向かう。図６により説明した従来の抵抗電力分配器を用いた場合と同様に、終端Ｐａ、Ｐｂに到達したインパルス信号は全反射し、第１、第２出力側伝送線路５ａ、５ｂを逆戻りして分岐点４に至る。この回路では、終端Ｐａ、Ｐｂからみた分岐点４における電圧反射係数が−０．５、電圧透過係数が＋０．５であるため、例えば終端Ｐａで反射して戻ってきた信号に対し、分岐点４では１／２の透過と１／２の反射及び極性反転が生じる。その結果、他方の終端Ｐｂには電圧振幅が０．５Ｖiであるインパルス信号（透過波）が現れ、終端Ｐａには電圧振幅が−０．５Ｖiであるインパルス信号（反射波）が現れる。最初に分岐点４から終端Ｐｂに向かった信号も同様に該終端Ｐｂ全反射して分岐点４に戻り、その信号に対し、他方の終端Ｐａには電圧振幅が０．５Ｖiであるインパルス信号（透過波）、終端Ｐｂには電圧振幅が−０．５Ｖiであるインパルス信号（反射波）が現れる。

即ち、各終端Ｐａ、Ｐｂには、最初に自終端で生じた反射波が分岐点４で再反射して来た信号と他の終端で生じた反射波が分岐点４を透過して来た信号との両方が現れ、この両信号が重畳されることになる。第１出力側伝送線路５ａと第２出力側伝送線路５ｂの電気長は等しくされているため、分岐点４を発して各終端Ｐａ、Ｐｂに到達するまでの信号の伝搬時間は等しい。それにより、上述したように、各終端Ｐａ、Ｐｂにおいて、最初に自終端で生じた反射波が分岐点４で再反射して来た信号と他の終端で生じた反射波が分岐点４を透過して来た信号とは、同一時刻に現れることになる。また、この両信号の電圧振幅は等しく極性は逆である。そのため、両信号が重畳されたときに両信号は打ち消し合うことになり、理想的には電圧振幅は０になる。

一方、信号入力端１に入力されたインパルス信号に対して分岐点４で分岐されて各終端Ｐａ、Ｐｂに現れた信号、つまりは分岐された原信号は打ち消しの影響を受けない。したがって、２系統の負荷、つまりはＡ／Ｄ変換器駆動回路６ａ、６ｂに分配したい原インパルス信号のみがそれら回路６ａ、６ｂの入力端に現れ、その原信号に起因する反射インパルス信号は打ち消されて消滅する。それにより、Ａ／Ｄ変換器駆動回路６ａ、６ｂにはゴーストピークが入力されないので、Ａ／Ｄ変換器７ａ、７ｂで得られるデータの純度、つまりＳ／Ｎが向上することになる。

なお、上記実施例では、インピーダンス変換回路３を含めた仮想伝送線路１０のインピーダンスをＺ₀／２としたが、インピーダンス変換回路３を用いずに、入力側伝送線路２自体の特性インピーダンスをＺ₀／２としてもよいことは当然である。

次に、上記実施例における信号伝送回路の効果の確認実験について説明する。実験の構成は図２に示した３つのパターンであり、いずれもＡ／Ｄ変換器駆動回路６ａの出力電圧波形を観測するためにオシロスコープ２１を用い、信号入力端１にはパルスジェネレータ２０を接続した。入力側伝送線路２、出力側伝送線路５ａ、５ｂはいずれも特性インピーダンス５０Ωの同軸ケーブルであり、２本の出力側伝送線路５ａ、５ｂはケーブル長を同一（長さ４１０mm）に揃えることで電気長を同一にしている。また、パルスジェネレータ２０の出力インピーダンスは５０Ωであるため、インピーダンス変換回路３には５０Ω→２５Ωのアッテネータを用いた。

図２（ａ）は観測対象の終端Ｐａとは別の終端Ｐｂを開放端とした場合、図２（ｂ）は観測対象の終端Ｐａとは別の終端Ｐｂを５０Ωの負荷２２で終端した場合、図２（ｃ）は観測対象の終端Ｐａとは別の終端ＰｂにＡ／Ｄ変換器駆動回路６ａと同じ種類のＡ／Ｄ変換器駆動回路６ｂを接続した場合である。即ち、図２（ｃ）は２系統の終端Ｐａ、Ｐｂの条件が揃っており、図２（ａ）、（ｂ）はそれが揃っていない状態である。

パルスジェネレータ２０から半値幅６００psのパルス信号を信号入力端１に印加した場合の図２（ａ）、（ｂ）及び（ｃ）の各構成における信号観察波形を図４（ａ）、（ｂ）及び（ｃ）に示す。図４（ａ）に示すように、終端Ｐｂが開放端である場合（図２（ａ））には、主信号パルスから４．１ns経過後に大きな振幅の反射パルスが観測される。これは、終端Ｐａで生じた反射パルスが分岐点４で反射されて戻ってきたパルスと、終端Ｐｂで生じた反射パルスが分岐点４を透過してきたパルスとが打ち消さないことによるものである。一方、終端Ｐｂが５０Ω終端されている場合（図２（ｂ））には、主信号パルスから４．１ns経過後に反射パルスが観測されるが、その振幅はかなり小さくなっている。この場合、終端Ｐｂでの反射はないから、図４（ｂ）に現れている反射パルスは終端Ｐａで生じた反射パルスが分岐点４で反射されて戻ってきたパルスであると考えられる。即ち、これは、終端Ｐａでのインピーダンス整合がとれていない状態であることを意味している。

これに対し、終端Ｐａ、ＰｂともにＡ／Ｄ変換器駆動回路が接続されていて終端Ｐａ、Ｐｂの条件（電圧反射係数等）が揃っている場合（（図２（ｃ））には、図４（ｃ）に示すように、図４（ａ）、（ｂ）で観測されていた主信号パルスから４．１ns経過後の反射パルスは観測されない。このように本実施例の信号伝送回路では、終端Ｐａ、Ｐｂの終端条件が揃ってさえいればインピーダンス整合はとれていなくても、ゴーストピークの発生を抑制することができることが分かる。

なお、上記実施例では、入力信号を２つのＡ／Ｄ変換器に分配する場合を例に挙げたが、負荷が限定されないことは明らかである。また、伝送線路の種類等が特定のもの（例えば同軸ケーブル）に限定されないことも明らかである。例えば、伝送線路は、同軸ケーブル以外のケーブル（例えばツイストペア線など）、回路基板上に形成された金属配線パターン、などであってもよい。また、それ以外の点についても、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは明らかである。

１…信号入力端
２…入力側伝送線路
３…インピーダンス変換回路
４…分岐点
５ａ、５ｂ…出力側伝送線路
６ａ、６ｂ…Ａ／Ｄ変換器駆動回路
７ａ、７ｂ…Ａ／Ｄ変換器
８…データ処理部
１０…仮想伝送線路
Ｐａ、Ｐｂ…終端

Claims

１系統の入力信号を２系統の負荷に分配する信号伝送回路であって、
信号入力端に一端が接続された入力側伝送線路と、該入力側伝送線路の他端を分岐点として該分岐点に一端が接続され他端が第１負荷に接続された第１出力側伝送線路と、前記分岐点に一端が接続され他端が前記第１負荷と入力電圧反射係数が等しい第２負荷に接続された第２出力側伝送線路と、を含み、
前記第１出力側伝送線路及び前記第２出力側伝送線路の特性インピーダンスが同一で、前記入力側伝送線路の特性インピーダンスがそれら出力側伝送線路の特性インピーダンスの１／２であり、該第１出力側伝送線路と該第２出力側伝送線路の電気長が等しく設定されていることを特徴とする信号伝送回路。
１系統の入力信号を２系統の負荷に分配する信号伝送回路であって、
信号入力端に一端が接続された入力側伝送線路と、該入力側伝送線路の他端に入力端が接続されたインピーダンス変換部と、該インピーダンス変換部の出力端を分岐点として該分岐点に一端が接続され他端が第１負荷に接続された第１出力側伝送線路と、前記分岐点に一端が接続され他端が前記第１負荷と入力電圧反射係数が等しい第２負荷に接続された第２出力側伝送線路と、を含み、
前記第１出力側伝送線路及び前記第２出力側伝送線路の特性インピーダンスが同一で、前記入力側伝送線路の特性インピーダンスはそれら出力側伝送線路の特性インピーダンスのｎ倍であるとともに、前記インピーダンス変換部の入出力インピーダンス比は２ｎ：１であり、前記第１出力側伝送線路と前記第２出力側伝送線路の電気長が等しく設定されていることを特徴とする信号伝送回路。