TW444409B - Manufacturing method of split-gate memory structure with select gate self-aligned to the floating gate - Google Patents
Manufacturing method of split-gate memory structure with select gate self-aligned to the floating gate Download PDFInfo
- Publication number
- TW444409B TW444409B TW088115378A TW88115378A TW444409B TW 444409 B TW444409 B TW 444409B TW 088115378 A TW088115378 A TW 088115378A TW 88115378 A TW88115378 A TW 88115378A TW 444409 B TW444409 B TW 444409B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- polycrystalline silicon
- thickness
- gate
- photoresist
- Prior art date
Links
- 238000007667 floating Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000004575 stone Substances 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000005441 aurora Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000002309 gasification Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 235000014676 Phragmites communis Nutrition 0.000 claims 2
- 244000089486 Phragmites australis subsp australis Species 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 102100032392 Circadian-associated transcriptional repressor Human genes 0.000 description 1
- 101710130150 Circadian-associated transcriptional repressor Proteins 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
4444 0 9
五、發明說明（1) 發明領域： Η V 本發明^有關於一種製造分離式閑極非搾# Μ C NVM)之改良方法 〜外俾發性記愔 極自Α料淮认且特別是有關於—種用以製i生货上隱胞 枚目我對準於淫技ββ 々表造選樓 ..π 予接閘極之分離式非揮發性記梏队 释間 ;二因此可排除對不準的問題，並且；的改良方 m益度况下，使得記憶胞之線 巩核升 發明背景： 元j是步破縮小。 由於非襌發性記憶胞或非撢發性 =元件具有極小的尺寸，已被熟悉此技半導體 經成為一種重要的每天耗材。一般 …π，並 =藉由使位在浮接問極(未連接任何導 =所謂的F〇wmdheiffl遂穿電荷通基底 層而達成此目的。每一個储存細胞均需要一非常= 一選療閱拉、碎加 而资 子接閘極以及 顯著g&擇閘極相對於浮接閘極之對不準程度是合 ‘、者負面影響分離閘極記憶胞之性能的其中之—重要因θ =。2種非自我對準分離式閘極製程則必須將對準容忍声 丄=考慮。假使對不準的程度超過對準容忍度，許多不= 胞特性將會出現。一些典型的問題包括不滿足的程 牛、不對稱細胞電流以及在程式運作時對汲極擾亂的 免疫性不佳3 美國專利等5，2 8 0，4 4 6號揭示一種關於堆疊狀快閃 E^ROM元件之餘弦背景資訊以及其相關的問題。揭示於此 專利中的快閃記憶胞電路包括有複數個位在基底内之記憶 元件s包括半導體基底、汲極區、源極區以及浮接閘極和 控制以及選擇閘極。在記憶陣列中之特別排列是使記
0492-425B-EFI. 第5頁 r 4444 Ο 9
隐胞的程式化B寸之汲極電壓可被高效率的射出熱電子降 低’故可在低f壓電源供應情況下完成操作。 一美國 f 利第5, 029, 130 和5, 〇45, 1 08 以及5, 067, 1 08 則 揭不種單電晶體電可程式化和可抹除式的記憶胞，其 具有「源極、、一汲極，以及一定義於基底上用以隔離源 極、汲極之通道區。第一絕緣層則是鸬來覆蓋源極、通道 和汲極區，以及一位在通道區和汲極區上之浮接閘極。具i 有上邊牆之第二絕緣層則是用來覆蓋浮接閘極以及其所鄰i 近的側壁。控制閘極之第一部位式覆蓋於第一絕緣層上， 而其弟弟二部位則覆蓋於第二絕緣層之上邊牆以及浮接閘 極。此控制閘極並未自我對準於浮接閘極，且許多對不準 的問題則仍然存在。 美國專利第5, 674, 76?號揭示了 一種製造具有自我對 準結構之非揮發性記憶元件之方法。其中，快閃記憶元件 ΐ具有分離式閘極結構，且此方法包括在半導體基底上形成 一閘極絕緣膜之步驟。半導體層是形成於閘極絕緣膜上， 然後蚀刻成浮接閘極，以及一位在浮接閘極間的半導體圖 案。接著’浮接閘極形成後，將雜質佈植到基底之同一 側。然後’沉積一平坦化的膜於基底上，並且時到浮接閘 極之上表面’使得半導體圖案裸露出來。將半導體圖案去 除後’使雜質饰植進入基底内，形成一源極區。接著，將 平坦膜去除，使浮接閘極表面裸露出來，然後形成一介電 層於其表面。最後，形成一控制閘極於基底上。此專利所 揭示的方法雖可使浮接閘極自我對準於源極/汲極雜質 區’然控制閘極和浮接閘極間對不準的問題則仍然存在。
ΰ492-4258-ΕΡ1·ρΙο 第6頁 88115378
4 444 0 9 五、發明說明（3) - 美國專利第5, 330, 938號揭示了—土 離式閘極EPROM記憶胞之方法以及自燕# #知非揮發性分 法=此記憶胞包括有—含源極擴散區^^場絕緣之方 底，其中源極擴散區以及汲極擴散區 ：=J區之基 離。形成於通道區之第一部位的浮接^品彼此隔 分別由第一和第二複晶石夕所構成，；閑極則是 位在浮接閘極和通道區之第—部位間，二、τ氧，層則是 是位在浮接閘極和控制閘極以及一介 ？=石夕氧化層則 是自我對準於汲極擴散區，而控制閘極二，閘極 接閘極和源極、汲極擴散區。然而，此方 ^ '於浮 複雜的，故會使製造成本顯著提昇。此、，杏:^是相當 周邊長度昌過浮接閘極時將無法施行。 * 1閑極之 發明概要： 本發明之特徵是揭示一種非揮發性 極和浮接閘極間之對不準度極小。更特;祕5 Γ :二選擇閘 特徵是揭示一種用以製造選擇間極對二=之 =式非揮發性記憶胞的改良方法，㈤此；排除=之 下，律；m ί需 模更換升級的微影儀器情況 下使侍记憶胞之線寬可進一步被縮小。 兄 本發明所揭示的方法包括下列步驟： 形成一遂穿氧化層於一基底上； 之；沉積一第—複晶石夕層於該遂穿氧化層上’然後再摻雜 沉積一氮化矽層於該第一複晶矽層上；
0492-4258-EFI-ptc 露出浮接閘極和^細胞汲極區之氮化矽光罩 VPiynCi 9ΠI · m «» u,. '
4 44 4 Ο 9 _寒號881丨砧78 五、發明說明（4) /儿積和顯影出一氮化發光 施行第一氮化石夕敍刻 去除氮化碎光阻； 利用第一複晶石夕光罩 的氮化矽層以及其鄰近的 一光阻； 施行第二次氮化矽蝕 化f層以及其鄰近的未蝕 在氮化矽層底下之第一複 除； 使用氮化矽層作為罩 生氧化反應，並且形成一 的疋由於本發明之階梯狀 層作為罩幕以進行第一複 胞〉及極部位被標記，或者 使用一細胞汲極光罩 後再繼續第三氮化石夕的银 植以及去除光阻； 或者’可在光阻去除 位在波極上之氧化層厚度 利用熱磷畛或者濕蝕 利用複晶石夕氧化層作 藉由介電物質之沉積 層周圍形成一側壁介電層
IIH 阻； ，以部分Μ掉I切層，然後 沉積並且顯影出一露出先前蝕刻 未飾刻I切層之預定區域的^ 刻:進—步地蝕刻先前蝕刻的 刻氮化矽層之預定區域，直至位 晶矽層露出為止，然後將光阻去 幕L使得露出之第—複晶矽層產 ，晶石夕氧化物層。不過，要注意 氮化石夕層，故在使用整個氮化矽 晶石夕層之氧化反應時，便可使細 自我對準； /儿積和顯影一細胞没極光阻，然 刻' 第一複晶石夕的钱刻 及極佈 刖先施一汲極氧化步驟，以增加 y 刻去除氮化矽層； 為硬罩幕，蝕刻第一複晶矽層； 或者成長，在殘餘的第一複晶石夕 晶妙層於晶圓上，然德異推行離子佈
4444 〇 9 -¾¾ 8811^78
植，‘ 使用一第二複晶矽光罩沉積並且 作為選擇閘極之第二複晶矽層 '二二~覆蓋於預備 再，二複晶石夕層，然後再去除夕光阻，然後 =用一細胞源極光罩沉積和顯影出—细 以後再進行源極佈植，以及去除光阻。、，胞源極光阻， 本發明所揭示之此方法，#用篦一 & 半的氮化矽層被蝕刻掉，鈇播$利周且^矽光罩使得一 驚切層作為位在其底下：第=厚度構形之 η，階梯狀氮化發層是用來定義浮；；點。換 本：明之分離式閘極非揮發性記憶胞定/ 準的特徵的對稱性和性能。此外，此ΐίί 圖式之簡單；ΐτ額化費用以升級光學微影製程和儀器。 為使本發明之優點和特徵更清楚可見’ 發明之較佳實施例，# 人4 ap固々 _ 兹將U根據本 篱1圖顯亍的县並口相關圖式，砰細說明如下。 r. „ 、不的是—基底上形成有氮化妙層、g 發層以及遂3穿氧化層之晶圓剖面圖。 第―複晶 第2圖是剖面ffi，其顯示 對晶圓施 程，並使一半厚度的 先學微影製 化石夕層’其包括有部分被餘刻掉的部位、突：；階梯狀氣 被蝕刻的部位。 m °M&以及未 層上形
&492-4258-EF1·?! 4 444 〇 9 修正 88115378 五、發明說明（6) 成一光阻’作為第^一複晶碎光罩。 第4圖是剖面圖’其顯示的是蝕刻未被光阻所覆蓋之 突出部位，並位在其底下之第一複晶矽層露出，然後 # I化成複晶石夕氡化層。 、乳 第5圖顯示是使用細胞汲極光罩在該氮化矽層上形 一光阻之剖面圖。 s / 第6圖顯示的是汲極佈植和去除光阻和氮化矽層後之 剖面圖。 、第7圖顯示的是使用複晶矽氧化層作為硬罩幕， 一複晶矽層去除之剖面圖。 第8圖顯示的是在晶圓上沉積第二複晶矽層之剖面 第9圖顯示的是第二複晶矽光學微影製程 石夕厝拔# a、两—" ν 严 — τ又 tats /\^ -=- ^jf '复BB a夕層構成之選擇性閘極的剖面圖。 罩，二播H ^不的是形成一光罩於晶圓上作為細胞源極光 ^後再施行源極雜質佈植之剖面圖。 結構之2 Z : 了的是本發明之分離式閘極非揮發性記憶胞 第12圖顯 之分離式閘極 不的是在相同晶圓上形成複數個根據本發明 非揮發性記憶胞結構之剖面圖。 4 444 Ο 9 J----!S_881j5378__ 五、發明說明（7) 7〜複晶矽氧化物層； 9〜細胞汲極； IL側壁氧化物； ]5〜第二複晶矽光阻； i 4 -細跑源極n ^―红- 日_修正__ 8 **細胞汲極光罩； 沒極區表面之氧化層 丄2〜第二複晶石夕廣； ! 3 ~細胞源極光阻； 較佳實施例之詳細說明·· 本發明乃揭示一種製造 胞之方法，其中選擇的閘極 極的浮接閘極，故可排除對 額花費和升級光學微影儀器 可進一步地降低。此方法之 可在第一複晶矽層上形成一 化石夕層包含一凹陷區，其將 露出位在其下之第一複晶矽 同一個階梯狀氮化矽層將被 因此，在本發明之製程 來定義浮接閘極和細胞沒極 此氮化石夕光罩而被預先決定 發明之分離式閘極的非揮發 性，以及改善的性能。此外 離式閘極記憶結構之尺寸可 影製程和儀器情況下5進— 本發明所揭示的製程主 (1)依序形成一遂穿氧价 分離式閘極型的非揮發性記憶 是自我對準於對準於細胞之汲 不準的問題，進而在不需要巨 之情況下’允許記憶胞之尺寸 一主要關鍵在於光學微影技術 階梯狀氮化矽層。此階梯狀氮 在後續微影製程被蝕刻掉，以 層表面’然後變成浮接閘極。 進一步用來形成細胞汲極3 中’同一個氮化矽光罩將可用 因此選擇閘極之長度可利用 。由於此自我對準之特徵，本 性記憶胞將具有較佳的對稱 11此自我對準的特性也允許分 在不需巨額花費以升級光學微 步地被縮減。 要包括下列步驟： :層、一第一複晶矽層以及—
第11頁 4444 Ο 9
五 '發明說明（8) 氮化發層於一矽基底上 蓝 利用™氮化矽光罩以及一光阻來蝕刻該氮化矽 二爲，為具有一高厚度區和一低厚度區的階梯狀氮化 祕夕笛二却該低厚度區含有—對應於預備成為浮接閘極區 域，第Κ立，以及一對應於預備成為細胞汲極區域之第 (3) 利甩一第一光罩以及一光阻蝕刻該低厚度區之第 :部位，將預備成為浮接閘極區之底層的第一複晶矽層裸 露出來’以在此同時’該鄰接該低厚度區之第一部位的 南厚度區的部位，其厚度也在蝕刻時被減少； (4) 使該暴露的第一複晶矽層氧化成一複晶矽氧化 (5)利同一細胞汲極光罩以及一光阻，以氮化矽蝕刻 法將該低厚度區之該第二部位氮化矽層蝕刻掉，並且利用 複晶矽蝕刻法蝕刻位在該氮化矽層底下之第一複晶矽層， 其中鄰近該第二部位之該較厚區域部位的氮化矽層之厚度 也在該氮化矽蝕刻步驟中被蝕刻降低； (6 )施行汲極佈植； (7) 去除該IL化秒層； (8) 使用該複晶矽氧化物層作為一硬罩幕，以蝕刻該 ά —^ & Θ. Hb WL · (9)¾/成一環繞該第一複晶；g夕層之邊牆介電層 (1 0 )沉積一第二複晶矽層覆蓋該基底； vll)使周一第—複晶妙光罩以及一 晶妙層；以及 光阻餘刻該第二複
4 444 ο 9 [Τ： 楂 -88115378 ———年 月 日 發明說明（9) 、2 )使甩一細胞源極光罩以及一光
正 _ I I. 阻砲行細胞源極佈I 為了改善清晰度5許多明顯和一般的來 ，之說明中被省略掉。這些步驟包括一開始 如上所 氧化層成長'複晶矽成之摻雜、以及完成^兴夺赚^、場 阻的去除等。這些步驊均為熟悉此技藝者所=二的，之光 故在此不再贅述、然而’本發明之一主要關鍵在二：成 :梯狀氣化珍，其中較厚的部位是作為後續4化石二j 驟之蝕刻終點，此將允許浮接閘極之形成，並且可利用相 同的氮化矽光罩完成細胞汲極，卻使選擇閘極對準於浮接 閘極以及選擇閘極之肩邊長度。 ' 以下將以實施例更詳細的討論本發明之内容，不過要 注意的是該些實施例僅兩以方便說明本發明之優點和特徵丨 並非鸬以限定本發明= \ 實施例： 第1〜11圖顯示的是根據本發明以製造自我對準分離 式閘極非揮發性記憶胞之主要步驟的剖面圖。該些圖式將 於以下詳細說明。 第1圖顯示一晶圓’其基底1上並包形成有一氤化石夕層 4、第一複晶矽層3、以及一遂穿氧化層2。較佳地是，此 遂穿氧化層是利闬遂穿氧化成長法形成，其厚度約為50〜 1 5 0 A。此外，第一複晶石夕層和氮化石夕層之後度較佳地是 分別為500〜3000 A以及3〇〇〜3000 A。 第2圖顯示的是已經對晶圓施一檄影輕序，用以將一
0492-4258-EF1 p t c 第13頁 ^44409 案號 88115378 五、發明說明（10) — 括有-，分被餘刻、部分突起以及未钱刻的部位。第 也顯示氮化矽層4已經變成階梯狀氮化矽層，豆中高 厚區域4a是被I化矽光阻5覆蓋， 又 光阻所。 &而灯^賴則未被 /第3圖顯示的是在階梯狀氤化矽層上形成一第 石夕光阻β ,以作為第一複晶碎光罩。 「曰曰 第4圖顯示配合第一複晶矽光罩，將 度部位蝕刻至露出底下的第—趨 ^曰之低厗 高厚度部位的厚度也在此同，化石夕層之 複晶矽氧化物層7。 s已域氧化成 第5圖顯示的是配合細胞弁置， 8，使得未被細胞汲極光罩8所覆蓋之低厚度細^胞/及極光罩 刻掉，同時高厚度氮化石夕層 .:虱化矽層被蝕 ^在氮化石夕層之餘刻結束後，開始進 =中降 矽層之蝕刻步驟。 _ I第~複晶 第6圖顯示的是利用汲極雜質佈植 然後再去除氮切層（mi容液或及極區’ 先阻8。第6圖也顯示去除光阻厚之汲極化=細胞汲極 =用來增加位在汲極區表面之氧化層的， 的話，側壁氧化物13也可利用濕浸潰法去除。又。右需要 第7圖顯示的是利用複晶矽—氧化層
J夕層去除之剖面圖’使得第一複晶發層=將第一 發性記憶胞之浮接閘極。 屬取終成為非揮 444409 案號 S8115378____________年—-§--- p-l.l __ " 1 丨 丨_ *0— 1 - —1_ -- | ί五、發明說明（Π) 第8圖顯示的是在晶圓上沉積一第二複晶；ε夕層12，而 第9圖顯示的則是利用第二複晶矽光罩1 5將第二複晶；5夕層 12定義成選擇間極。此第二複晶珍層較佳的是由厚度1Q00 〜4 0 0 0 Α之純複晶石夕或者複晶砍化金屬層所構成。 | 第1 0圖顯示的是將光阻1 5去除厚’在晶圓表面形成一 細胞源極光阻].6 q 最後，第1 1圖顯示的是將細胞源極光阻去除後的剖面 圖。獲得一細胞源極1 4。 口 而第1 2圖顯示的 明之分離式閘極非 第ί〜U圖顯示的僅是一單一細胞， 則是在同一晶圓上形成複數個根據本發 揮發性§&憶結構之剖面圖。 限定發：：較佳實施例揭露如上，然其並非用 和範=所者’在不脫離本發明之精 内，因此本發明之專利潤飾均落在本發明之範圍 所界定者為準。’、11 &圍當視後附之申請專利範
Claims (1)
- 4444 〇9 六、申請專利窥圍 1 —種製 製程，其步驟 依序形成 矽層於—矽基 利用一氮 其成為具有一 其中該低厚度 一部位，以及 位； 號 8811537 只 a 修正 二·我對準分離閘極之非揮發性記憶胞 包括： 一遂穿氧化 底上； 化矽光罩以 高厚度區和 區含有一對 一對應於預 層、一第一複 及一光阻來蝕 一低厚度區的 應於預備成為 備成為細胞汲 利用一第一光罩以及一光阻蝕刻該 位，將預備成 來’其中在此 度區的部位， 使該暴露 利用一細 該低厚度區之 矽蝕刻法蝕刻 鄰近該第二部 該氮化石夕餘刻 施行汲極 除； 使用該複 複晶石夕層； 為浮接閘極 同時，該鄰 其厚度也在 的第一複晶 胞汲極光罩 該第二部位 位在該氮化 位之該較厚 步驟中被蝕 佈植以形成 區之底層的第 接該低厚度區 钱刻時被減少 矽層氧化成一 以及一光阻， 氮化矽層蝕刻 矽層底下之第 區域部位的氮 刻降低； 細胞汲極，然 之 晶矽層以及—氮化 刻該氮化矽層，使 階梯狀氮化矽層， '序接閘極區域之第 極區域之第二部 低厚度區之第一部 一複晶石夕層裸露出 之第一部位的高厚 ) 複晶矽氧化層； 以氮化矽蝕刻法將 掉’並且利罔複晶 一複晶矽層=其中 化矽層之厚度也在 後將該氮化矽層去 晶石夕氧化物層作為一硬罩幕，以姓刻該第 形成一環繞該第一複 沉積一第二複晶矽層 晶石夕層之邊牆 覆蓋該基底； 介電層；0492-4256-EFl-i，i 第16頁 〇9 4444 jjt 88115378固 申睛專利範 用一第二複晶碎光以 — 層，以及 光阻蝕刻該第二複晶矽 = 光阻施行細胞源極佈植。 層中包述之製程，其中該氮化梦 氮化矽區：ί ί利範圍第1項所述之製程，其中該低厚度 t如：:ΐ度約為該高厚度氮化矽區之-半。 化層之芦庳凊專利範圍第1項所述之製帛'苴中該遂穿氧 -^发約為50〜150 A ” 其中該氣化梦 其中該第一複 其中該第二複 其中該第二複 其中在該没極 層之厚Ϊ ^請專利範圍第1，所述之製程 X 約為300 〜3000 Α 〇 晶：層專利範圍第1項所述之製程 7 *度約為300〜3000Λ。 晶石夕居Ά專利範圍第1項所述之製程 ^疋尽度約為1000〜30 00 Λ。 晶矽層範圍第1項所述之製程 9·如複晶石夕或複晶發化金屬。 佈植後，更；ίϋ範圍第1項所逑之製程，其中在該汲極 極上之氧化汲極氧化步騍，以增加覆蓋於該細胞汲 複晶石夕氣範81第1項所述之製程，其'^在使用該 步驟前，更々紅：一硬罩幕，以蝕刻該第〆複晶矽層之 該第—複s二a=，，複晶石夕氣化物之去除步雜，用以將 4 444 0 9 _案號88U5378_年月日__ 六、申請專利範圍 構，包括： 一基底； 一遂穿氧化層，形成於該基底上； 一細胞汲極，藉由對該基底施行汲極佈植而形成； 一細胞源極，使用一細胞源極光罩以及一光阻對該基 底施行細胞源極佈植； 一浮接閘極，藉由於該基底上形成一第一複晶矽層， 再利用複晶矽蝕刻法蝕刻該第一複晶矽層以形成該浮接閘 極；以及 一選擇閘極，藉由於該基底上沉積一第二複晶矽，再 使用一第二複晶矽光罩以及一第二光阻蝕刻該第二複晶矽 層以形成該選擇閘極。 1 2.如申請專利範圍第11項所述之結構，其中該遂穿 氧化層之厚度約為50〜150 A。 1 3.如申請專利範圍第i 1項所述之結構，其中該第一 複晶矽層之厚度約為3 0 0〜3 0 0 0 A。 1 4.如申請專利範圍第11項所述之結構，其中該第二 複晶矽層之厚度約為1 0 0 0〜3 0 0 0 A。 1 5.如申請專利範圍第11項所述之結構，其中該第二 複晶矽層包括有純複晶矽或複晶矽化金屬。0492-4253-Ε?1·ρ1ο 第18頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/200,911 US6251727B1 (en) | 1998-11-27 | 1998-11-27 | Method of making select gate self-aligned to floating for split gate flash memory structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW444409B true TW444409B (en) | 2001-07-01 |
Family
ID=22743710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088115378A TW444409B (en) | 1998-11-27 | 1999-09-07 | Manufacturing method of split-gate memory structure with select gate self-aligned to the floating gate |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6251727B1 (zh) |
| TW (1) | TW444409B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| JP3439706B2 (ja) * | 1999-11-17 | 2003-08-25 | シャープ株式会社 | 半導体装置の製造方法 |
| US6358797B1 (en) * | 2001-02-12 | 2002-03-19 | Vanguard International Semiconductor Corporation | Method of forming a non-volatile memory cell |
| US6570213B1 (en) * | 2002-02-08 | 2003-05-27 | Silicon Based Technology Corp. | Self-aligned split-gate flash memory cell and its contactless NOR-type memory array |
| US6570214B1 (en) * | 2002-03-01 | 2003-05-27 | Ching-Yuan Wu | Scalable stack-gate flash memory cell and its contactless memory array |
| KR20060097884A (ko) * | 2005-03-07 | 2006-09-18 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법 |
| US7560762B2 (en) * | 2005-08-23 | 2009-07-14 | Macronix International Co., Ltd. | Asymmetric floating gate NAND flash memory |
| CN101923296B (zh) * | 2009-06-17 | 2011-12-14 | 上海华虹Nec电子有限公司 | Nvm器件制备中光刻对准记号的制备方法 |
| CN109979993B (zh) * | 2017-12-28 | 2022-05-27 | 无锡华润上华科技有限公司 | 高压mos器件及其制作方法、电子装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940706A (en) * | 1997-12-11 | 1999-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd | Process for preventing misalignment in split-gate flash memory cell |
| US6071777A (en) * | 1999-04-29 | 2000-06-06 | Winbond Electronics Corporation | Method for a self-aligned select gate for a split-gate flash memory structure |
-
1998
- 1998-11-27 US US09/200,911 patent/US6251727B1/en not_active Expired - Lifetime
-
1999
- 1999-09-07 TW TW088115378A patent/TW444409B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6251727B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604367A (en) | Compact EEPROM memory cell having a floating gate transistor with a multilayer gate electrode | |
| US5445984A (en) | Method of making a split gate flash memory cell | |
| US5631482A (en) | Flash EEPROM memory cell with polysilicon source/drain | |
| US5714412A (en) | Multi-level, split-gate, flash memory cell and method of manufacture thereof | |
| US6995437B1 (en) | Semiconductor device with core and periphery regions | |
| US5352619A (en) | Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices | |
| US5635415A (en) | Method of manufacturing buried bit line flash EEPROM memory cell | |
| TW480680B (en) | Method for producing self-aligned separated gate-type flash memory cell | |
| US6746920B1 (en) | Fabrication method of flash memory device with L-shaped floating gate | |
| US5569945A (en) | Stepped floating gate EPROM device | |
| TW533588B (en) | Flash memory and its manufacturing method | |
| TW444409B (en) | Manufacturing method of split-gate memory structure with select gate self-aligned to the floating gate | |
| TWI239073B (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
| US5432112A (en) | Process for EPROM, flash memory with high coupling ratio | |
| KR100511598B1 (ko) | 플래시 메모리 제조방법 | |
| US5208173A (en) | Method of manufacturing non-volatile semiconductor memory device | |
| US6624028B1 (en) | Method of fabricating poly spacer gate structure | |
| US5789295A (en) | Method of eliminating or reducing poly1 oxidation at stacked gate edge in flash EPROM process | |
| JPS61502925A (ja) | Ｍｉｓ型集積回路の製造方法 | |
| US20040058494A1 (en) | Split-gate flash memory cell and manufacturing method thereof | |
| US4683640A (en) | Method of making a floating gate memory cell | |
| KR100223277B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20050184331A1 (en) | Space process to prevent the reverse tunneling in split gate flash | |
| JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080014926A (ko) | 비휘발성 메모리 디바이스들을 위한 이중 스페이서 공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |