TW444160B - Buffer management device and method for improving buffer usage and access performance in a data processing system - Google Patents

Description

Α7 Β7 4441 6 0 五、發明说明 本發明是有關於資料緩衝系 3一 十鹱衡系統之資料緩衝技術，且特別 疋有關於一種緩衝器管理系鈦 , „ H其可以在資料處理系統之 系統控制器中存取緩衝哭桂嬰n± 輯15裝科，改善緩_制率及降 低錯頁（page miss)的發生。 資料緩衝是目前資料處理系統之重要議題。—般而言， 貧料緩，術可以在兩種操作環境下改善效能及資料傳 輸作環蚊指資料傳送的來源端與目的端係操 作於不狀速度下。例如在來源端之資料傳送速度較目的 端為高之通訊系統中，目㈣«要足夠的緩衝記憶體以 缓衝輸入資料。第二種操作環境是指具有很多來源裝置卻 只有幾個或—個目的裝置的情況。舉例來說，資料處理系 統之系統控制器需要-個或數個緩衝器裝置以有效地處理 連犖裝置間之資料傳輸。 ，第1圖（習知技術)係習知資料處理系統在系統控制器20 附近之局。p方塊圖。如第！圖所示，系統控制器Μ係連接（或 輕口）於處理器10、顯不系統6〇、周邊匯流排32及主記憶 體40之間。這些元件在資料處理系統中之功能則簡單說明 如JF 0 處理器10 I係為資料處理系統之處理中心，且用以 接收^ 及依序執行。在執行期間，處㈣1G從儲存媒體 中抓取必要之程式或資料碼，並將執行結果送回。主記憶 體40( —般疋由動態隨機存取記憶體（dram)組成）通常是主 要之私式/貝料來源’這是因為其具有較其他儲存媒體（除靜 態隨機存取記憶n SRAM料）為狀存取㈣。周邊 誚先閲讀背而之注意事項再功朽本页) 、-=* 本紙依只攻逆州十㈤闲$行戌 (NS )八4规格（2]〇χ 297公犛 ΑΊ B7 4441 6 Ο 五、發明说明（2 ) ~~' ~~一" 排32則用以橋接（或連接）其他周邊裝置及資料處理系統。 以下在提卵邊㈣排32肖，仙連接於周輕流排32 之裝置。顯不系統60係用以顯示資料處理系統之使用者界 面1知顯示线60之顯示係透過視訊卡連接周邊匯流排。 目前資料處理系統則採用較新的架構，直接將顯示系統6〇 之控制整合至系統控制器2〇，藉以改善其顯示效能。最後， 系統控制器20係橋接裝置，藉以做為處理器1〇、顯示系統 6〇、周邊匯流排32及主記憶體40之界面，如第】圖所示。 另外，第1圖亦顯示系統控制器2〇之緩衝裝置，用以 控制連接元件間之資料傳輪，這些包括處理器1〇'顯示系 統60、周邊匯流排32與目的元件（通常是主記憶體4〇)。第 1圖所示系統控制器20之緩衝裝置具有記憶體控制器2〇1， 處理器緩衝器203，顯示緩衝器2〇5，周邊缓衝器2〇7及緩 衝器管理電路209。 處理器緩衝器203、顯示緩衝器205及周邊緩衝器207 分別用以緩衝處理器1〇 '顯示系統6〇及周邊匯流排32之 輸入資料或要求。各緩衝器（2〇3、205、207)可暫存數項資 料。另外’處理器緩衝器203、顴示緩衝器205及周邊緩衝 器207則由緩衝器管理電路2〇9控制。記憶體控制器2〇ί(用 以存取主記憶體40)係依序處理這些緩衝器之資料。簡而言 之’處理器10、顯示系統6〇及周邊匯流排32是在緩衝器 官理電路209之控制下’將資料送至對應的緩衝器裝置。 然後，記憶體控制器201便進行存取動作，藉以將緩衝器 裝置之資料送至主記憶體4〇。明顯地，第I圖雖然只有將 -----------/------訂------嗖 (讀九閱讀背面之注意事項再功寫本R ) a 部 ψ Ιί ：ίΐ f A, 本紙ίΑ尺度述;!丨中w tWsjc^7('NS)A4%^ (2SOX297公釐） ii 444160 A7 Β7 部 中 头 f- A ί'ϊ 印ί： 五、發明説明（3 ) 資料自數個元件（處理器10，顯示系統6〇，周邊匯流排32) 送至主記憶體40之例子，但是也可以適用於其他不同的情 況。 處理器緩衝器203、顯示緩衝器205及周邊緩衝器2〇7 通常各具有數個記憶體區塊。各記憶體區塊可緩衝一項資 -料，無論其大小。第2圖（習知技術）係習知資料處理系統中 資料器緩衝器之内部結構圖。如第2圖所示，處理器緩衝 器203分別具有四個記憶體區塊2〇3a、203b、203c、203d。 另外’各記憶體區塊則包括三十二個記憶體單元，其中， 各記憶體單元係一個位元組。不過熟習此技術者可知各記 憶體區塊中之記憶體單元數目是可以隨不同應用而改變。 5己憶體區塊203a、203b、203c、203d係暫存處理器1〇 送出要求之資料。在第2圖中，記憶體區塊203a〜203d之 '斜線部分表示具有資料之記憶體單元。通常，記憶體控制 器201會依序處理記憶體區塊内之資料。另外，如第2圖 所示，四個標籤記憶體209a〜209d係置於緩衝器管理電路 2〇9 ’其分別對應於記憶體區塊2〇3a〜2〇3ti。這些標蕺記憶 體（209a〜209d)儲存著記憶體區塊（203a〜203d)資料所對應之 位址。一般而言’各標籤記憶體係存放對應記憶體區塊中 各記憶體單元之位址之共同位元。 在這個例子裡’假設一個記憶體區塊資料之位址具有三 十一個位元，即a31 : a0。因此，各標籤記憶體209a〜209d 最少應儲存二十七個位元，a31 : a5，作為同記憶體區塊中 各記憶體單元之位址之共同位元。標籤記憶體之位址資訊 本紙张尺戍iC州中 (’NS ) Λ4 現格（21 0Χ 297 公处） ("先閲讀背而之注意事項再蛾艿本頁} A. 訂 -V 444 1 6 Ο Β7 Λ、發!Κ 明（4 ) 及對應記憶體區塊之資料間的關係可利用接下來的例子解 釋。假設標籤記憶體209a之位址資訊為AF01A1[100]，其 中，未括號之位址資訊"AFOIAT係十六位元格式且對應於 位址位元a31 : a8 ;另外括號之位址資訊”[1〇〇]，，則是二位元 格式且對應於位址位元a7 : a5。因此，暫存於記憶體區塊 203a之資料位址（記憶體區塊203c之陰影部分）便可以根據 標籤記憶體209之位址資訊及記憶體單元之序列而得到。 第3圖（習知技術）係表示記憶體區塊2〇3a之定址機制。根 據第3圖所示之定址機制’存放於記憶體區塊2〇3a資料之 位址係 AF0IA14A-AF01A14E。 不過顯然地，習知緩衝器並無法有效地使用緩衝記憶 體。在習知緩衝器中，任何只有一個或數個位元組之資料 仍會佔用一個記憶體區塊’如第2圖所示之記憶體區塊 203b、203c。習知的解決辦法係減少每個記憶體區塊所包 含之記憶體單元數目。舉例來說，記憶體單元的數目可以 減少至八個，如此便可以改善類似於記憶體區塊2〇3b、2〇允 情況下之記憶體使用效率。不過，這種調整卻會使圖中記 憶體區塊203d資料之處理變得更為複雜。 另外，不同存取模式，如到頁存取（page—hit access)模式 或錯頁存取(page-miss access)模式’亦會對記憶體存取速度 造成影響。—般而言，到頁存取需要較錯頁肩^為的處 理週期。舉例來說，在運算速度1〇〇MHz的記憶體系統中， 到頁存取需要約五個周期以進行處理而錯頁存取則需要 約十三個周期以進行處理。實事上，不洞_来源（如處理器1〇、 . —" —— I -一 _ 6 本纸Μ 十氏q ( ('NS ) ---—--- --------------Λ------訂------喙 (翱先開讀背面之注意事項馮^矜本頁) A7 B7 4441 6 Ο 發明説明（5 ) —~— 顯示系統60、周邊匯流排32)之資料係隨機的，故錯頁發生 的機率很高。也因此，降低錯頁的發生可以改善整體系統 之效能。 有鑑於此，本發明便提供一種緩衝器管理裝置，其具有 改善記憶體使用效率的機制，藉以有效地緩衝不同元件間 傳輸之資料，如在資料處理系統中，自處理器、顯示系統、 周邊裝置傳送至主記憶體之資料。本發明之緩衝器管理裝 置亦可以降低錯頁記憶體存取之發生，使緩衝器系統之效 月I得以提升。 根據上述，緩衝器裝置可置於緩衝資料處理系統中，用 以緩衝自第一元件送至第二元件之資料。緩衝器裝置具有 數個δ己憶體區塊以暫存第一元件傳至第二元件之資料。各 記憶體區塊具有數個記憶體區段，而各記憶體區段則具有 數個記憶體單元》 緩衝器裝置可操作於兩種操作模式。第一操作模式稱為 線模式’其中，各記憶體區塊只存放單一項資料。第二操 作模式稱頁模式，其中，每一記體區塊可存放數項資料。 部 中 il •斗 ii .1 ί/i As Tl\ 0， 再者，同一記憶體區塊之各記憶體區段在頁模式中只存放 一項資料。 緩衝器裝置更具有數個第一標籤記憶體裝置，耦接於對 應之記憶體區塊。在線模式中，這些第一標籤記憶體裝置 係存放與對應記憶體區塊之記憶體單元相對應之位址資 訊。另外，緩衝器裝置更具有數個第二標籤記憶體裝置， 其福接於對應之記憶體區塊。在頁模式中，這些第二標藏 44^160 A7 ----------------— ___ B7 五、發明説明（ό) 〜 a己憶體裝置係存放與對應記憶體區塊之記憶體單元相對應 之位址資訊。各第二標籤記憶體裝置具有一較高位元標籤 記憶體以存放與對應記憶體區塊之記憶體單元相對應之位 址資訊之共同位元，及數個較低位元標籤記憶體以存放與 對應記憶體區段之記憶體單元相對應之位址資訊之共同位 元。 緩衝器裝置亦具有模式切換電路以切換各記憶體區塊之 操作模式。根據第一元件輸入資料之位址資訊及標籤記憶 體裝置之位址資訊間的關係，模式切換電路可以控制各記 憶體區塊’使其操作於線模式或頁模式下。 為讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂’下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式說明 第1圖（習知技術）係習知資料處理系統在系統控制器附 近之局部方塊圖： 第2圖（習知技術）係第1圖所示處理器緩衝器之内部結 構圖； 第3圖（習知技術）係表示習知記憶體區塊之定址機制； 第4圖係本發明實施例之系統控制器之方塊圖； 第5圖係表示本發明實施例之記憶體區塊之位址結構； 第6A圖係線模式中之記憶體區塊之位址結構； 第6B圖係頁模式中之記憶體區塊之户址結搆；以及 弟7圖係本發明實施例之頁/線模式切換電路之操作流程 „^------.---------妓------訂------'" (詞先閱讀背面之註意事項再填艿本P' )

本紙弘尺度记則((、阳）格（ 210X 297公犛）

^M部屮·λκ?ϊ·^，只 ηί71^":ςΓ.^印 V 444 1 6 0 A7 .---------------- -- —-~~~~^ ^ __B 7 五、發似明（7 ) ~~~~ —- 圖。 實施例 本發明係㈣模式城技術㈣善記憶㈣統之記憶體 使用效率並且降低錯頁的發生。在本實施例中，本發明之 緩衝器裝置係設m驗制_，其用以橋接不同裝置， 如資料處理系統之樂器 '主記憶體及其他周邊裝置。不 過，對於熟習此技術者而言，本發明亦可經調整而應用於 其他需要資料緩衝之應用。 第4圖係本發明實施例之系統控制器23之方塊圖。系 •統控制器y接收處理器1〇、顯示系統60、周邊匯流排32 之資料，並依序將資料傳送至主記憶體4〇。如第4圖所示， 系統控制器23具有記憶體控制器23丨，處理器緩衝器233， 顯示器缓衝器235，周邊緩衝器237及頁/線模式切換控制 器 230。 請參考第4圖，處理器緩衝器233、顯示器緩衝器235 及周邊緩衝器237分別暫存自處理器10、顯示系統6〇、周 邊匯流排32傳送之資料。這些記憶體緩衝器具有複數記憶 體辱_棒’各具有三十二個記憶體單元或位元組。另外，三 十二個記憶體單元最好分成四個記憶體區段，各具有八個 記憶體單元。因此，在本實施例中，各記憶體區塊具有四 個記憶體區段’且各記憶體區段具有八個記憶體單元。另 外’記憶體區塊及記憶體區段是分別在線模式及頁模立下， 做為儲存單元來儲存各項資料，如下所述。 記憶體控制器23 1自處理器緩衝器233 '顯示器緩 "7------- —___________________ 9 _____________ 木紙弘尺砹迖川屮M闷家柷本U'NS ) Λ4規格（210X297公浼] —' ("尤閱讀背而之注意事項再"巧本S )

#5浐部ψ·^"·τΐτ"-"π 消贤合 Μ·^卬 V 4441 6 Ο kl —- ._..--- ^ _ —_____— 五、發瓶明（8 ) —— 235、周邊緩衝器237取出資料，並控制傳送至主記憶體4〇。 另外’記憶體控制器231則保持主記憶體40之資料連貫性。 也就是說，兩個或更多個對主記憶體4〇之存取要求之處理 順序，不能夠造成主記憶體40之資料錯誤。舉例來說，假 a又處理器10執亍部分指令並得到一個結果◦處理器1 〇便 將結果寫至主記憶體40，並等待周邊裝置自主記憶體仙將 該結果讀出。在這個例子中，該結果必須在周邊裝置實際 存取主記憶體40之結果前，事先被寫入主記憶體4〇。而記 憶體控制器231便是維持這兩個存取要求之處理順序。另 外，兩個或更多個存取要求間之關係亦可利用這些要求令 位址資訊而得知。 根據本發明，頁/線模式切換電路230不只是第1圖所示 之緩衝器管理電路，且模式切換電路230是可以獨立地進 行處理器緩衝器23》、顯示器緩衝器235、周邊緩衝器237 之操作模式切換。在本實施例中，頁/線模式切換電路23〇 在兩種操作模式中係使用不同之標籤記憶體。 第5圖係表示本發明實施例中處理器緩衝器233之記憶 體區塊233a之位址結構。在這個實施例中’線模式標籤記 憶體23〇a、頁模式標籤記憶體23Ob〜23Of'模式切換電路23〇g 係包含於頁/線模式切換電路230中。記憶體區塊233a在線 模式下可利用線模式標威記憶體23 〇a定址，或在頁模式下 可利用頁模式標籤記憶體23Ob〜23Of定址。記憶體區塊233a 之操作模式選擇係根’據處理器10送出資枓或要求中之位址 資訊，利用模式切換電路230g達成。 本紙if尺度垅州十杈阄家標卒（（'NS ) Λ4規格（210X 297公釐） --：----------Λ------訂------哚 (誚先閱讀背16之注意事項4頊矜本页} 4 44160 H7 -------—-------- .. ______ __ 五'發明説明（9) . 通常記憶體區塊233a —開始是操作於線模式，並利用 線模式標籤記憶體230a以存放其中資料之位址資訊。也就 疋說，記憶體區塊233a在線模式下只能緩衝一項資料。若 模式切換電路230g決定，輸入要求或資料（及記憶體區塊 233a之資料）可利用頁模式記憶體存取，則模式切換電路 230g將中斷線模式標籤記憶體23〇a並致能存放對應位址資 訊之頁板式標戴s己憶體’藉以致能頁模式操作。如第5圖 所示，記憶體區塊233a具有四個記憶體區段2g〇〜2333， 在頁模式下可以分別緩_衝一項資料。另外，頁模式標籤記 憶體230b係用以儲存記憶體區塊233a資料之位址資訊。 頁模式標籤記憶體230c〜230f分別用以存放對應記憶體區段 2330〜2333資料之位址資訊之共同位元。舉例來說，在記憶 體區段2330，頁模式標藏記憶體230b係用以存放與其中資 料相對應之位址之較尚共同位元，而頁模式標籤記憶體23〇c 係用以存放與其中資料相對應之位址之較低共同位元。這 種定址機制亦適用於其他記憶體區段。 第6A及0B圖分別係線模式及頁模式中之記憶體區塊之 位址結構。在線模式中’如第6A圖所示，線模狀藏記憶 體230a係致能（實線）’且頁模式標籤記憶體23〇b〜23〇f係 中斷（虛線）。此時，線模式標籤記憶體23〇a 體區塊_資料相配之位址之共同位元，即[二^ 句話說，在相同記㈣區塊巾’減體單元位址之較高位 元係相同，且對應記憶體單元順序之位址較低位心即 a0]’則不相同。因此’記憶體區塊233a只存放一項資料。 __________11 紙弘尺度述州屮丨巧 ( CNS ) ( 210X 297^¾ ) ----------- -----------^------訂------"[ (許先閱讀背面之注意事項再蛾艿本頁) 444160 Η 部 中 ：!; ίί j； ,ι ；/i fr λ- li A7 B7 Λ、發明议明（10 ) 在頁模式中，如第6B圖所示，頁模式標籤記憶體 230b〜230f被致能（實線）’而線模式標籤記憶體係中斷（虛 線）。在這個例子中，記憶體區段233〇〜2333分別用做資料 儲存單元，不是整個記憶體區塊233a。也就是說，各記憶 體區段2330〜2333可獨立儲存一項資#。頁模式標籤記憶 體230b係存放與記憶體區塊233a資料相對應之位址之共 同位兀。在這個例子中，頁模式標籤記憶體23〇b係存放位 址位元[aai : aie]。另外，頁模式標籤記憶體23〇b存放與對 應記憶體區段2330〜2333之記憶體單元資料相對應之位址 之共同位元。在這個例子中，頁模式標籤記憶體23〇c〜j3〇f 係存放位址位元[als : a3]。舉例來說，記憶體區段233〇之 各記憶體單元位址係組合頁模式標籤記憶體23〇b之位元 [〜！：〜6]、頁模式標籤記憶體23〇c之位元[a!5 :七]、各記 憶體單元之序列而得到。類似地，頁模式標籤記憶體23〇d 之位το [als : aj ’則用以定址記憶體區段2331之記憶體單 兀。同樣地，記憶體區段2332、2333之記憶體單元則分別 以頁模式標籤記憶體23〇e、230f定址。 第7圖係第5圖模式切換電路230g之操作流程圖。在 這個例子中，模式切換電路23〇g僅控制處理器缓衝器233。 不過’對於熟習此技術者而言，同樣的控制方法亦可應用 於其他緩衝區裝置’如顯示器緩衝區235及周邊緩衝器237。 假設’處理器緩衝器233之所有記憶體區塊首先係操作於 線模式（步驟S1)。當收到與處理器1〇送出存取要求相對應 之資料時（步驟S2) ’模式切換電路230G係檢查與收到資料 12 本纸弘度這扪屮网囤家榀卑（CNS ) Λ4规格（210Χ297公箱） --：---------Λ------訂------^ 1 (兑尤閱讀背面之注意事項4硝矜本頁) 4441 6 Ο ί5沪部屮'-^"'肀^.:^ η沾 Α7 五、發明説明（11 ) ----- 相對應之位址貝讯及標籤記憶體之内容間的對應關係。 *換句話說’模式切換電路23Qg會檢查與接收資料相對 應之位址之争又南位雄”：〜】是否匹配於線模式標鐵記情 體23〇a或頁模式標籤記憶體230b的内容（步驟s3)。若不: 配’則接收資料無法與目前使用之記憶體區塊合併。因此， 模式切換電路230g會使用新記憶體區塊以儲存輸入資料（步 驟 S4)。 、 若與接收資料相對應之位址之位元[a31 : a16]等於線模式 標籤記憶體2；3〇a或頁模式標籤記憶體23〇b之位址資訊 ([4! : ad)時，模式切換電路23〇g檢查對應記憶體區塊是 否為頁模式（步驟S5)。若是，模式切換電路23〇G隨即決定 對應記憶體區塊是否被完全佔用（步驟S6)，也就是，對應 記憶體區塊是否留下任何可用之記憶體區段。若對應記憶 體區塊沒有可用的記憶體區段，模式切換電路23〇g也會利 用新記憶體區塊來存放輸入資料，類似於步驟S4之處理。 若對應記憶體區塊至少有一可用之記憶體區段，則模式切 換電路230g會將與輸入資料相對應之位址之位元[&|5: 填入對應之頁模式標籤記憶體（如230d，230e或230f)，並 儲存輸入資料（步驟S8)。 回到步驟S5,若對應記憶體區塊為線模式，而非頁模式， 模式切換電路230g會將對應記憶體區塊切換至頁模式（步驟 S7)。如上述’自線模式切換至頁模式需要致能頁模式標籤 記憶體230b〜230f及中斷線模式標籤記憶體230a ◊再者， 與記憶體區塊及線模式標籤記憶體230a之資料相關之位址 — 13 ( TNS ) Α4ίΙ^ ( 2}QX291^) ^ ' (对先閲讀背而之注意事項本頁)

4441 6 Ο ΑΊ B7 部 t ik 而 /、 五、發明3明（12 ) 資訊係轉換並存放於頁模式標籤記憶體230b及頁模式標籤 記憶體230c。特別是，線模式標籤記憶體23〇a位址之位元 [心,：aj係移至頁模式標籤記憶體23〇b，且線模式標籤記 憶體2遍位址之位元[〜：七]及第一記憶體區段233〇所對 應之位址位元[a4 · a3](即：〇〇)係移至頁模式標藏記憶體 230c。以這種方法，對應記憶體區塊之操作模式可依序改 變至頁模式。最後，模式切換電路23Gg會將與輸人資料相 對應位址之位元[a15 : a3]填入對應之頁模式標鐵記憶體並 儲存輸入資料，如步驟S8所執行者。 第6A及6B圖係說明本發明實施例之緩衝管理方法。記 憶體區塊233a首先係操作在線植式，如第6A圖所示。假 設’線模式標籤記憶體230a之内容為AF01A1，本例之[a3j : %]_。因此，與陰影部分相配之位址’其表示記憶體區塊233a 之資料儲存位置’係AF01A182-AF01A186。 當收到之處理器〗〇資料之較高位元af〇i時， 模式切換電路23〇g會將記憶體區塊现之操作模式由線 模式改變成頁模式。也就是說，線模式標籤記憶體2池係 中-斷且頁模式標籤記憶體230b〜230f係致能，如第6B圖 所示在處理接下來欲緩衝之資料前，模式切換電路23〇g 會在線模式下’處理與其中資料相對應之位址。因此，模 式切換電路230g首先將線模式標籤記憶體23〇a之位元 [a” . al0](在這個例子中為Α1[1〇〇])存放於頁模式標籤記憶 體2鳥’並將序列資料等到之位元[〜：a3](在這個例子中為 [〇〇])在放於頁模式標籤記憶體230c。 4 j 先ί 間.1 讀背I ιδ I 之-1注I 意 事I 項 再 Μ [ % A 本枚 頁 訂 咪 14 ，繼細中_.响 (2丨0X297公釐） 444160 A7 η 7 - —— · .·. D / ' ----. — - 五、發明説明（Ι3 ) 待處理記憶體區塊233a之資料後，模式切換電路23〇g 便依序處理輸入資料。注意的是，頁模式標籤記憶體23〇b， 其用以存放與記憶體區塊233a之所有記憶體單元相配之位 址資訊之較高位元，係填入”AF01”。如第6B圖所示，另三 項為料則依序儲存於記憶體區段233 1〜2333。與各項資料相 對應之位址係參考頁模式標籤記憶體（位元[a” ：〜6])及對應 頁模式標籤記憶體230c〜230f(位元[a15 : a3])之内容，及對 應記憶體區段内之序列。舉例來說，若頁模式標籤記憶體 230d存放之位址資訊(位元[ai5 : &3])為ba3[0]，與記憶體區 段2331資料相對應之位址係AF01BA31-AF0137BF。因此， 在這個實施例中，記憶體區塊在頁模式中，只能儲存到四 個資料項。 根據上述說明，揭露之緩衝器管理裂置係具有下列優 點。首先’緩衝器裝置在某些情況下，可利用較少之記憶 體空間以緩衝更多之輸入資料。明顯地，頁模式操作較線 模式操作具有更好之記憶體使用效能。更重要的是，本發 明之緩衝器裝置可根據輸入資料切換於線模式與頁模式之 間。如此，緩衝器裝置仍然使用線模式以處理具有大量資 料之資料要求。也因此，緩衝器裝置之使用及系統效能便 無需互為取捨。其次，緩衝器裝置可降低記憶體存取時間， 當部分記憶體區塊操作於頁模式下時。因此，降低錯頁記 憶體存取結果之發生會縮短記憶體存取時間。在頁模式中， 同一記憶體區塊之數個要求可以到頁記憶體存取方式處 理。因此，實際的記憶體時間可以縮短。 15 TZG:尺i 屮㈣内窣Λ4^^Γ( 210X 297^ t~ I n I t—----'-------- n n n . . n -TJ m----1^1 m........ • --0.' (先Kl讀背面之注意事項凋功寫本頁) 444 彳 6 Ο Α7 Β7 五、發明W明（14 ) ' 雖然本發明已以較佳實施例揭露如上，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍内，當可做更動與潤飾，因此本發明之保護範圍當视 後附之申請專利範圍所界定者為準。 {誚1閲讀背面之注意事114¾¾本Fc 訂 4i ίν >,Ι Λ: 部 屮 ik i/i f ΪΓ 16 ( CNS ) ( 210X297^^ )

Claims (1)

1. 444 1 6〇 A8 B8 C8 D8 *、申請种m® ' i.-種緩衝器管理裝置’在一資料處理系統中，緩衡自 ~第一元件傳送至—第二元件之資料，其包括： 複數個記憶體區塊，耦接於該第—元件及該亨二元件之 間，藉以暫存自該第-元件傳送至該第二元件^資料，其 .中，各記憶體區域具有複數個記憶體區段，各記憶體區段 具有複數個記憶體單元； +複數個第-標藏滅體，分別對應於該等記憶體區境， 藉以在-第-模式甲，存放與對應記憶體區塊之記憶體單 元相對應之位址資訊’在該第一模式中，各記憶體區塊係 做為一資料儲存單元； 複數個第二標籤記憶體，分㈣應於該等記憶體區塊， ’藉以在-第二模式中’存放與對應記憶體區塊之記憶體單 元相對應之位址資訊，在該第二模式中，各記憶體區段係 做為該資料儲存單元；以及 一模式切換電路，耦合於該等記憶體區塊、該等第一標 藏記憶體、及該等第二標籤記憶體，根據與該第一元件輸 入資料相對應之位址資料，藉以啟動該等記憶體區塊切換 於該第一模式和該第二模式之間。 2‘如申請專利範圍第1項所述之緩衝器管理裝置，其中’ 每一第一標籤記憶體包括·· 一第一模式標籤記憶體，存放與對憶體區塊之記憶 體單元相對應之位址資訊之共同位元。 3·如申請專利範圍第1項所述之緩衝器管理裝置，其中， 每一第一標滅記憶體包括： 17 本紙張;cl適 家樣準（c叫 A4& (210x29V>H ^---—- -------------以-- (請先閲讀背面之注意事項再填寫本頁) 訂 ^ 經濟部中央橾準局員Η消費合作社印策 8 888 ABCD 444160 六、申請專利範圍 一第二模式較高位元標籤記憶體，存放與對應記憶體區 塊之記憶體單元相對應之位址資訊之共同位元；以及 複數第二模式較低位元標籤記憶體，存放與對應記憶體 -區段之記憶體單元相對應之位址資訊之共同位元。 4·如申請專利範圍第1項所述之緩銜器管理裝置，其中， 该第二兀件係該資料處理系統之一主記憶體，且該第一元 件係選自一處理器、一顯示器系統、及一周邊匯流排。 5_如申請專利範圍第4項所述之緩衝器管理裝置，其中， 該緩衝器管理裝置係設置於該資料處理系統之一系統控制 器中。 6.—種緩衝器管理裝置，在一資料處理系統中’缓衝自 複數來源元件傳送至一目的元件之資料，其包括： 複數個緩衝記憶體裝置，分別耦接於對應之來源元件及 該目的元件之間，藉以暫存自對應之來源元件傳送至該目 的元件之資料，其中，各緩衝記憶體裝置具有複數個記憶 體區塊，各記憶體區塊具有複數個記憶體區段，各記憶體 區段具有複數個記憶體單元； 複數個第一標籤記憶體，分別耦接於該等緩衝記憶體裝 置之對應記憶體區塊，藉以在一第一模式中’存放與對應 記憶體區塊之記憶體單元相對應之位址資訊，在該第一模 式中’各記憶體區塊係做為一資料儲存單元； 複數個第二標箴記憶體’分別耗接於該等緩衝記憶體裝 置之對應記憶體區塊，藉以在一第二模4中，存料對應 記憶體區塊之記憶體單元相對應之位址資訊，在該第二模& 18 本紙承尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐） —--------.—装------訂------嗖 * * ίΛ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央律準局負工消費合作社印繁 在44 ΐ s Ο 經濟部中央標牟局®c Η消费合作社印製 Α8 BS C8 D8 六、申請專利範圍 式中’各記憶體區段係做為該資料儲存單元；以及 —模式切換電路，耦合於該等緩衝記憶體裝置、該等第 铋轂記憶體、及該等第二標籤記憶體，根據與對應緩衝 D己隐體裝置輸入資料相對應之位址資料，藉以啟動各記憶 體區塊至該第一模式或該第二模式。 7_如申請專利範圍第6項所述之緩衝器管理裝置，其中， 各第一標籤記憶體包括： 一第一模式標蕺記憶體，存放與對應記憶體區塊之記憶 體單元相對應之位址資訊之共同位元。 8. 如申請專利範圍第6項所述之緩衝器管理裝置，其中， 各第二標籤記憶體包括： 一第二模式較高位元標籤記憶體，存放與對應記憶體區 塊之記憶體單元相對應之位址資訊之共同位元；以及 複數第二模式較低位元標籤記應體，對應於該些記憶體 區段，存放與對應記憶體區段之記憶體單元相對應之位址 資訊之共同位元。 9. 如申請專利範圍第6項所述之緩衝器管理裝置，其中， 該目的元件係該資料處理系統之一主記憶體，且該些來源 元件包括一處理器、一顯示器系統、及一周邊匯流排。 10. 如申請專利範圍第9項所述之緩衝器管理裝置，其 中’該緩衝器管理裝置係設置於該資料處理系統之一系統 控制器中。 11. 一種在一資統中，緩衝自一第一元件傳送至 —第二元件之資包括： 19 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） --‘-------在------訂------Λ (請先閲讀背面之注意事項再填寫本頁) 444 t 6 Ο A8 Βδ C8 _ D8 —.. — — _ 六、申請專利範圍 ’ 將該第一元件傳送至該第二元件之資料暫存於複數個耦 接於該第一元件及該第二元件間之記憶體區塊之一其中， 各S己憶體區域具有複數個記憶體區段，各記憶體區段具有 複數個記憶體單元，且，各記憶體區塊在一第一模式下係 作為一資料儲存單元、各記憶體區段在一第二模式下係做 為該資料儲存單元； 將與對應έ己憶體區塊之記憶體單允相對應之位址資訊存 放於—第一標籤記，體，其在該記憶體區塊位處k第一模 式時，對應於該記憶體區塊； 將與對應纪憶體區塊之記憶體單元相對應之位址資訊存 放於複數個第一標籤&己憶體，其在該記憶體區塊位處該第 二模式時，對應於該記憶體區塊之記憶體區段；以及 利用輕合於該等記憶體區塊之一模式切換電路、並根據 與該第一元件輸出資料相對應之位址資訊，將該記憶體區 塊切換至該第一模式或該第二模式。 12.如申請專利範圍第u項所述之方法，其中，該些第 二標籤記憶體包括一較高位元標籤記憶體及複數較低位元 標籤記憶體，其中，該等較低位元標籤記憶體係對應於該 記憶體區塊之記憶體區段，且儲存位址資訊至該些第二標 籤記憶體之步驟係包括： 將與該記憶體區塊之記憶體單元相對應之位址資訊之共 同位元存放於較高位元標籤記憶體中；以及 將與該記憶體區塊之記憶體區段之記憶體單元相配之位 ^止資訊V 同位元存放於對應之較低位元標籤記憶體中。 _ 20 本紙張尺度適用中國國家標準（CNS ) A4現格（2丨Ο X 297公釐） --；---------------訂-------tl {·*先閲讀背面之注意事項再填寫本頁) 經濟部中央揉串局負工消費合作社印策