TW437041B - Method of forming interconnects using selective deposition - Google Patents

Description

437041 五、發明說明（1) 本發明概言之係關於 種用 於形成互連結構之方法。导體之製这将別疋關於 JL景技術 將積體電路規模的增加，需要複雜的互連-播 小的零件尺寸，…件的密度增加 元件所彳i诚，互連線路佈線所需要的晶片面積超過了主動 象的晶片面積。克服此限制的一種方法為施> 而-乂 ί系 其中係藉由設置一或多階層的互連， 而兀成主動元件的互連。 ！運 的的層互相堆疊於其上，會產生越來越粗糖 的表面形勢。當額外的階層被附加至一互連電路中、且電 路零件被縮小到次微米的尺寸時，所需要的平坦化程度便 增加。因此，一層或更多層必須被平坦化，以防止每一層 會產生表面形勢粗糖。若缺少此種平坦化，因堆疊元件零 件而於晶圓表面造成的狹縫及傾斜，會導致表面形勢情 況’其最終將使晶片可靠度及晶片良率降低成不可接受的 程度。 化學機械研磨（CMP)是一種廣泛使用的平坦化技術。 一 CMP研磨機包含一研磨臺及一支架用以支承欲研磨的晶 圓。當一研磨墊被拖曳於晶圓上時，一漿料被持續地供應 至晶圓上。CMP研磨牽涉到晶圓與漿料間的化學反應、以 及漿料與研磨墊的結合機械動作之組合。各種要素必需謹

88115976.ptd 第5頁 五、發明說明（2) 慎地控制，例如漿料及研磨墊的組成材料（漿料典型為含 有釁土或梦土的懸浮液）、研磨墊的壓力及轉速、'及溫度 控制等等。美國專利第4, 789,648號即顯示一種使用cjfp研 磨的平坦化方法，併述於此以供參考。如其圖5所示，c肿 研磨的最終步騍係用於金屬層9的平坦化。如此厚的金屬 層會消耗大量的漿料與研磨時間。 、所需要的是一種可避免現有技術之複雜性的平坦化方 法對於少層互連結構的形成方法存在有一種需求，其 減少關於CMP研磨的處理成本。 丹 發明之概述 蚪Ϊ T明ί ί Ϊ形成方法包括將一絕緣層沉積於-導電材 者Α二層可為一由主動元件所組成的導電層，或 列以二：,盖m邻互連層的金屬化層。接下&，絕緣層被蝕 刻以形成溝渠’該溝渠將是互連結構的軌跡”匕外 :個或多個接觸孔（通孔）？過絕緣層通向底部導電層。 性層沉積覆蓋於絕緣層1，包括絕緣層i溝 =接觸孔内的該等部份。接下纟，將溝渠與接觸 多ΐ。最後’ ·一導電材料選擇性地沉積在 的尺寸差變里擇f地’可藉由補償選擇性沉積 村料的平面性 加一輕度平坦化步驟’以改進沉積 1式之簡單說明 圖1A至圖1F,顯示本發明之處理步驟。 复施本發明之晕伟龙^

1 ' 437U 4 ί (3) ~ 參照圖1A ’將一導電層100形成於一半導體某献ifi 如圖所示，導電層12可為一主動元件之部份1°者上，。 體電路功能高度複雜之處，可能需要兩階層或更多階声^ 互連以連接各元件。在此種情況，導電層丨〇〇可為一下邻勺 互連層’此時元件編號1 2所表示的元件係為下部互連/ 軌跡。 5的 圖1 B顯示將一平坦化層2 0施加於導電層上。典型地，係 藉由化學氣相沉積（CVD ) —金屬間介質，例如Si〇2，以” 形成絕緣層2 0。然而，可使用數種可選擇的金屬間介質中 的任何一種，藉由各種方法沉積，包括S i 〇2之電锻增強 CVD、偏磨？ii^Si〇2、低溫分解四乙氧基石夕貌（teos)氣 體以形成一 Si02薄膜、旋轉玻璃法（spin_ongiass)、 低介質常數材料、各種氮化物、及以上之組合。沉積之 後’可藉由習知方法達成平坦化，例如C Μ P。或者，可使 用一平面沉積方法，例如高密度電漿（HDP ) CVD。 接下來’如圖1C所示，將一溝渠3〇及接觸孔（通孔）32 之圖案形成至絕緣層2 0中。溝渠3 〇最終會被填入一構成互 連結構軌跡之導電金屬。類似地，通孔3 2將會被填入導電 金屬’以提供介於互連與下方主動元件之間的電接觸。或 者’在存在有兩階層或多階層互連的應用中，通孔提供一 電連接至位於下方之互連的軌跡。 典型地，藉由在基板10上沉積一第一介質層以形成溝渠 與通孔。然後’將一蝕刻止擋層沉積在第一介質層上，並 形成對應於通孔32的開口圖案。然後，將一第二介質層沉

88115976.ptd 第7頁 J 437041 "：------ 五、發明說明（4) ------ 蝕刻止擋層上。第二介質層被以一具有欲形成溝渠之 $案的光罩形成圖案。然後施行一蝕刻步驟，蝕刻第二介 ^層之部份以形成溝渠。在蝕刻止擋層具有開口之處’即 出第一介質層之部份處，會持續蝕刻以形成通孔3 2。在 ^種技術中，沉積一單一介質層，並將之蝕刻以形成溝 渠30及通孔32。此示於圖ic。 參照圖1D，形成一導電材料之薄線性層4〇。線性層作為 厂沾黏層，以促進隨後之導電材料沾黏至絕緣層2〇上。線 性層亦作為一障壁層，以在一隨後之金屬沉積步驟中保護 位於下方的金屬。線性層的材料可為數種金屬化合物中的 任一種，例如氮化鈦（TiN)、氮化钽（TaN)、—鈦與 T 1 N的多層組合，或一鈦_鎢合金。線性層4〇的沉積方法可 藉由濺鍍沉積法、CVD、或一物理氣相沉積法、例如蒸鍍 去。如圖1 D所不’線性層4〇係形成於絕緣層2 〇之所有露出 表面上包括溝渠及通孔32的垂直壁、及在為於下方之 導電層100的露出部份上。 泣=積薄線性層40之後’在溝渠30與通孔32以外的線性層 4伤被移除。結果如圖1 E所示，使得絕緣層2 〇的最上部表 面2 1之處露出。這可經由一利用例如犧牲層 (sacrificial layer)回姓刻（etch back)技術之輕度回 触刻法而達成。或者’可使用一CMp法。由於線性層4〇很 薄。因此’相較於先前技術中將CMp研磨施加至一厚金屬 層作為一最終步驟，本發明之一優點在於，方法中在此處 之CMP研磨步驟較為簡單且成本較低。例如，如美國專利

88115976.ptd 第8頁 43 7 u 4 ] 五、發明說明（5) 相對厚之金屬化層9隨後 第4, 789, 648號中之圖5所示， 藉由CMP研磨。 本發明之另一重要態樣在於，在回 後，位於下方之絕緣層20之纟面21部份^研磨步驟之 之部份繼續維持。如將解釋的，•“ = ^線性層4< 1於隨後之導電材料之選擇：=的存在㈣ 32。 丹八屏渠30及通孔 參照圖1F，藉由將導電材料5〇 成互連。-較佳材料為鋼，但亦可考慮中而形 如鎢⑴、錄（Ni)、或銘（A1) /由;^導電金屬’例 面，亦即線性層40與絕緣層2〇，允 、在有兩種表 擇性沉積方法；例如…鍍沉積金屬、諸=材料的選 或Pd，或者藉由選擇性CVD技術。 1、Au 例如，考慮選擇性沉積鎢。兩種不同表面的電物 ，生’使得鶴會形成於線性層4G所存在的溝渠與通孔中，、 不會形成於絕緣層20的露出表面2丨上。例如，此 ，攝氏500度以下之六i化鶴（WF0)❺氫還原反應中達 成。組成絕緣層的Si〇2不會催化表面仏分子分解成原子 氫，但在如線性層4 0表面之其他表面則可催化之。因此， 鎢/、會被選擇性沉積在溝渠與通孔内，而使絕緣層2 〇之 面21維持露出，如圖1 ρ所示。其結果即為一互連結構，不 需要後續的平坦化步驟。然而’可能會需要施行—輕度钱 刻’以改進沉積過程之尺寸差變異度。 另一例係使用一無電鍍技術以沉積金屬，例如Cu、N 土、 437U 4 1 五、發明說明（6)

Au、Pd等等。藉由無電鍵’ i鍵之晶圓被浸入一含有金屬 離子之化學溶液中，而未鏗由電極施加一電流或電位。無 電鍍只發生於在溶液中具有適當電化學位能之晶圓表面。 在本發明之情況中，可選擇一種化學溶液，使得線性層4 0 與露出表面21在溶液中具有不同的電化學位能，因而選擇 性鍍沉積僅發生於線性層4 0之表面。例如’一線性層4 0可 由在一TaN層上薄薄地濺鍍一Cu層之組合所形成。當表面 2 1被露出，隨後在含cu溶液中之無電沉積步驟’將使銅沉 積於溝渠3〇與通孔32中作為導電材料5〇，並使得露出表面 2 1之介質材料實際上不被接觸。

Claims (1)

1. ^ 437^41 六、申請專利範圍 1. 一種提供電連接至一導電層的方法，包括以下步驟： 將一介質材料之第一層沉積於一導電層上，第一層之最上 方表面界定一第一表面； 蝕刻第一層以形成位於第一表面下方之第二表面； 僅在第二表面上整片地形成一第一導電材料之第二層； 及 在第二層上選擇性沉積一第二導電材料。 2. 如申請專利範圍第1項之方法，其中形成一第二層之 步驟包括在第一與第二表面上形成第二層，及移除某些的 第二層以露出第一表面之部份。 3. 如申請專利範圍第2項之方法，其中移除的步驟包括 回蝕刻步驟或研磨步驟其中之一。 4. 如申請專利範圍第1項之方法，其中蝕刻第一層之步 驟包括在第一層中形成一溝渠之圖案。 5. 如申請專利範圍第4項之方法，其中蝕刻步驟又包括 形成至少一接觸孔穿過導電層，其中第二表面之一係為一 導電層之表面。 6. 如申請專利範圍第2項之方法，其中移除步驟使整個 第一表面露出。 7. 如申請專利範圍第1項之方法，其在沉積一第二導電 材料之步驟之後，又包括一蝕刻步驟。 8. 如申請專利範圍第1項之方法，其中導電層包括主動 元件。 9. 如申請專利範圍第1項之方法，其中導電層係為一互

   88115976.ptd 第11頁 ' 43704 六、申請專利範圍 連層。 10, 一種在半導體元件中形成 驟： 法’包含以下步 將一絕緣層形成於一第—導電層 ^ 將至少一第一開口形成至絕緣層^ 整片地形成一第一導電材料之一， 上 包 括第一開口内的絕緣部份； v’丨生層於絕緣層 將位於第一開口以外的線性層 選擇性沉積一第二導電材料二I伤移除；及 此在位於第一導電層之階層上方'^'性層的剩餘部份上， 1 1.如申請專利範圍第1 〇項之方的階層處形成互連。’藉 一溝渠，其被形成於一絕緣層中。法，其中第一開口係為 1 2.如申請專利範圍第1 〇項之方、 一接觸孔，其被形成穿過絕緣層Ά ’其中第一開口係為 1 3.如申請專利範圍第1 〇項之方、向第一導電層。 具有一沉積速率不同於組成絕緣& ’其中第一導電材料 1 4·如申請專利範圍第丨〇項之方、、材料之沉積速率。 電材料之步驟之後，又包括—麵法’其在沉積一第二導 1 5.如申請專利範圍第1 〇項之方“步驟。 括主動元件。 决’其中第一導電層包 1 6 ·如申請專利範圍第1 〇項之 為一互連層凌’其中第一導電層係 17. —種提供兩導電層間之電 驟： 之方法，包含以下步

   88115976.ptd 第12 Ρ 437υ 4 1 六、申請專利範圍 形成一第一層，其具有主動元件或互連執跡； 將一絕緣材料之第二層沉積於第一層上； 將一溝渠之圖案形成於第二層中； 形成一組接觸孔穿過第二層通向第一層，如此露出第一 層之部份； 整片地形成一第一導電材料之第三層於第二層上及於第 —層之露出部份上； 將溝渠與接觸孔以外之第二層部份露出，以使得位於溝 渠與接觸孔中之第三層之部份保留；及 選擇性沉積一第二導電材料於剩餘的第三層之部份上， 藉此提供一導電通路至第一層之露出部份。 1 8.如申請專利範圍第1 7項之方法，其在沉積一第二導 電材料之步驟之後，又包括一银刻步驟。 1 9.如申請專利範圍第1 7項之方法，其中沉積一第二導 電材料之步驟係為一無電鍍步驟。 2 0.如申請專利範圍第1 7項之方法，其中沉積一第二導 電材料之步驟係為一化學氣相沉積步驟。

   88115976.ptd 第丨3頁