TW434872B - Method of fabricating a semiconductor device - Google Patents

Method of fabricating a semiconductor device Download PDF

Info

Publication number
TW434872B
TW434872B TW087111117A TW87111117A TW434872B TW 434872 B TW434872 B TW 434872B TW 087111117 A TW087111117 A TW 087111117A TW 87111117 A TW87111117 A TW 87111117A TW 434872 B TW434872 B TW 434872B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
semiconductor device
fuse box
fuse
Prior art date
Application number
TW087111117A
Other languages
English (en)
Inventor
Suk-Soo Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW434872B publication Critical patent/TW434872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

43 4 Ο Α7 Β7 五、發明說明（/ ) 發明背景 發明領域^ 本發明族有關一種半導體裝置之製法，旦特別是有關 --種具有ί呆險絲盒和使用一站刻停止薄膜，所Μ留在保險 绦盒上之絕緣薄膜可具有一固定厚度的半導體裝置之製法 先前技藝之說明 一般，半導體裝置之的製程產垄在製造外線取代行與 列線時而被改良Κ避免當一個電池在半導體裝置中的列行 線故障時而整個晶片故障。該製程產率也可藉由提供具有 複數保險练之複數画保險绦盒取代較差的線，和利用藉由 切斷連接到相當線的保險绦而連接到新線之修理方法而被 改：良 另一方面，在半導體装置中彫成多層的情況，厚絕緣 薄膜籍由下列方法可在谣險絲盒上豚成。一般，保險絲藉 由，例如，在半導體底材上所形成的字元線或字線遇接。 (請先閱讀背面之注意事項再填寫本頁) :裝 丨訂· -------蜂！！ 經濟部智慧財產局員工消費合作社印製 為接 體的 片 因連 導上 晶 ， 線 半盒 在 需障 據綠 其 必故 根險 據 是與 數保 椐 度 tB,a， 厚 後 之果 厚 定之 層结 的 固 試 多。 膜 的測 的加 薄 膜 片 層增 緣 ~ 薄晶。線而 絕-3 緣的法配出 之 絕置方屬成 上 的裝if金集 :M 上體切中 高 加絲 面 0. 行其較增險 表半 執-成度 保 盒和 確.外變 M. 茌 ¾法精之地的， 險方绦此漸膜者 保成險除逐M再 持完保 置錄 雄在的 裝絕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（V ) 中之位置而不同。厚度之差異使得在修復過程期間不可能 精確地切斷在保險绦盒之保險絳。 圖1顯示一般保險絲盒之線路圖，其中複數個保險絲 '2排列在保險絲盒4中。 圖2為顯τκ保險絲盒之狀態的截面圖，在完成根據先 前技藝之半導體裝置之後，其棍據圖1之線A ~ A顯示。 提供一種作為在下絕緣薄膜1 G上之保險絲1 1的導電層 。上絕緣薄膜1 3藉由下列方法將變厚，且除去在保險絲盒 上所形成之上絕緣薄膜1 3K進行修復方法直到在保險絲上 之上絕緣緣薄膜1 3保持固定之厚度B。此外，如果保險綠 11暴露在大氣中，其將被腐蝕；因此，保險絲之表面必須 具有固定厚度之絕緣薄膜。 因此，如果在整個晶片中保險絲上之絕緣薄膜保持均 勻則不會有問題發生，但是當製造半導體裝置之方法產率 減少時，則會產生問題，其因其甲保險练沒有完全窃斷之 較差塔復方法而發生。因為厚度之差異視晶片之位置而定 ，餘留絕緣薄_不完全被除去。 發明之概逑 因此，本發明之一目的為解決包括在製造半導體裝置 的W初方法中之上述問題和提供一種半導體裝置之製法， K此方法在保險絲盒上彤成訑刻停止薄__，及完成半導體 裝置之方法‘:在最後步驟中，保險絲上之絕緣薄_藉由除 r： mm和uug ± m m_z触刻方法保持固定厚度 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂·' -線 434S72 A7 B7 五、發明說明（1 ) 拫據本發明之一觀點，提供一種製造具有用於修復保 險絲之半導體裝置的方法，包括該等步驟： (請先閱讀背而之法意事項再填寫本頁) 在包含禝數個其中提供有複數個保險絲的保險絲盒之 整腫结構上形成中間絕緣薄膜； 在保險絲盒上的該中間絕緣薄膜形成蝕刻停止薄膜圖 彤； 彤成上絕緣薄膜； 蝕刻在該保瞼絲盒上的該上絕緣薄膜K桌露該鈾刻停 止薄膜圖彫；和 除去暴露之該蝕刻停止薄膜圖形，藉肋該具有固定厚 度的中間絕緣薄膜保留在各保險絲盒。 蝕刻停止薄膜由導奮性層或或具有與中間絕緣薄膜不 同之蝕刻比的絕緣薄膜所組成。 本發明的另一画特徵為形成在保險练盒上之飽刻停止 薄膜。 圖式的簡S說明 經濟部智慧財產局員工消費合作社印製 本發明其他目的和覲點將從下列具體實拖洌之說明與 參考圖式變為顯而易知： 圖1為先前技Μ所使用的保險絲盒的設計圖C· 圖2為根據圖1的媒A - Α之截面圖。 圖3至圖6為顯示根據本發明的方法製造半導體装置 之步域的截而圖_ 闔7為使用於本發明的照險絲盒的設針鬪， 一 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297 ϋ ) 經濟部智慧財產局員工消費合作杜印製 3 4 8 7 2 ' A7 _B7 五、發明說明（+ ) 圖 式 符 :號 簡 要 Μ 明 2 ， 1 '1 ， 1 保 險 絲 4 薛 m 絲 盒 1 0 1 ‘Z 0 下 絕 緣 薄 膜 1 » 2 τ* 上 絕 緣 m 膜 t π 中 間 m 緣 薄 膜 2 5 蝕 刻 停 止 薄 膜 5 a Λ^, g虫 刻 停 止 薄 tfii m 圖 形 3 0 > 4 0 光 阻 劑 薄 膜 Teal 函 形 5 0 複 數 涸 保 咖 絲 6 0 厶4» 5虫 刻 停 止 薄 膜 圖 形 ry 〇 保 險 絲 盒 較 佳 具 3Μ 體 實 拖 洌 詳 细 說 明 κ 下 » — 種 根 據 本 發 明 的 半 導 體 装 置 之 製 法 將 會 裉 據 所 附 圖 式 詳 细 地 被 解 釋 im 至 圖 為 顯 一 種 根 據 本 發 明 製 造 半 導 體 3士 Π33 M. 之 方 法 的 觀 商 画 卿 7 為 使 m 於 本 發 明 的 保 σ.^· m 绦 合 HTL 的 設 計 圖 > 其 表 示 複 數 個 保 險 5 0 > ί呆 m 盒 7 0 > 和蝕刻停止薄膜圖形6 0 t > 如 _ 3 所 示 t 截 面 Γ&η m 表 示 甶 在 下 絕 緣 薄 膜 2 0 上 的 導 m 層 製 造 之 保 m 絲 2 1 ， 中 間 絕 緣 薄 膜 2 3 t 和 包 含 導 電 簿 膜 或 與 下 絕 m m m Z 3 之 蝕 刻 比 例 不 同 的 Μ m 薄 膜 1 * 蝕 刻 停 止 薄 膜 2 5 } 在 其 上 Ϊ® 塗 m -一 層 光 阻 m 薄 膜 1 和 甩 於 m 由 暴 /ff? 1?S 和 -6 - (請先閱讀背面之注意事項再填寫本頁) 訂-l· — —-----線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
A7 _B7_ 五、發明說明（S ) 顯影方法之轴刻停止薄膜圖肜的光阻劑薄膜圔彫3 0。 另一方商，四乙基原矽酸鹽，Τ E 0 S，可用以作為蝕刻 停止薄膜2 5。此舛，在製造字元線或字線時，可同時製造 保臉,¾ 2 1。 參考圖4，使用先阻劑薄膜圖形3 Q Μ蝕刻暴露的蝕刻 停止薄膜2 5，形成蝕刻停止薄膜圖形2 5 Α。 在除去光阻劑 薄瞑圖形；3Q之後，上絕緣薄膜27被形成在蝕刻停止薄膜圖 形2 δ _4上。在此時，上絕緣薄膜2 7可包含複數個在下一個 過程所彤成的絕緣薄膜。 此'外，一般顯示光姐劑薄膜塗覆上絕緣薄膜上。光姐 劑薄膜圖瑕4 0係在暴露和顯影方法中藉由利用保險線盒光 罩形成。 任何的材料*例如，S3 P S G (溴-磷-矽石-玻璃），P3G ( 鱗-δ；^石-玻璃），B S G (漠-砂石-披璃），或S 0 G (在玻璃上旋 轉）> 其具高於蝕刻停止薄膜2 5之蝕刻比作為上絕緣薄膜 2 7使用。 (請先閱讀背面之注意事項再填寫本頁) -一〆 ---- 訂L — f------線 經濟部智慧財產局員工消費合作社印製 置 鬪 阻可 光 膜 光23 新薄 去膜 ， 止 除簿 定 停 由緣 而 刻 藉絕 境蝕 Μ 間 環露 所中 視暴 度有 s Μ 厚只 但27定 A ， 膜 固25。 置薄 持形上 先 緣 維圖ώι 板絕 示膜¾ 圼。上 顯薄險 可盒去 般 止 保 罩絲除 一停的 光險， -刻盒 盒 保 5 6 蝕絲 絲成圖 圖和險 險.形考。考40保 保來參 h 參 形在 用25__ 在 可 彩 劑留 本紙張尺度適用中國國家標準（CNS)A4規格（21CU297公釐） 4 4 ^ ώ Α7 _B7_ 五、發明說明（& ) 在此時，中間絕緣薄膜之厚度在每條保險绦上保持不 變。因此 >'所需要的保險絳可在修理過程期間正確地使屈 雷射切斷。 如上所述，根據本發明的方法，在保險綠盒上彩成中 間薄_，及在其上彫成蝕刻淳止薄膜，及藉由下一屆方法 形成上.絕瞑。其後，上絕緣薄韃和保險絲盒上的蝕刻 淳止薄膜在半導體装置之最後過程中除去。结果，半導體 裝置的生產率可被改良。 雖然本發明的較佳具體實施例已因說明之目的而揭示 ，該等讅熟該技藝者將會認知各種修正，加成和取代是可 能的，而沒有離開如後附申請專利範園所掲示之本發明的 軍G圍和精神。 (請先閲讀背面之注意事項再填寫本頁) -IV- 裝--- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CMS)A4規格（210x 297公釐）

Claims (1)

  1. ABCD 1申請專利範圍 1 . 一種具有S於丄® j复之保險銳，半導體装置之製法，包括 該等步驟 在®含複數個其中提供有複數個保險絲的保險绦盒之整 倨结構上形成中間絕綠薄腾； 在保險線盒上的該中間絕緣薄膜形成触刻停止薄暖圖形 ，該蝕刻停止薄膜由與該中間絕緣薄膜之蝕刻比例不同 之絕綠薄膜锻成； 形成上絕緣薄p ; 鲑刻.在該保險絲盒上的該上絕緣薄膜K暴露該轴刻停止 薄膜圖瑕；和 除去暴露之該蝕刻停止薄膜圖彤，藉此該具有固定厚度 的中間絕緣薄膜保留在各保險絲盒。 2 .根據申請專利範圍第1項之方法，其中該蝕刻停止薄膜 為導電層，> (請先閱讀背面之注意事項再填寫本頁) 線. 經濟部智慧財產局員工消費合作社印製 卜 本紙張尺度適用中國國家標準（CNS)A-丨規格（210 X 297公®)
TW087111117A 1997-10-27 1998-07-09 Method of fabricating a semiconductor device TW434872B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055195A KR100265596B1 (ko) 1997-10-27 1997-10-27 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
TW434872B true TW434872B (en) 2001-05-16

Family

ID=19523465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111117A TW434872B (en) 1997-10-27 1998-07-09 Method of fabricating a semiconductor device

Country Status (6)

Country Link
US (1) US6284575B1 (zh)
JP (1) JPH11145302A (zh)
KR (1) KR100265596B1 (zh)
CN (1) CN1106032C (zh)
GB (1) GB2330692B (zh)
TW (1) TW434872B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306746B1 (en) * 1999-12-30 2001-10-23 Koninklijke Philips Electronics Backend process for fuse link opening
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR20040002286A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6828240B2 (en) * 2002-08-02 2004-12-07 Advanced Micro Devices, Inc. Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits
US7238620B1 (en) * 2004-02-18 2007-07-03 National Semiconductor Corporation System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique
KR100570065B1 (ko) * 2004-12-28 2006-04-10 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100780649B1 (ko) * 2005-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 장치의 제조방법
KR100722774B1 (ko) * 2006-05-09 2007-05-30 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
CN108573952A (zh) * 2018-04-23 2018-09-25 上海华虹宏力半导体制造有限公司 半导体元件熔丝结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044829B2 (ja) 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
US5622892A (en) * 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
JPH0974137A (ja) * 1995-06-30 1997-03-18 Nkk Corp リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法
JPH0951038A (ja) * 1995-08-07 1997-02-18 Matsushita Electron Corp 半導体装置およびその製造方法
US5821160A (en) * 1996-06-06 1998-10-13 Motorola, Inc. Method for forming a laser alterable fuse area of a memory cell using an etch stop layer

Also Published As

Publication number Publication date
KR19990033776A (ko) 1999-05-15
GB2330692A (en) 1999-04-28
CN1215911A (zh) 1999-05-05
KR100265596B1 (ko) 2000-10-02
JPH11145302A (ja) 1999-05-28
CN1106032C (zh) 2003-04-16
GB9814893D0 (en) 1998-09-09
GB2330692B (en) 2002-10-09
US6284575B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
TW463320B (en) Manufacturing method for semiconductor integrated circuit device
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
TW434872B (en) Method of fabricating a semiconductor device
JP3027990B2 (ja) 半導体装置の製造方法
JP2001036036A (ja) 半導体装置およびその製造方法
JPH06252151A (ja) 半導体チップバンプの製造方法
KR0185298B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
JP2002184661A (ja) 半導体装置およびその製造方法
TW392228B (en) Method for removing photoresist on wafer edge in manufacturing semiconductor devices
TW504792B (en) Method to form metal fuse
TW406373B (en) Soft passivation layer in semiconductor fabrication
TW395036B (en) Carrier tape and manufacturing method of carrier tape
TW476150B (en) Manufacturing method for fuse
TW411515B (en) Method for alleviating photolithography error caused by difference of pattern density after chemical mechanical polishing
TWI223409B (en) Method for forming DRAM cell bit line and bit line contact structure
US20010051424A1 (en) Method of forming an opening in a dielectric layer in integrated circuit
TW432460B (en) Method for keeping wafer mark clear
TW413842B (en) Method for improving photoresist residue
JPH10308397A (ja) 電極端子及びその製造方法
JPS6049650A (ja) 多層配線構造の形成方法
JP2599485B2 (ja) 半導体素子の評価方法
KR100464540B1 (ko) 반도체소자의캐패시터제조방법
TW396358B (en) Manufacturing method for forming protruding-type metal fuse structure with water-proof protection
TW384537B (en) Method of manufacturing metal fuse capable of reducing laser repair energy
JP3503229B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent