TW421857B - Fabricating process and structure of lower electrode for capacitor - Google Patents

Fabricating process and structure of lower electrode for capacitor Download PDF

Info

Publication number
TW421857B
TW421857B TW087102938A TW87102938A TW421857B TW 421857 B TW421857 B TW 421857B TW 087102938 A TW087102938 A TW 087102938A TW 87102938 A TW87102938 A TW 87102938A TW 421857 B TW421857 B TW 421857B
Authority
TW
Taiwan
Prior art keywords
layer
amorphous silicon
silicon layer
lower electrode
scope
Prior art date
Application number
TW087102938A
Other languages
English (en)
Inventor
Wei-Shang Jin
Original Assignee
Mosel Vitelic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosel Vitelic Inc filed Critical Mosel Vitelic Inc
Priority to TW087102938A priority Critical patent/TW421857B/zh
Priority to US09/132,557 priority patent/US6153462A/en
Application granted granted Critical
Publication of TW421857B publication Critical patent/TW421857B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央標準局貝工消費合作杜印製 4 21857 A7 B7五、發明説明(I ) 本案係有蘭於一種電容下電極之製程與結構,特別是 指一種應用於動態隨機存取記憶體(D R AM)中之電容下電 極之製程舆結構。 以目前製造動態隨機存取記憶體(DRAM)之半導體製 程爲例’電容量之大小悠關動態隨機存取記憶體(DRAM) 品賓最甚,因此,如何增加動態隨機存取記憶體之電容 量,即成爲首要之硏究課題* 而於目前習用之技術中’其爲增加電容表面積,通常 係藉由幾種方式達成,而爲進一步說明習知作法,請參閱 第一圖至第三圖所示之三種習知作法,俾以僚解習知形成 電容結構之製程流程示意圖,於其中: 第一圖(a )係包括下列步驊: 以化學汽相沈積法(Chemical Vapor Deposition, CVD)或低超化.學汽相沈積法(Lower Pressure Chemical. Vapor Depo.sition,LPCVD),形成一內層介電 層(Inter Layer Dielectric,ILD)11 於一砍基板(Si Substrate>10上方; 以光學微影技術(Photo丨ithography>定義一接 觸窗(Contact Window)圖案,且餓刻部扮該內層介電層 (I.nter Layer Die 丨 ectric,ILD)11,以形成該接觸窗 12; 以低壓化學汽相沈積法(LPCVD)形成一具厚度爲 10001之已摻雜複晶矽層(1)〇卩《<1?〇丨781丨〖<:〇1〇13於該 內層介電層(ILD>11上方與該接觸窗12中;以及 n·— i I t— n n i Lf n n n I n I T I n I n n 1« U3 - i 销 (請先M讀背面之注$項再填寫本頁) 本紙張尺度通用中國國家標準(CNS ) A4*?#· ( 21 〇 X 297公釐} 4 21857 經濟部中央標準局貝工消費合作社印製 A7 B7五 '發明説明(〆) 以低壓化學汽相沈積法(LPCVD)形成一具厚度爲 8 5 Ο A之不平坦狀複晶砂層(RUgged P(o|y)1.4於該已接雜 複晶.砍層(Doped Polysilicon)13上方;其中1該不平 坦狀複晶矽層(Rugged Poly )14所構成之表面積係供作 爲電容表面積之用; 第一圓(b )係包括下列步驟: 以光學微影技術(P_lioto lithography)定義電容 區域*並蝕刻部份該不平坦狀複晶矽層(Rugged P〇丨)〇14 與該已摻雜複晶矽層 (ΐν〇ρβ<| Po丨ysilicon)13,以顯雳出該內層介電層(ILD>11之部 份區域1 i 1 ; 以低壓化學汽相沈積法(LPCVD)形成一氧化物-氮化物-氧化物層(0$ide - ON - Nitride - ON - Oxid«, ONO)15於該不平坦狀複晶矽層(Rugged Po丨y>14舆該 內層介電層<ILD>11之上方;以及 以低壓化學汽相沈積法(LPCVD)形成另一已摻雜 複晶砂層(Doped Polysilicon)16於該氧化物-氮化物-氧化物層(ONO)IS上方;俾完成習用之電容結構之製程* 而另一種習知作法請參見下列所述,於其中: 第二圖(a )係包括下列步媒: 以化學汽相沈積法(C“mica丨Vapor Deposition, CVD·)形成一內層介電層(I-irfei· Layer Dielectri-c, 1LD)21 於一砍基板(S i S u b s t r a t e ) 2 0 上方; c請先閱讀背面之注$項再填寫本頁) 4 本紙張尺度適用中國國家標率(CNS } A4規格(210XW7公釐) 4 2 185 7 經濟部中央標隼局貝工消費合作社印製 A7 B7 五、發明説明(々) 以化學汽相沈積法(ChenHca丨Vapor Deposition, CVD>形成一氮矽化合物層(SiNx)22於該內層介電層 (ILD>21上方;其中,該氮矽化合物層(SiNx)22之厚度 係可爲1CT0A〜300A,且該氮矽化合物層(SiNx}22係作爲 一蝕刻終止層之用; 以化學汽相沈積法_(Ch.emica丨Vapor D'eposition, CVD)形成一犧牲氧化層(Sacrificial Oxide>23於該氮 矽化合物層<SiNx>22上方; 以光學微影技術(Photolithograpliy>S義一接 觸窗(Contact Window)圖案,且蝕刻部份該內層介電層 (Inter Layer Dielectric,ILD}21、該氣砂化合物層 <SiNx)2 2 與該犧牲氧化層(Sacrificial Oxide>23,以 形成該接觸窗24 ;以及 以低壓化學汽相沈積法(LPCVD)形成一具厚度爲 1 0 0 0 A之已接雜複晶砂層(Doped Po丨ysilicou)25於該 犧牲氧化層(Sacrificia丨Oxide)23上方與該接觸窗24 中; 第二圖(b)係包括下列步驟: 以光學微影技術_( Photolithography)定義電容 區域,並蝕刻部份該已摻雜複晶矽層(Doped Polysilicon)2S > 以一含有氫氟酸(Hydrof丨uoric Acid,HF)之 Β.Ο.Ε·蝕刻溶液,遂行蝕刻該犧牲氧化層(Sacrificial Oxid〇23,以顯露出該氮矽化合物層(SiNx)22 ; 5 本紙張尺度適用中國囷家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本炅) 裝· ·1Τ 經濟部中央標準局—工消費合作社印製 ^ 2 1 8 5 ^ Α7 Α7 _ Β7五、發明説明(<) 以低壓化學汽相沈積法(LPCVD)形成一氧化物-氮化物-氧化物層(Oxide - ON - Nitride - ON - Oxide, 〇N〇)26於該氮矽化合物層(SiNx>22上方i該已摻雜複晶 砂層(Doped Po丨ysilic.on)2S上方及側壁;以及 以低壓化學汽相沈積法(LPCVD)形成另一已摻雜 複晶砂層(0<^«<11>〇丨)^丨丨1€〇|1)27於該氧化物-氣化物· 氧化物層(〇NO)26上方;俾完成習用之電容結構之製程》 再者,另一«習知作法請參見下列所述,於其中: 第三圖(a )係包括下列步驟: 以化學汽相沈積法(Chemical Vap0r'Deposition, C"VD)形成一內層介電層(inter Layer Dielectric ILD>31 於一砂基板(Si Substrat:e)30 上方; 以化學汽相沈積法(Chemica丨Vapor Deposition, CVD)形成一氮矽化合物層(SiNx)32於該內層介電層 (ILD)31上方;其中,該氮矽化合物層(SiNx>32之厚度 係可爲100A〜30()A,且該氮矽化合物層(SiNx)32係作爲 一蝕刻終止層之用; 以化學汽相沈積法(Chemical Vapor Deposition., CVD}形成一第一犧牲氧化層(Sacrificia丨Oxide>33於 該氮矽化合物層(SiNx)32上方; 以光學微影技術<?1»_0丨〇1丨41|〇8^91|7)定義一接 觸窗(Contact Window)圖案,且蝕刻部份該內層介電層 (Inter Layer D[e 丨、ectric * ILD>31,該氮较化合物層 I I I I I I I —裝— I 1 I I I、·1τ— ^ n ^ (請先閱讀背面之注意事項再填寫本頁> 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 21857 經濟部中央標準局員工消費合作社印製 A7 _____B7______五、發明説明(,) (SiNx>32與該第一犧牲氧化層(Sacrificial Οϊί“)33,以彤成該接觸窗34 ; 以低壓化學汽相沈積法(LPCVD)形成一具厚度爲 1 Ο 〇 Ο A之已摻雜複晶砂層(Doped Po丨ysilicon)35於該 犧牲氧化層(Sacrificia丨OxicJe)33上方與該接觸窗34 中;以及 以化學汽相沈積法(Chemical Vapor Deposition, CVD)形成一第二犧牲氧化層(Sacrificial Ox id e>36於 該已接雜複晶砍層(Doped Po丨ysi丨ico.n)35上方; 第三圖(b)係包括下列步驟: 以光學微影技術(Photolithography)定義電容 區域,並蝕刻部份該第二犧牲氧化層(Sacrificial 〇xide)36 、 該已摻雜複晶矽層(Doped Pol ysilicon)35 與該第一犧牲氧化層(Sacrificial Oxide)33;以及 以低壓化學汽相沈積法(LPCVD)形成一具厚度爲 1000 A之已摻雜複晶矽層(Doped Polys mcon>37於該 第二犧牲氧化層(Sacrificia丨Oiide)36上方與該第二犧 牲氧化層(Sacrificial Oxide)36、該已摻雜複晶矽層 (Doped Po丨ysilicoi〇3S與該第一犧牲氧化層 (Sacrificia丨Oxide)33之側壁,以及該氮较化合物層 (SiNx>32上方; 第三圖(c)係包括下列步驟: (祷先閲讀背*之注意事項再填寫本頁) 7 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 4 2 1857 A7 B7 五、發明説明(厶) 經濟部中央樣準局f工消費合作社印策 以一乾式蝕刻方式,等向性蝕刻該已摻雜複晶矽 層(Doped Polysi丨iC0nM7,以顯露出該第二犧牲氧化 層(SacrificUl 0xide)36與該氮矽化合物層(SiNx)32 之部分區域; 第三圖(d )係包括下列步驟·· 以一含有氫謂I 酸(H y d r 〇 f I u 〇 r I c A c i d,H F }之 B.O.E.蝕刻溶液’遂行蝕刻該第二锇牲氧化層 (SacHfUUl 〇xide)36 t以顯露出該已摻雜複晶矽層 (Doped Poly siIicon)35 ; 以低壓化學汽相沈積法(LI* CVD)形成一氧化物· 氮化物-氧化物層(Oxide - ON - Nitride - ON - Oxide, ΟΝΟ )38於該氮矽化合物層(SiNx)32上方、該已摻雜複晶 砂層(Doped P〇丨ySmcon)37側壁以及該已摻雜複晶矽 層(Doped Polysi“con)3S上方;以及 以低壓化學汽相沈積法(LPCVD)形成另一已摻雜 複晶砂層(Doped Po丨ysilicon>39於該氧化物-氮化物 氧化物層(ONO)38上方;俾完成習用之電容結構之製程· 然而,上述習知作法之缺失即在於: 1 ♦於第一圖Ca ) 、(b)所示之作法中,由 於在固定之電容區域中,僅藉由該不平坦狀複晶矽層 (Rugged Poly)以增加電容表面積,其形成數目之密度顯 然無法大幅增加,是以,一般而言習知以不平坦狀複晶矽 層作爲增加電容表面積之作法,其僅最多可將電容量增至2 8 本紙張尺度逋用中圃國家標準(CNS ) A4規格(210X297公着) --II---- —v.\ 裝-- (請先閱讀背面之注f項再填寫本頁)
II 4 2 18 5 7 經濟部中央標準局員工消費合作社印袈 A7 B7____五、發明説明(;?) 倍1且其極易造成斷落現象,是以,顯亦將造成動態德機 存取記憶體(DRAM)元件之良率(yield)無法改善; 2*於第二圖(a) 、(b)所示之作法中,藉 由形成該犧牲氧化層(Sacrificja丨Oxide),並蔣該犧牲 氧化層(Sacrificial Oxide)加以鈾刻去除後,雖可增加 部份之有效電容表面積,但其所能增加之電容表面積十分 有限;以及 3 *於第三圖(a)〜(d)所示之作法中,藉 由圓柱狀已接雜複晶砂層(Doped Po丨ysil icon)之結構, 雖可增加電容之有效表面積•但由第三圖(d )中將可明 顯發現,画柱狀之已接雜複晶砍層(Doped Polysili con) 上方於沈積該氧化物-氮化物-氧化物層以及該另一已摻雜 複晶砍層(Doped Po丨ysilicon)而所完成之電容結構,其 表面將呈現極大凹凸狀,而致使半導體後續製程中之不平 坦現象趨於明顯。 職是之故,本發明鑑於習知技術之缺失,乃經悉心地 試驗,並一本鍥而不捨之硏究精神,終發展出本案之『電容 下電極之製程與結構』。 本案之主要目的,即在於提供一種可有效提高電容表 面積,且應用於高密度記憶單元中之電容下電極之製程與 結構》 本案之次要目的,即在於提供一種可使半導體製程更 爲平坦化,而提高製程良率(yield)之電容下電極之製程與 結構。 (請先閱讀背面之注意事項再填寫本頁) -裝- 9 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 2 丨857 A7 _B7五、發明説明(ί ) 經濟部t央樣隼局貝工消費合作社印策 根據本案之上述目的,其構想一方面在於提供一種電 容下電極之製程,其係可應用於一半導體基板上方具一介 電層,且於該介電層上方具一蝕刻終止層之記憶單元中, 其中該製程之步媒係可包括:(a)形成一犧柱層於該蝕 刻終止層上方;(b)去除該犠牲層、該蝕刻終止靥以及 該介電層之部分區域,以形成一接觸窗;(c)形成一第 一非晶矽層於該犧牲層上方與該接觸窗之側壁及底部; (d )去除部份該第一非晶矽層與該犧牲層,以暴露出該 犧牲層之部分區域;< e )形成一第二非晶矽層於該第一 非晶矽層上方及側壁、以及該搛牲層之部分區域上方及側 壁;(f )去除部份該第二非晶矽層,以保留該第二非晶 矽層之部分區域,以及去除該犧牲層,以暴霹出該蝕刻終 止層;(g)形成一第三非晶矽餍於該第一非晶矽層及該 第二非晶矽層下方區域內之該第一非晶矽層、該第二非晶 矽層及該蝕刻終止靥之表面上方;以及(h)形成一半球 狀複·晶较層(bemis.pherica 量 grained Si , HSG> 於該 第一非晶矽層、該第二非晶矽層及該第三非晶矽層之表面 上方,以完成一電容下電極之製程;俾得以藉由該半球狀 複晶矽層所耩成之表面積,供作爲電容表面積之用。 依據上述構想,其中該半導體基板係可爲一矽基板(Si Substrate)。 依據上述構想,其中形成該介電層之方法係可爲一化 學汽相沈稹法{Chemical Vapor Deposition,CVD)。 10 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 1^- I - ·ί ^^1 t^i n ^^^1 it (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 42ί857 r Α7 Β7五、發明説明(巧) 依據上述構想,其中該介電層係可爲一未摻雜矽玻璃 層(Nondoped Silicon Glass,NSG),且該未接雜砂 玻璃層(NSG)之厚度係可爲1000A〜 3000A。 依據上述構想,其中形成該蝕刻終止層之方法係可爲 —化學汽相沈積法(Chemica丨 Vapor Deposition,C V D )。 依據上述構想,其中該蝕刻終止層係可爲一氮矽化合 物層(SiNx),且該氮矽化合物層之厚度係可爲100A〜300 A。 依據上述構想,其中該記憶單元係可爲一動態隨機存 取記憶體(DRAM)» 依據上述構想,其中於該步驟(a)中,形成該犧牲 層(Sacrificia丨Layer)之方法係可爲一化學氣相沈積法 (Chemi-cal Vapor Deposition,CVD)。 依據上述構想,其中於該步騄(a )中,該犧牲層 (Sacrificial Layer)係可爲一犧牲氧化層(Sacrificial Oxide),且該犧牲氧化層之厚度係可至少爲6000A*· 依據上述構想,其中於該步驟(b )中,形成該接觸 窗(Contact Window)之方法係可以一光學微影及蝕刻技 術爲之* 依據上述構想,其中於該步驟(c )中,形成該第一 非晶砂層(Amorphous Si丨icon)之方法係可爲一化學氣 相沈積法(Chemical Vapor Deposit i. on,CVD) * 依據上述構想,其中於該步驟(c )中,該第一非晶 矽層之厚度係可爲1〇ί)〇Α〜3000A。 11 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家樣隼(CNS ) Λ4规格U丨0X297公嫠) 4 21857 A7 __B7五、發明説明(β ) 經濟部中央標隼局員工消費合作社印製 依據上述構想,其中於該步驟(d)中,去除部份該 第一非晶矽層與該犧牲層之方法係可以一光拳微影茇蝕刻 技術爲之。 依據上述構想,其中於該步驟(e )中,形成該第二 非晶矽層(Amorphous Silicon)之方法係可爲一化學氣 相沈積法(Chemical Vapor Deposition,CVD>。 依據上述構想,其中於該步驟(e )中,該第二非晶 矽層之厚度係可爲1000 A〜3 000 A。 依據上述構想,其中於該步驟(f )中,係可包含步 驟:(f 1 )蝕刻部份該第二非晶矽層,以保留位於該第 一非晶矽層及該犧牲層側壁之部分該第二非晶矽層;以及 (f 2 )完全蝕刻該犧牲層,以暴露出該蝕刻終止層》 依據上述構想,其中於該步驟(f 1 )中,蝕刻部份 該第二非晶矽層之方法係可爲一乾式蝕刻法<Dry Etchirig),俾以等向性蝕刻該第二非晶矽層之部分區域。 • · 依據上述構想,其中於該步驟(f 2 )中,遂行蝕刻 該犧牲層之方法係可爲一濕式蝕刻法(Wet Etching},且 於遂行該濕式蝕刻法時,係可以一含有氫氟酸 (Hydrofluoric Acid,HF}之 P.O.E.餓刻溶液予以遂 行之,俾以完全去除該犧牲層。 依據上述構想,其中於該步驟(g)中,係可包含步 驟:(g 1 )形成該第三非晶砂層(Amorphous Sili. con) 於該第一非晶矽層、該第二非晶矽層及該蝕刻終止層之表 面上方;以及(g 2 )蝕刻部份該第三非晶.砍層,俾以保 12 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) I I 動裝 · 〔11^ (讀先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 4 2)857 A7 _B7五、發明説明(J ) 留位於該第一非晶矽層及該第二非晶矽層下方區域內之該 第一非晶矽層、該第二非晶矽層及該蝕刻終止層表面上方 之部分該第三非晶矽層》 依據上述構想,其中於該步驟(g 1 )中,形成該第 三非晶矽層之方法係可爲一化學氣相沈積法(Chemical Vapor Deposition ’ CVD>,且該第三非晶矽層之厚度 係可爲3 0 0 A〜8.0 0 A。 依據上述構想’其中於該步驟(g2)中,去除部份 該第三非晶矽層之方法係可爲一乾式蝕刻法》 依據上述構想*其中於該步驟(h)中,彤成該半球 狀複晶.较層(hemisph. erical grained Si,HSG)之步 驟係可爲遂行一回火(annea丨)程序,以使該第一非晶妙 層、該第二非晶矽層以及該第三非晶矽層表面形成一呈半 球狀表面之半球狀複晶砂層< hemispherical grained Si,HSG> ;其中,於遂行該回火程序時之操作溫度係可控 制在580eC~620 °C之間· 依據上述構想,其中於該步媒(h )中,更可於形成 該半球狀複晶矽層之後,遂行一磷酸(Phosphoric Acid,Η3Ρ0〇處理程序,俾以加強該半球狀複晶矽層之 不平坦現象* 依據上述構想,其中於該步驟(h )之後更可包括下 列步驟:(i)形成另一介電層於該蝕刻終止層以及該半 球狀複晶矽層之表面上方;以及(j)形成一複晶矽層於 該另一介電層上方,俾以完成一電容之製程。. I 裝 - 訂"~ ^ ί請先閲讀背面之注$項再填寫本頁) 13 本紙張尺度適用中國國家標準(CNS ) Μ規格(210Χ297公嫠) 經濟部中央禚準局貝工消費合作社印製 421857 A7 __________B7_ 五、發明説明(fX) 依據上述構想,其中於該步練(i )及(j )中,形 成該另一介電層或該複晶矽層之方法係可爲一低壓化學汽 相沈稹法(LPCVDi · 依據上述構想,其中於該步騄(i )中,該另一介亀 層係可爲一氧化物-氮化物-氧化物層(〇3^(^-〇1^-Nitride -ON - Oxide,ΟΝΟ),且該另一介電層之厚度 係可爲S〇A~2 0〇A。 依據上述構想,其中於該步驟(j)中,該複晶矽層 係可爲一已接雜之複晶较層(Doped Polysili..c. on)。 根據本案之上述目的,其構想另一方面在於提供一植 電容下電極之結構,其係可應用於一半導體基板上方具一 介電層,且於該介電層上方具一蝕刻終止層之記憶單元 中’其中該電容下電極之結構係可包括··一接觸窗 (contact window),其係分佈於該蝕刻終止層以及該介 電層中;一第一導電層,其係分佈於該接觸窗底部及側壁 中,且向上延伸而彤成一蕈狀結構;一第二導電層,其係 分佈於該接觸窗周圍之該蝕刻終止層上方,以及分佈於該 第一導電層之內側表面上;以及一第三導電層,其係分佈 於該第一導電層及該第二導電層之表面上方,俾以藉由該 第一導電層、該第二導電層以及該第三導電層供作爲一電 容下電極結構,且藉由該第三導電層所構成之表面積供作 爲電容表面積之用。 依據上述構想,其中該半導體基板係可爲一矽基板(Si Substrate) ° 14 本紙張尺度遥用申國國家標準(CNS ) A4^格(210X297公釐) (請先W讀背面之注意事項再填寫本頁) 4 218 5 7 A7 B7 經濟部中央標隼局貝工消費合作社印策 五、發明説明(/>) 依據上述構想,其中該介電層係可爲一未摻雜矽玻璃 層(Nondoped Silicon Glass * NSG>,且該未摻雜矽 玻璃層(NSG>之厚度係可爲ΐ〇〇〇Α~300〇Α» 依據上述構想,其中該蝕刻終止層係可爲一氮矽化合 物層(SiNx> .且該氮矽化合物層之厚度係可爲1〇〇 Α〜300 A。 依據上述構想,其中該記憶單元係可爲一動態隨機存 取記憶體(DRAM)" 依據上述構想,其中該第一導電層係可爲一非晶矽層 (Amorphous Silicon)。 依據上雄構想,其中該第二導電層係可爲一非晶矽層 (Amorphous Silicon),且該第二導電層之厚度係可爲 3 0 0 A〜8 0 0 A。 依據上述構想,其中該第三導電層係可爲一半球狀複 晶砂層(h e m i s p h e r i c a 1 grained Si · H S G )。 依據上述構想,其中於該電容下電極結構上方更包 含:另一介電層,其係分佈於該第三導電層之表面上方; 以及一第四導電層,其係分佈於該另一介電層之上方,俾 以作爲一電容上電極之用。 依據上述構想,其中該另一介電層係可爲一氧化物-氮 化物-氧化物層(Oxide - ON Nitride - ON - Oxide, ΟΝΟ),且該另一介電層之厚度係可爲SOA〜200A, 依據上述構想,其中該第四導電層係可爲一已摻雜之 複晶矽層(D 〇 p e d P 〇丨y s i丨i c 〇 n ) > 15 ------------^-- (請先閱讀背面之注意事項再填寫本頁) .訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 21857 a? _B7五、發明説明($ ) 因此,藉由上述電容之製程步驟所完成之電容結構, 將可提供簡單之製程流程以及嶄新之電容結構,並確實能 大幅增加電容之有效表面積。 本案以及其進一步目的與其功效,將參閲一較佳實施 例之詳細說明與所附之圖式,俾得一更深入之了解* 第一圖(a)〜(b):其係爲習知形成電容結構之 製程流程示意圖。 第二圖(a)〜(b) ··其係爲另一習知彤成電容結 構之製程流程示意圖· 第三圖(a)〜(d):其详爲又一習知形成電容結 構之製程流程示意圖。 第四圖(a)〜(g):其係爲本案之一較佳實施例 之電容結構製程流程示意圖。 第一圓圖號簡單說明: I II!— 裝 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 10 ........砍基板(SlSubstrat.e} 11 ........內層介電層(iLD> 12 ........接觸窗 13 .......•已摻雜複晶矽層 14 ........不平坦狀複晶砍層(R U g g e d Ρ ο I y ) 15 ........氧化物-氮化物-氧化杨層<ONO> 1 6........已摻雜複晶矽層 第二圖圖號簡單說明: 16 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 4 21857 A7 B7 五、發明説明(κ) 經濟部中央標準局貝工消費合作社印策 2 0........砂基板(Si Substrate} 21 ........內層介電層(ILD> 22 ........氮矽化合物層(SiNjt) 23 .......•犧牲氧化層(Sacri f i c i a 1 Ο X i d 〇 2 4........接觸窗(Con tact Window) 2 5........已摻雜複晶矽層 2 6........氧化物-氮仡物-氧化物層(ΟΝΟ) 2 7........已摻雜複晶矽層 第三圖圖號簡單說明: 3 0........砂基板(Si Substrate) 31 . *......內層介電層(ILD> 32 ........氮矽化合物層<5iNx) 33 ........第一犧牲氧化層 3 4........接觸窗(C ο n t a c t W i n d 〇 w ) 3 5·^.....•已摻雜複晶矽層 3 6........第二犧牲氧化層 3 7.......•已摻雜複晶矽層 3 8........氧化物-氮化物-氧化物層(〇Ν0> 3 9........已摻雜複晶矽層 第四圖圖號簡單說明·· 4 0 0 .......砂基板(Si Substrate) 4 0 2 .......內層介電層(ILD> 17 本紙張尺度適用中國國家標準(CNS ) A4规格(210XW7公釐) (請先閲讀背面之注項再填寫本頁) -裝· 經濟部中央標準局貝工消費合作杜印製 4 2185 7 at B7 __------- 五、發明説明(/〇 4 0 4* •.·.·蝕刻終止層 4 0 6·' •...·犧牲氧化層 4 0 7*· .·· * ·犧拄氧化層之部分區域 4 0 8·· • · * ·,接觸窗(C 〇 n t a c t W i n d 〇 w ) 4 10·* .·.·第一非晶矽層 4 12·· .....第二非晶矽層 4 13·· ..,·,第二非晶矽層之部分區域 4 14*· •....第三非晶矽層 4 16·· .....半球狀複晶矽層 4 18·· .....氧化物-氮化物·氧化物層(P NO) 4 2 0· · .....複晶矽磨 首先,煩請 貴審査委員參閱第四圖(a)〜 (g),其係爲本案之一較佳實施例之製程流程示意圖, 於其中: 第四圖(a )係包括下列步媒: 以電漿蝕刻化學汽相沈積法(PECVD)或低壓化學 汽相沈積法(LPCVD),形成一內層介電層(Inter Layer Dielectric,ILD>402於一矽基板400上方;其中該內層 介電層4 0 2.係可爲一未接雜砂玻璃層(Nondoped S丨丨re?11 Glass,NS<;>402,且該未摻雜矽玻璃層(NSG)40 2之厚 度係可爲1000 A〜300 0 A; 以化學汽相沈積法(CVD)形成一蝕刻終止靥404於該 內層介電層402上方;其中該蝕刻終止層404.係可爲一箅矽 \ 18 本纸張尺度適用中國國家標準(CNS ) A4規格(2I0X:297公釐) ----------^------1T---------<.4 (請先閱讀背面之注意事項再填寫本頁) 4 21857 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明() 化合物層(SiNx)4 04,且該氮矽化合物層404之厚度係可 爲100人〜300人;以及 以化學氣相沈積法(CVD)形成一犧牲氧化層 (Sacrificial Oiide)406於該該蝕刻終止層404上方, 且該犧牲氧化層4〇6之厚度係可爲8000A; 第四圖(b )係包括下列步驟: 以光學微影技術(Photo丨ithography)定義一接 觸窗(Contact Window>圖案,且触刻部份該犧柱氧化層 4〇6、該蝕刻終it層4〇4以及該內層介電層402,以形成該 接觸窗408 ;以及 以低壓化學汽相沈積法(LPCVD>B成一具厚度爲 20 0 0 A之第一非晶矽層410於該犧牲氧化層4 06上方與該接 觸窗408之側壁及底部中; 第四圖(c )係包括下列步驟: 以一光學微影及蝕刻技術,以去除部份該第一非 晶矽層410及該犧牲氧化層4〇6,以暴餺出該犧牲氧化層之 部分區域40 7 ; 第四圖(d )係包括下列步驟: 以一化學氣祖沈積法(CVD),形成一第二非晶砂 層412於該第一非晶矽層410之上方及惻壁,以及該犧牲氧 化層之部分區域4〇7上方及該犧牲氧化層40 6之側壁;其φ 該第二非晶矽層412之厚度係可爲2000A; 第四圖(e )係包括下列步驊: I 裝 -I. I 一訂 紙 (請先閱讀背面之注意事項再填寫本頁) 19 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 4 2 185 7 A7 B7 五、發明説明(/ί ) 經濟部中央標準局貝工消費合作社印製 以一乾式蝕刻法(Dry Etching),俾以等向性蝕 刻該第二非晶矽層412之部分區域,以保留位於該第一非晶 矽層410及該犧牲氧化層4〇6側壁之部分該第二非晶矽層 413 ;以及 以一濕式蝕刻法(Wet Etching),俾以完全蝕刻 該犧牲氧化層4〇6,以暴餺出該蝕刻終止層404 ;其中於遂 fT該濕式触刻法時,係可以一含有氣氣酸(Hydro f.luoric Acid,HF)之Β.Ο.Ε·蝕刻溶液予以遂行之,俾以完全去 餘該犧牲氧化層406 ; 第四圖(f )係包括下列步驟: 以化學氣相沈積法(CVD) *形成一第三非晶矽層 414於該第一非晶矽層410、該第二非晶矽層413及該鈾刻 終止層4〇4之表面上方;其中該第三非晶矽層41 4之厚度係 可爲30〇A〜80〇A; 第四圓(g )係包括下列步驟: 以一乾式蝕刻方式,去除部份該第三非晶矽層 414,俾以保留位於該第一非晶矽層41〇及該第二非晶矽層 41 3下方區域內,而位於該第一非晶矽層410、該第二非晶 矽層413及該蝕刻終止層404表面上方之部分該第三非晶矽 層 414 ; 遂行一回火(annea丨)程序,以使該第一非晶矽層 410、該第二非晶矽層413及該第三非晶矽層414之表面彤 成一呈半球狀表面之半球狀複晶矽層(hemispherical grained Si ’ HSG>416 ;其中,於遂行該回火程序時之 20 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) ----------^-- <請先閲讀背面之注$項再填寫本頁)
A 經濟部中央標隼局we:工消費合作社印裝 421857 A7 __ _B7________五、發明説明(ί/) 操作溫度係可控制在580 °C〜620 °C之間,且於形成該半球 狀複晶砂層410之後,更可遂行一碟酸(Ph〇s_phoric Acid,H3P〇4)處理程序,俾以加強該半球狀複晶矽層 4 1 6表面之不平坦現象,而增加有效電容表面積;俾以完成 —電容下電極製程; 再以一低壓化學汽相沈積法(LPCVD),形成另一 介電層418於該蝕刻終止層4 04及該半球狀複晶層416之表 面上方;其中該另一介電層418係可爲一氧化物-氮化物-氧 化物層(Oxide - ON - Nitride - ON ~ Oii<M , ΟΝΟ)41δ,且該另一介電層418之厚度係可爲5〇A~ 100 A;以及 以低壓化學汽相沈積法,形成一複晶矽 層42〇於該另一介電層418上方;其中該複晶矽層420係可 爲一已摻雜之複晶矽層(Doped PolysiHcon>420 ;俾以 完成本案之一較佳實施例之電容之製程。 而藉由上述步驟所完成之電容製程,不僅製程步驟簡 單,且更能大幅提昇電容之有效表面積;更甚者,藉由上 述製程步驟更能完成極具特徵之電容結構;其中》煩請參 閱第四圖(g )所示"並參見下列詳細說明: 其中該矽基板400上方係具有該內層介電層40 2及 該触刻終止層404,而該接觸窗(c0ntact window)408 係分佈於該餓刻終止層4〇4以及該內層介電層402中;而該 第一非晶矽層410分佈於該接觸窗408底部及側壁中,且向 上延伸並結合該第二非晶矽層4 13而形成一覃狀結構,則該 21 I I I I I I —^ ! I-訂 I I n (J I (#先聞讀背面之注項再填寫本頁) 本纸張尺度逋用中國國家標隼(CNS ) A4規格(210X297公釐) 42 丨 857 at B7五、發明説明(V ) 經濟部中央標準局貝工消費合作社印製 第一非晶矽層410結合該第二非晶矽層413係親爲一第一導 電層; 而該第三非晶矽層414分佈於該接觭窗408周圍之該餓 刻終止層404上方,以及分佈於該第一導電層(410,413) 之內側表面上,則視爲一第二導電層;再者,該半球狀複 晶砍層(hemispherical grained Si,HSG>416 分佈 於該第一導電層(410,4 13)及該第二導電層4 14之表面上 方,則視爲一第三導電層416 ;俾以藉由該第一導電層、該 第二導電層以及該第三導電層供作爲一電容下電極結.構· 且藉由該第三導電層所構成之表面積供作爲電容表面積之 用* 而於完成該電容下電棰結構之後,更包含該氧化物-氮 化物-氧化物層(Oxiile - ON - Nitride - ON - Oxide, ONO>418,分佈於該第三導電層416之表面上方;而該己 摻雜之複晶矽靥420分佈於該氧化物-氮化物-氧化物層418 上方,則視爲一第四導電靥4 20,以作爲一電容上電極之 甩;俾以完成一電容結構。 而其中,該第一導電層中所包含之該非晶矽層410, 413係結合成一蕈狀結構,而再結合同樣爲一非晶矽層之該 第二導電層4 14,而形成一導電層;其中於該第一導電層及 該第二導電層之表面上方,則分佈該半球狀複晶矽層4 16 , 更可提昇電容之有效表面積。 而藉由本案所提供之蕈狀電容結耩,配合表面分佈半 球狀複晶矽層,不僅可大幅增加電容之有效表面積;榕 22 本紙張尺度通用中國國家樣隼(CNS > Α4規格(210X297公釐) I— I * 裝 訂 / C請先聞讀背面之注意事項再填寫本頁) 421857 Α7 Β7 五、發明説明(>i) 者,所提供之蕈狀結構於遂行電容上電極之製程後,所呈 現之電容結構頂面平整,更有助於半導體葎續製程中之平 坦化考量。 因此*藉由本案上述較佳實施例中當可得知,僅需透 過簡單之製程流程,即可輕易地增加電容表面積;至於需 多少電容値,則可視應用而彈性調整犧牲氧化層之高度及 蝕刻深度,即可達到調整電容表面積所增加電容値之目 標,是以,本案當顯較目前存在之各種習知技術爲優《 綜上所述,透過本案之作法,顯可避免如習知m法般 所可能引起之缺失,不僅一倂解決習知作法中增加電容表 面積之電容量不足問題,更提烘一獨特之電容結構,由此 可知,本案實爲一極具產業價値之作。 本案得由熟習本技藝之人士任施匠思而爲諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。 ----------裝-- (請先閲讀背面之注$項再填寫本頁) ,訂 ▲ 經濟部中央標準局員工消費合作社印製 23 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐)

Claims (1)

  1. 4 21857 A8 B8 C8 D8 、申請專利範圍 經濟部中央橾準局員工消費合作社印製 1·—種電容下電極之製程,其係可應用於一半導雔基板 上方具一介電層,且於該介電餍上方具一蝕刻終止層之記 tt單元中,其中該製程之步驟係可包括: a)形成一犧牲層舲該蝕刻終止層上方; b )去除該犧牲層、該触刻終止層以及該介電層之部 分區域,以形成一接觸窗; c)彤成一第一非晶矽層於該犧牲層上方與該接觸窗 之側壁及底部; " d )去除部份該第一非晶矽層與該犧牲層,以暴露出 該犧牲層之部分區域; e)形成一第二非晶矽層於該第一非晶矽層上方及側 壁、以及該犧牲層之部分區域上方及側壁; f )去除部份該第二非晶矽層,以保留該第二非晶矽 層之部分區域,以及去除該犧牲層,以暴露出該蝕刻終止 曆t g)彤成一第三非晶矽層於該第一非晶矽層及該第二 非晶矽層下方區域內之該第一非晶矽層、該第二非晶矽層 及該蝕刻終止層之表面上方;以及 h )形成一半球狀複晶砂層(hemisph.erical grained Si ’ HSG)於該第一非禺矽層、該第二非晶矽層 及該第三非晶矽層之表面上方,以完成一電容下電極之製 程;俾得以藉由該半球狀複晶矽層所構成之表面積,供作 爲電容表面積之用。 24 本紙張尺度逍用中囷固家梯準(CNS >A4規格(210x297公釐) I) I n n n I n n Ml i ^-n n I I ^ (請先聞讀背面之注意事項再s本炅) 4 2 18 5^ H C8 D8 六、申請專利範圍 2 ·如申請專利範圍第1項所述之電容下電極之製程,其 中該半導體基板係可爲一矽基板(Si Substrate)。 i 3 ·如申請專利範圍第1項所述之電容下電極之製程,其 中形成該介電層之方法係可爲一化學汽相沈積法(Clwmical Vapor Deposition r CVD) · 4 ·如申請專利範圍第1項所述之電容下電極之製程,其 中該介電層係可爲一未摻雜矽玻璃層(Non doped Silicon Glass,NSG),且該未摻雜矽玻璃層(NSG)之 厚度係可爲100〇A〜300〇A。 5 *如申請專利範壊第1項所述之電容下電極之製程,其 中彤成該蝕刻終止層之方法係可爲一化學汽相沈積法 (Chemical Vapor Deposition » CVD) ° 6 ·如申請專利範圍第l項所述之電容下電極之製程,其 中該蝕刻終止層係可爲一氮矽化合物層(SiNx),且該氮矽 化合物層之厚度係可爲100 A〜300A。 7 *如申請專利範圍第1項所述之電容下電極之製程,其 中該記憶單元係可爲一動態隨機存取記憶體(DRAM) » 經濟部中央標隼局貝工消費合作社印製 裝— 1 ^ —""訂 (請先閲讀背面之注意事項再填寫本頁) 8 *如申請專利範圍第1項所述之電容下電極之製程*其 中於該步璨(a )中,形成該犧牲層(Sacrificial Layer)之方法係可爲一化學氣相沈積法(Chemical Vapor Deposition 5 CVD) ° 9 ·如申請專利範圍第1項所述之電容下電極之製程,其 中於該步驟(a )中,該犧牲層(Sacri. ficia丨Layer}係 25 氏張尺度逋用中國國家橾率(CNS ) A4規格(210X297公釐y 4 21857 A8 BS C8 D8 六、申請專利範圍 (請先聞讀背面之注意事項再填窝本頁) 可爲一犧牲氧化層(Sacrificial Oxide),且該银牲氧fc 層之厚度係可至少爲6000人。 1 0,如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(b)中,形成該接觭窗(Contact Window)之方法係可以一光學微影及蝕刻技術爲之》 11·如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(c )中,形成該第一非晶矽層 (Amorphous Silicon)之方法係可爲一化學氣相沈積法 (Chemicai Vapor Deposition » CVD)* 1 2 *如申請専利範圍第1項所述之電容下電極之製程, 其中於該步驟(c )中,該第一非晶矽層之厚度係可爲 100〇Α〜300〇Α。 1 3 *如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(d )中,去除部份該第一非晶矽層與該犧 牲層之方法係可以一光學微影及蝕刻技術爲之。 經濟部中央標準局貝工消合作社印11 14. 如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(e )中,形成該第二非晶矽層 (Amorphous Silicon)之方法保可爲一化學.氣相沈積法 (Chemical Vapor Deposition ’ CVD)。 15. 如申請專利範圍第1項所述之電容下電極之製程, 其中於該步媒(e )中,該第二非晶矽層之厚度係可爲 1 00 0 A〜3 0 00 A。 16·如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驊(f )中,係可包含步驟: 26 本紙沬尺度埴用中國國家梯準(CNS ) A4规格(h〇X297公羞) T 5 8 8 S 8 8 ABCD 經濟部中央標隼局員工消費合作社印製 κ、申請專利範園 f 1 )蝕刻部份該第二非晶矽層,以保留位於該第一 非晶砂層及該犧牲層側壁之部分該第二非晶矽層;以及 f 2)完全蝕刻該犧牲層,以暴露出該蝕刻終止層, 1 7 *如申請專利範圍第1 6項所述之電容下電極之製 程’其中於該步驟(f i )中,鈾刻部份該第二非晶矽層 之方法係可爲一乾式、餓刻法(D I* y Etching),俾以等向性 蝕刻該第二非晶矽層之部分區域* 1 8 ·如申請專利範圍第16項所述之電容下電極之製 程’其中於該步驟(f 2)中,遂行蝕刻該犧牲層之方法 係可爲一濕式蝕刻法(Wet Etching),且於遂行該濕式敏 刻法時’係可以一含有氫氣酸_.(Hydiv〇f丨uoric Acid, HF>之Β·〇·Ε.蝕刻溶液予以遂行之,俾以完全去除該犧牲 層。 19·如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(g)中,係可包含步驊: g 1 )形成該第三非晶政層i(Amorplioiis Si丨icon} 於該第一非晶矽層、該第二非晶矽層及該蝕刻終止層之表 面上方,以及 g 2 )蝕刻部份該第三非晶矽層,俾以保留位於該第 一非晶矽層及該第二非晶矽層下方區域內之該第一非晶矽 層、該第二非晶矽層及該蝕刻終止層表面上方之部分該第 三非晶矽層。 2 0 .如申請專利範圍第1 9項所述之電容下電極之製 程,其中於該步驟(g 1 )中,形成該第三非晶砍層之方 27 本紙張尺度適用中國興家揉準(CNS)A4規格(210X297公釐) ---------^----;--1T-------^ (請先閲讀背面之注意^項再填寫本頁) 421857 鉍 C8 __ D8 六、申請專利範圍 (請先聞讀背面之注$項再填寫本頁} 法係可爲一化學氣相沈積法(Chemica丨Vapor Deposition,CVD),且該第三非晶矽層之厚度保可爲 30〇A〜80〇A。 2 1 ·如申請專利範圍第1 9項所述之電容下電極之製 程,其中於該步驟(g 2)中,去除部份該第三非晶矽層 之方法係可爲一乾式餓刻法" 2 2 ·如申請專利範圍第1項所述之電容下電極之製程, 其中於該步騍(h)中*形成該半球狀複晶矽層 (h e m i s p h e r i c a 丨 g I* a i n e d S i,H S G )之步琛係可爲遂 行一回火(annea〖)程序,以使該第一非晶矽層、該第二非 晶矽層以及該第三非晶矽層表面形成一呈半球狀表面之半 球狀複晶砂層(hemispherical grained Si,_ HSG); 其中*於遂行該回火程序時之操作溫度係可控制在SWC〜 6 2 0 °C之間。 23·如申請專利範圍第1項所述之電容下電極之製程, 其中於該步驟(h )中,更可於形成該半球狀複晶矽層之 後,遂行一磷酸(P h 〇 s p h 〇 r i c A c i d,Η 3 Ρ Ο > 處理程 序,俾以加強該半球狀複晶矽層之不平坦現象* 蛵濟部中央榡率局貝工消費合作社印策 2 4 ·如申請專利菊圍第1項所述之電容下電極之製程, 其中於該步驟(h)之後更可包括下列歩驟: i)形成另一介電層於該蝕刻終止層以及該半球狀複 晶矽層之表面上方;以及 j )形成一複晶矽層於該另一介電層上方,俾以完成 一電容之製程。 28 本紙張尺度遑用中國两家揉準(CNS > A4規格(210X297公釐) 4 21857 is8 C8 D8六、申請專利範圍 經濟部中央榇準局負工消費合作社印製 2 5 *如申請專利範圍第2 4項所述之電容下電極之製 程,其中於該步驊(i )及(j )中,形成該另一介電層 或該複晶矽層之方法係可爲一低壓化學汽相沈積法 (LPCVD)« 2 6 ·如申請專利範圃窠2 4項所述之電容下電極之製 程,其中於該步驟(i )中,該另一介電層係可爲一氧化 物-氮化物-氧化物靥(〇»1“-〇1^-1^11^<!6-〇«-Oxide,ΟΝΌ),且該另一介電層之厚度係可爲50 A〜200 A。 2 7 ·如申請專利範圍第2 4項所述之電容下電極之製 程,其中於該步驟(j )中,該複晶矽層係可爲一已摻雜 之複晶砂層{Doped Polysilicon)。 2 8 · —種電容下電極之結構*其係可應用於一半導體基 板上方具一介電層,且於該介電層上方具一蝕刻終止層之 記憶單元中,其中該電容下電極之結構係可包括: 一接觸窗(contact window),其係分佈於該独刻終 止層以及該介電層中; 一第一導電層,其係分佈於該接觭窗底部及側壁中, 且向上延伸而形成一蕈狀結構; 一第二導電層,其係分佈於該接觸窗周圍之該蝕刻終 止層上方,以及分佈於該第一導電層之內側表面上;以及 一第三導電層,其係分佈於該第一導電靥及該第二導 電層之表面上方,俾以藉由該第一導電層、該第二導電層 29 本紙張尺度速用中國圃家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標嗥局員工消費合作社印装 4 2185 7 as __S 六、申請專利範圍 以及該第三導電層供作爲一電容下電極結構,且藉由該第 三導電層所構成之表面積供怍爲電容表面積之用。 2 9 *如申請專利範圍第2 8項所述之電容下電極之結 構’其中該半導體基板係可爲一矽基板(Si Substrate) β 3 Ο *如申請專利範圍窜2 8項所述之電容下電極之結 構,其中該介電層係可爲一未摻雜矽玻璃層(Nondoped Silicon Glas?,NSG),且該未摻雜矽玻璃層(NSG>之 厚度係可爲1〇〇〇Α〜 300〇Α· 31·如申請專利範圍第28項所述之電容下電極之結 構,其中該蝕刻終止層係可爲一氮矽化合物層(Si Nx),且 該氮矽化合物詹之厚度係可爲Γ0〇Α~3Ο〇Α。 3 2 ·如申請専利範圍第2 8項所述之電容下電極之結 構’其中該記憶單元係可爲一動態隨機存取記憶體 (DRAM) » 3 3 *如申請專利範圍第2 8項所述之電容下電極之結 構,其中該第一導電層係可爲一非晶矽層(Amorphous Silicon)0 3 4 ·如申請專利範圍第2 8項所述之電容下電極之結 構,其中該第二導電層係可爲一非晶矽層<Amorphou$ Silicon),且該第二導電層之厚度係可爲3 00A〜800h 3 5 ·如申請專利範圍第2 8項所述之電容下電極之結 構,其中該第三導電層係可爲一半球狀葆晶矽層 (hemispherical grained Si · Ή S G )。 30 本紙張尺度適用中國國家揉準(Cns ) A4規格(210X297公釐) -I I IH 1 H ΙΊ t— IH 故 (請先閲讀背面之注意事項再填寫本頁) A8 BS C8 D8 4 21857 六、申請專利範囷 3 6 ·如申請専利範圍第2 8項所述之電容下電極之結 構’其中更包含: 另一介電層,其係分佈於該第三導電層之表面上方; 以及 —第四導電層,其係分佈於該另一介電層之上方,俾 以作爲一電容上電極之用- 3 7 ·如申請專利範圍第3 6項所述之電容下電極之結 構’其中該另一介電靥係可爲一氧化物-氮化物-氧化物層 (Ο X i d e - 〇 N - N i t r i d e Ο N - Ο X i d e,Ο Ν Ο ) * 且該 另一介電層之厚度係可爲soA〜200 3 8 *如申請專利範圍第3 6項所述之電容下電極之結 構,其中該第四導電層係可爲一已摻雜之複晶矽層(Doped Polysilicon) ° 11 — — — — — —、裝 11 I.IT.4. (請先W讀背面之注^K項再填寫本VO 經濟部中央輮隼局員工消费合作社印製 3 一| tw一用 |嘈 公 97 2
TW087102938A 1998-02-27 1998-02-27 Fabricating process and structure of lower electrode for capacitor TW421857B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087102938A TW421857B (en) 1998-02-27 1998-02-27 Fabricating process and structure of lower electrode for capacitor
US09/132,557 US6153462A (en) 1998-02-27 1998-08-11 Manufacturing process and structure of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087102938A TW421857B (en) 1998-02-27 1998-02-27 Fabricating process and structure of lower electrode for capacitor

Publications (1)

Publication Number Publication Date
TW421857B true TW421857B (en) 2001-02-11

Family

ID=21629589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087102938A TW421857B (en) 1998-02-27 1998-02-27 Fabricating process and structure of lower electrode for capacitor

Country Status (2)

Country Link
US (1) US6153462A (zh)
TW (1) TW421857B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423611B1 (en) * 1998-02-27 2002-07-23 Mosel Vitelic Inc. Manufacturing process of capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
US5494841A (en) * 1993-10-15 1996-02-27 Micron Semiconductor, Inc. Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells
KR0165496B1 (ko) * 1995-03-22 1998-12-15 윤종용 고집적 반도체장치의 캐패시터 제조방법
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
JP2930016B2 (ja) * 1996-07-04 1999-08-03 日本電気株式会社 半導体装置の製造方法
US5970358A (en) * 1997-06-30 1999-10-19 Micron Technology, Inc. Method for forming a capacitor wherein the first capacitor plate includes electrically coupled conductive layers separated by an intervening insulative layer
TW373323B (en) * 1998-03-18 1999-11-01 United Microelectronics Corporaiton Dynamic RAM production method
US5877052A (en) * 1998-06-11 1999-03-02 Vanguard International Semiconductor Corporation Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures

Also Published As

Publication number Publication date
US6153462A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
TWI253171B (en) Method for making radom access memory capacitors in shallow trench isolation
TWI278069B (en) Method of fabricating a trench capacitor having increased capacitance
US5895250A (en) Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
TW578297B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW434892B (en) Method for fabricating a DRAM cell capacitor
US6620675B2 (en) Increased capacitance trench capacitor
TW415010B (en) Method for fabricating trench capacitor
TW421857B (en) Fabricating process and structure of lower electrode for capacitor
TW584939B (en) Method of forming bottle-shaped trench and the method for fabricating bottle-shaped trench capacitors
TW411589B (en) Method of manufacturing capacitor bottom electrode and structure thereof
TW386306B (en) Process for increasing surface area of capacitance and structure of such a capacitance
TW382792B (en) Method and structure for making bottom electrode of capacitor
TW461049B (en) Bottom electrode process and structure of capacitor
TW379444B (en) Manufacture process and structure of capacitor-under electrode
JP2944990B2 (ja) クラウン型コンデンサの製造方法
TW423153B (en) Manufacturing method of the bottom electrode of DRAM capacitor
TW455982B (en) Manufacturing method of improved capacitor with rugged polysilicon surface
TW385520B (en) Method of manufacturing dynamic RAM access memory
TW417291B (en) Manufacture method of crown-type DRAM capacitor
TW321787B (en) Production method of DRAM capacitor
TW297946B (en) Fully-encapsulated capacitor structure and process thereof
KR100250174B1 (ko) Dram 셀의 커패시터의 제조 방법
TW293946B (en) The manufacturing method of capacitor with improved DRAM
TW408471B (en) A kind of manufacture method of contact hole in DRAM
TW318267B (en) Manufacturing method of vertical fin capacitor structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees