TW421845B

TW421845B - Probeless testing of pad buffers on wafer

Info

Publication number: TW421845B
Application number: TW087104590A
Authority: TW
Inventors: Lee D Whetsel
Original assignee: Texas Instruments Inc
Priority date: 1997-03-27
Filing date: 1998-04-07
Publication date: 2001-02-11
Also published as: EP0867727A2; JPH1130652A; EP0867727B1; DE69824226T2; JP4154027B2; DE69824226D1; DE69840425D1; KR100566844B1; EP0867727A3; KR19980080795A

Description

42)845 經濟部智慧財產局員工消費合作社印 A7 五、發明說明（/ ) 發明領域. 廣義而言’本發明與在晶圓上以不實質探測接墊的方式測試積體電路晶片有關，詳細說，在不實質探測接墊的情況下，測試晶片的接墊緩衝器、靜電放電防護電路、與接塾匯流排保持器（pad bus holder)有關。發明背f 電路的掃描測試已為吾人所熟知。掃描測試將電路架構成掃把單元與組合邏輯(combinational logic)。一旦架構成如此’掃描單元即被控制從組合邏輯捕捉測試回應資料’接著位移載出從組合邏輯捕捉來的測試回應資料，並載入下一筆測試激勵資料施加於組合邏輯。圖1顯示具有三個記憶體(M)A、B、C及組合邏輯(CL) 的電路。圖2是實現圖1記憶體之d型正反器（fF)的例子，每一個記憶體具有資料輸入、資料輸出、時計、及重置控制信號。圖3顯示如何將記憶體轉變成掃描單元(sc)並將組合邏輯的輸出（D、E、F)連接到掃描單元的捕捉輸入，以使圖 1的電路可以掃描測試。圖4A顯示如何將D型正反器式的記憶體轉變成一個掃描單元。該掃描單元具有一3:1的多工器做為D型正反器的輪入。多工器接收選擇控制〇以：q) 將組合邏輯的輸出輸入給正反器（輸入1，捕捉輸入;)，（2) 將外部輸入輸入給正反器（輪入2，功能輸入），或（3)將串列輸入輸入給正反器（SI ’位移輸入）。正反器接收一個時計（C)與一個重置(R)控制輸入。掃描單元經由它們的串列本紙張反度適用中國國家標準（CNS>A4規格（210 x 297公釐） ---—I I------衣-I I I 1 ! I 訂 I ! I I I - I (請先閱讀背面之注意事項再填寫本頁) A7 4：21845 五、發明說明（>) 輸入(serial input ’ SI)與串列輪出（s〇)連接在一起’構成一個3-位元的掃描路徑通過圓3的電路。該3個掃描單元 $動作即如功能作用期間的狀態記憶體。測試工作期間’ 掃描單70_作如掃料元允許將職雜輸人組合邏輯，並從組合邏輯捕捉回應輸出。雖然本揭示是使用邊緣敏感（edge sensitive)的D型正反器記憶體’但位準敏感的記憶體照樣可以使用。將位準敏感記憶體轉變成掃描記憶體也是幕所熟知的技術。在圖3的例子中，掃描單元執行將激勵輸入組合邏輯，並從組合邏輯捕捉回應。在其它例子中，如何將電路變為可掃描測試，將掃描單元加入電路與掃描路徑中，並麵合到組合邏輯的輸出，都顯示於圖3的虚線方塊中。此允許轉換的掃描單元(A、B、C)供應激勵輸入，並由另外加入的掃描單元捕捉回應輸出。為捕捉回應資料的目的增加掃描單元將增加電路。同樣地，如果增加掃描單元捕捉組合邏輯的回應，轉換的掃描單元A、β、C就不需要輸入〗以及連接從組合邏輯輸出的回授。圖3中也顯示一個旁通記憶體(BM)，允許單個位元的旁通掃描路徑從SI通過電路到掃描旁通記憶體的使用已為吾人所熟知。例如圖4B中所顯示的旁通記憶體。除了提供傳統的電路旁通外，本發明的旁通記憶體在捕捉動作期間，它需保持它的現在狀態，且在幻與邠中間無論它是否被選擇，它總是從SI載入資料。旁通記憶體的多工器及它接收的選擇(S)控制允許它符合這兩項要求。 -4- I ^ ---I------I I I —--^ I c請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -n ϋ i n t— n I 1> n -

本紙張U制中國®家丨料（CNSM4規格（210 297公釐） J 42^845 A7 — __ B7 五、發明說明（））圖5顯示三個圖3的電路串連到一個測試器。測試器將資料輸出到第一個電路(C1)的串列輸入，並從最後一個電路(C3)的串列輸出接收資料。測試器將控制輪出到所有三個電路’以在每個掃描測試周期期間，管理它們掃描路和的捕捉與位移作業。二圖6顯示傳統掃描測試的觀念。在圖6中，在掃描路个u 上連接有N個電路。測試器控制所有電路ci-N的重置。重置後’測試器接著控制所有電路Cl-Ν捕捉第一個回應資料以重置激勵資料。接下來，測試器控制所有電路(^4移出捕捉到的第一個回應資料，並移入第二個激勵資料。捕捉回應資料、移出回應資料，同時移入新的激勵資料的程序需重複若干模式（pattern，P)，需測試1-N每一個電路。當串連電路的數量〇〇增加，測試器在每一個捕捉/位移周期所需旅行的掃描路徑的長度(L)也跟著增加。使用傳統的掃描測試，所需的測試時間等於掃描路徑中每一個電路(N)的掃描路徑長度(L)的總合乘以所使用模式(p)的數量。第一個例子顯示三個電路(Cl、C2、C3)如何被測試器以傳統的方法掃描測試，如圖5所示。每一個電路Cl、C2 、C3的組合邏輯解碼器如例一的表所示。表中顯示掃描單元(ABC)的目前狀態(ps)輸出（即激勵）到組合邏輯，且次一個狀態（NS)從組合邏輯輸入到掃描單元(ABC)(即回應）。開始測試時，測試器將控制輸出給所有掃描單元，將其重置到目前第一狀態（PSl)〇接下來，測試器將控制輸出給所有掃描單元，第一次捕捉(CP1)組合邏輯(CL)對PS1激勵所做 -5- (請先閱讀背面之注意事項再填寫本頁) 訂！！線- 經濟部智慧財產局員工消費合昨社印製 i 1 本紙張&度適用中國國家標準（CNS>A；J規格<21〇 χ 297公釐） 421845 Λ7 經濟部智慧財產局員工消费合作社印製 B7 五、發明說明（Ψ) 的回應輸出。接下來，測試器輸出控制以執行第一次的9_ 位元位移動作（SH1)，從每一個電路的掃描單元中載出 (unload)第一次捕捉來的回應資料，並將第二目前狀態 (PS2)的激勵資料載入每一個電路的掃描單元。接下來^ 試器進行第二次捕捉(CP2)，將得自第二次目前狀態（ps2) 激勵資料的回應資料載入掃描單元，接著進行第二^欠的9_ 位元位移（SH2) ’將第二次捕捉的回應資料載出，並載入第 ^次激勵㈣。接下來，職H進行第三次敝咖），將，自第三次目前狀態（PS3)激勵資料的回應資料載入掃描單元，接著進行第三次的9-位元位移（SH3)，將第三次捕捉的回應資料載出，並載人第四次激勵資料⑽ $經過八次捕捉(⑽），祕自第人次目前狀態（ps8)激勵資料的回應資料載人掃鮮元，接著進行第人次的9-位元位移（SH8) ’以最後捕捉的回應f料。在第八次位移 (SH8)期間輸人_單元的f料可以是無㈣要的資料⑴ (don’t⑽data)，目為在“次位移後測試即告完成。如果所有電路都良好，移㈣PS1—8__應，應與表中 1 斤之。卜C2、⑽預期回應相符。傳統掃描測試例1 需的測試時計次數是捕捉時計咖-8)與位移時冲（SH1-8)的和，或科(8><9)=8〇。。吾人希望掃描測試電氣電路所花的時間比傳統方法少本發明藉重複使时-個電路⑽描職簡資料做 -6- ^ —II, ^ ·11111(1 ^-— — — — — 1--I . Λ請先間讀背面之注意事項再填寫本頁) 快五、發明說明（為掃描測試另-個電路的㈣讀掃描職的速度加圖例詳述，圖7顯示本發明的彎曲式（warping)掃描測試的概念。使用的彎曲這個名詞即表示’按照本發明卿描測試期間 ’串列資料是以非傳統的方法通過電路。在圖7中，有N 個電路連接在掃描路徑上。一個測試器控制所有電路ον 重置。在重置後，測試器控制所有電路 α_Ν捕捉重置激勵資料的第一次回應資料。接下來，測試器控制所有電路 Cl-Ν位移資料，但長度僅為第一個電路(C1)的掃描路徑。在完成第一次位移動作後，從測試器將激勵資料載入C1 的掃描路徑，並從C1-CN-1將回應資料載入C2-CN的掃描路徑"在接下來的捕捉與位移動作期間，C1將回應資料輸出到下游電路，並從測試器接收它的下一個激勵資料。在完成第二次捕捉與位移動作，C1包含來自測試器的第二個激勵模式，且C2-CN包含導源自前方電路C1-CN-1之回應輸出的第二個激勵模式。此程序不斷進行直到完成C1 的測試。在完成α的測試後，它被旁通以使測試器能將任何剩餘的激勵模式直接輸入C2，並允許從C2來的回應繼續漣波下游電路，即激勵尾隨的電路C3-CN。同樣地， C2在完成測試後即被旁通，以允許將剩餘的激勵直接輸入C3 ’同時從C3來的回應繼續漣波下游電路，即激勵尾隨的電路C4-CN。當所有電路接收到它們所需的輸入激勵本紙味反度適用+闼國家標準（CNSW規格（210x297公釐）請先閱讀背面之注意事項再填寫本頁 I I I I I 訂線經濟部智慧財產局員工消費合作钍印製 421845 A7 經濟部智慧財產局員Η消費合作社印製五、發明說明（b) 模式（無論是非直接地接收前方電路輸出的回應，亦或直接從測試器輸入），圖7中的電路C1-CN即完成所有測試，並將它們的回應輸出給測試器。圖8顯示在電路C1-CN上所進行的彎曲式掃描測試作業的流程概念。圖8的測試段顯示，當測試器將激勵輸入某一電路的掃描路徑’它可直接輸入C1，或經由已測試過且已旁通的電路(C1-CN-1)輸入。每一個電路C1-CN中的陰影區域顯示跟隨在某一測試段的後方電路，剩餘激勵輸入減少的情形。當某一電路測試完成，該電路即被旁通，並完全變為陰影。每一個電路之陰影增加的情形顯示測試如本發明之預測加速進行。例如，在測試段丨（C1已測試 )之後，測試段1所產生的回應送給下游電路，可使下游電路需要測試器額外提供的激勵模式減少^在測試段 2(C2測試）之後，測試段2所產生的回應送給下游電路，可使下游電路需要測試器額外提供的激勵模式又再減少5〇% ，等等。本發明顯示，後方的下游電路使用前方電路所輸出的回應做為激勵輸入，下游電路可減少甚至不需要測試器提供激勵輸入，此將可大幅縮短掃描測試所需的時間。例2顯示例1之待測的三個相同電路(q、Q、C3)如何使用f曲式掃描測試構想’以前方電路_應資料做為下游電路騎勵資料。在測試㈣時，測試雜出控制將所有掃描單元重置或啟始化到第一目前狀態（psi)。須注思的疋，在提供掃描單元重置輸入以允許測試器經由重置控制信號啟始掃描路徑的同時(如圖4A)，該測試器也經由 -8 - 本紙張&度適用中®國家標準（CNSM.1規格（210 X 297—公餐T --------- (請先閱讀背面之注意事項再填寫本頁) -- 訂---------線丨 n «^1 41 I I n ϋ If - 421845 五、發明說明（？）執行掃描動作啟始無法重置的掃描單元。接下來測試器將控制輸出給所有掃描單元’以第一次捕捉(Cpi )組合邏輯 (CL)對第-:欠目前狀態(PS1)激勵的回應輸出。該測試器接著輸出控制’以使電路C1到C3的所有掃描單元做第一次的 3-位元位移動作（SH1) ^該第一次的3_位元位移動作從㈡載出第一次捕捉的3-位元回應資料，第一次捕捉的3_位元回應資料從C1移向C2，並從C2移向C3，並將第二次3_位元激勵資料載入C1。接下來，測试將控制輸出到所有掃描單元’進行第二次捕捉（CP2)組合邏輯(CL)對PS2激勵的回應輸出。測試器接著輸出控制’以使電路C1到C3的所有掃描單元做第二次的3_位元位移動作（SH2)。第二次的3-位元位移動作從C3 載出第二次捕捉的3-位元回應資料，將該第二次捕捉的3一位元回應資料從C1移向C2，及從C2移向C3，並將第三次的 3-位元激勵資料載入C1。接下來，測試器將控制輸出到所有掃描單元，進行第三次捕捉(CP3)組合邏輯(CL)對PS3激勵的回應輸出。測試器接著輸出控制，以使電路C1到C3的所有掃描單元做第三次的3-位元位移動作（SH3)。第三次的3-位元位移動作從C3 載出第三次捕捉的3-位元回應資料，將該第三次捕捉的3-位元回應資料從C1移向C2，及從C2移向C3，並將第四次的 3_位元激勵資料載入C1 ^ 此捕捉與位移的程序重複進行，直到第七次位移動作 (SH7)。在SH7期間，測試器C3載出第七次捕捉的3-位元回 -9- 本纸張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先間讀背面之注意事項再填寫本頁) ^i丨丨！1訂-!!丨-線丨經濟部智慧財產局員工消費合作社印絜 -n I n I ϋ ^ I n ,1 *1 I I 1· n I ^ I i - 421845 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（f) 應，將第七次捕捉到的3-位元回應資料從ci移到C2，從C2 移至C3，並將第八次（也是最後一次）3-位元激勵資料载入 C1。接下來，測試器將控制輸出到所有掃描單元，進行第八次捕捉(CP8)組合邏輯(CL)對PS8激勵的回應輸出。測試器接著輸出控制’以使電路C1到C3的所有掃描單元做第八次的3-位元位移動作（SH8)。第八次的3-位元位移動作從C3 載出第三次捕捉的3-位元回應資料，將該第八次捕捉的3-位元回應資料從C1移向C2，及從C2移向C3，並將第一次的 3-位元C2激勵模式的第一個位元輸入ci的旁通記憶體(bm) 。需注意的是，SH8期間的串列輸入是ixx ’因為前面兩個位元（XX)沒有被使用，同時最後一個位元（丨）將儲存在€1 的旁通記憶體内’且第一次的3-位元激勵模式的第一個位元在SH9期間輸入C2。如前在圖3中所言，旁通記憶體總是在位移動作期間從SI載入資料，並且在捕捉動作期間保持它的資料。這允許本發明在測試器與電路從測試器接收激勵輸入之間’使用旁通記憶體做為資料管路式位元。 SH8之後’ C1的測試完成，且測試器輸出控制使得Q 的SI與SO間的C1旁通記憶鱧被選擇。同樣地，測試器輸出控制使得C1的掃描單元保持（H)它們的現在狀態以進行剩下來的測試。在此點，α僅做為測試器與C2掃描路徑間的資料管路位元。雖然C1的掃描單元在剩下來的測試期間可以繼續工作，但它會虛耗能量並產生熱。在電路測試完後使電路掃描路徑保持靜態的優點是可避免熱的累積，這將 -10- (請先閱讀背面之注意事項再填寫本頁) 本紙張义度適用中固國家標準（CNSM4規格（210 X 297公釐）經濟部智毯財產局員工消货合作杜印裝 421845 五、發明說明（0 ) 在有關使用本發明加速晶圓測試時再詳細討論（圖26-29) 〇接下來，測試器將控制輸出到所有掃描單元，進行第九次捕捉(CP9)組合邏輯(CL)對PS9激勵的回應輸出。測試器接著輸出控制，以使電路C2與C3的所有掃描單元（此時Q 的掃描單元已關閉）做第九次的3-位元位移動作（SH9)。第九次的3-位元位移動作從C3載出第九次捕捉的3-位元回應資料，將該第九次捕捉的3-位元回應資料從C2移向C3，並從測試器（00)及C1旁通位元（1)將第一個3-位元激勵模式 (001)载入C2。在SH9期間將001激勵模式載入C2的是圍繞00 測試器輸入位元的虚線圓圈，以及圍繞C1旁通記憶體内1 位元的虚線圓圈《在SH9期間3-位元測試器所輸入(〇〇〇)的最後一個位元（0)是儲存在C1的旁通記憶體内，且是SH10 期間輸入C2之第二次3-位元激勵模式（100)的第一個位元。在SH9期間’ 001激勵是C2的一個激勵輸入樽式，它是測試C2所需的激勵模式，但在SH1-8期間它並未出現於C1的輸出回應。同樣為測試C2所需但C1的回應模式中並未出現的其它激勵模式還有100與111。在後續的SHIO(IOO)與 SHll(lll)動作期間，這些激勵輸入模式必需要提供給C2 〇接下來，測試器將控制輸出到所有掃描單元，進行第十次捕捉(CP10)組合邏輯(CL)對PS10激勵的回應輸出。測試器接著輸出控制，以使電路C2到C3的所有掃描單元做第十次的3-位元位移動作（SH10)。第十次的3-位元位移動作 -11- 本纸張尺度適用中國國家標準（CNS)A‘！規樁（210 X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) I -------—訂---II----.^ 經濟部智慧財產局員工消費合作社印*'1衣 421845 A7 ____B7___ 五、發明說明（\。）從C3載出第十次捕捉的3-位元回應資料，將該第十次捕捉的3-位元回應資料從C2移向C3，並將來自測試器（10)與C1 的旁通位元（0)的第二次3-位元激勵模式（100)載入C2。再次，在SH10期間將1〇〇激勵模式載入C2是圍繞10測試器輸入位元的虛線圓圈，以及圍繞C1旁通記憶體内0位元的虛線圓圈。 SH10期間，3-位元測試器輸入（110)的最後一個位元 (1)，它是儲存在C1的旁通記憶體内，且是SH11期間輸入C? 之第三次3-位元激勵模式（111)的第一批接下來，測科％ π I —次的3-位元位 .^ 1—次捕捉的3-位元回應資料，並將該弟十一次捕捉的3-位元回應資料從C2移向C3。再次，在SH11 期間將111激勵模式載入C2的是圍繞11測試器輸入位元的虛線圓圈，以及圍繞C1旁通記憶體内1位元的虛線圓圈。在 SH11期間，3-位元測試器輸入(xll)的最後一個位元(X)是儲存在C1的旁通記憶體内，但並未為測試所用，因為跟隨在SH12動作之後的C2掃描路徑將被旁通。接下來，測試器將控制輸出到所有掃描單元，進行第十二次捕捉(CP12)組合邏輯(CL)對PS12激勵的回應輸出。測試器接著輸出控制，以使電路C2到C3的所有掃描單元做第十一次的3_位元位移動作（SH12) 〇第十二次的3-位元位 -12- ------^---I--裝-------—訂！--t--線 I (請先間讀背面之注意事項再填寫本頁) 本紙張&度適用中國國家標準（CNS0A4規格（210x 297公釐） A7

421845 五、發明說明（1丨）移動作從C3載出第十—次捕捉的位元回應資料，並將該第十二次捕捉的3-位元回應資料從C2移向C3〇再次，在SH12 期間’將Oxx激勵模式載入C2是圍繞〇χ測試器輸入位元的虛線圓圈’以及圍繞C1旁通記憶體内X位元的虛線圓圈。如前段所述’載入C2掃描路徑的資料（0χχ)並未被使用，因為在SH12之後該掃描路徑將被旁通。不過，SH12測試器的3-位元輸入（1〇χ)中的最後兩位元將被載入C1(〗）與 C2(0)的旁通記憶體，並於SH13期間，用於最後剩下來的3_ 位元激勵模式輸入(010)中的頭兩個位元。跟在SH12之後’ C2已完成測試，且測試器輸出控制致使C2的SI與SO間的C2旁通記憶體被選擇。測試器輸出的控制，也致使在剩下的測試期間’ C2的掃描路徑保持(II)在它們的現在狀態。在此點，C2的作用僅是C1的旁通位元與C3 的掃描路徑間的資料管路位元。接下來’測試器將控制輸出到所有掃描單元，進行第十三次捕捉(CP13)組合邏輯(CL)對PS13激勵的回應輸出》測試器接著輸出控制，以使電路C3的所有掃描單元做第十三次的3-位元位移動作（SH13)。第十三次的3-位元位移動作從C3載出第十三次捕捉的3-位元回應資料，並將最後剩下來的3-位元激勵輸入（〇1〇)從測試器及C1與C2的旁通位元移入C3的掃描路徑《再次，在SH13期間將〇1〇激勵模式載入C3掃描路徑的是圍繞測試器的〇輸入位元的虛線圓 -13- {請先閱讀背面之注意事項再填寫本頁) 裝----- ---訂--------線烴濟部智慧財產局員工消費合作社印製本纸張尺度適用中國國家標準（CNSM4規格（210x297公釐） 421845 A7 B7 經濟部智慧財產局員工消費合作杜印製五、發明說明（\>) 圈，以及^繞C1與C2旁通記憶體内1與0位元的虛線圓圈由於這是需從測試器輸人的最後—個激勵模式，因此在 SH13期間，測試器輸入的X位元是跟在0位元輸入之後。接下來，測試器將控制輸出到所有掃描單元’進行第十四次捕捉(CP14)組合邏輯(CL)對PS14激勵的回應輸出。測試器接著輪出控制，以使電路C3的所有掃描單元做第十四次的3-位元位移動作（SH14)，以從C3載出最後的回應輪出。在SH14之後，C3的測試即告完成。使用彎曲式掃描測試的概念測試Cl、C2及C3電路所需測試時計的總數量是捕捉時計（CP1-14)與位移時計 (SH1-14)的和，或14+(14><3)=56個時計。此與例1中使用傳統掃描測試法測試相同電路所需的8〇個時計少了 24個時計。在C1測試期間，C2的000、010、011、11〇、與ιοί等激勵輸入是由C1的回應所提供，即在C1被測試的同時，C2 的8個激勵輸入中有5個是接收自C1 ^同樣地，在測試□ 期間，C3的激勵輸入000、001、0H、1〇〇、1H、與ho 是來自C2的回應，即在C1被測試時，C3的8個激勵輸入中它接收了6個。需注意的是，C3在PS2時的001激勵輸入，是PS1時C2對初始000(重置）激勵輸入產生的回應，因此，產生C3的001激勵與來自測試器的任何激勵無關。同樣地，C3在PS3時的011激勵，源於C1在PS1時對它的〇〇〇(重置 )激勵的回應，因此，C3的011激勵也與來自測試蕃的任何激勵無關。在C1被旁通後，C2從測試器接收剩下來的激 -14- 本紙張疋度適用中國國家標準（CNS)A4規格（210 X 297公t ) C請先閲讀背面之注意事項再填寫本頁> ------ 訂---------線. A7 421845 B7 . -- 1 1 — 五、發明說明（θ) 勵輸入001、100、與111。在測試C2期間，C3的101激勵輸入來自C2的回應，亦即，當C2被測試時，C3剩下來的2個激勵輸入其中的1個是從C2接收。在C2被旁通後，C3接收最後剩下的010激勵輸入。從此可看出，在C1被測試後，C2有62. 5 %(8個中的5個）及C3有75%(8個中的6個）已被測試。同樣地，當C2被測試後，C3有87. 5%被測試(8個中的7個）》很明顯，雖然測試器並未從所有電路接收所有回應，但它接收一個位元流是（1)根據待測電路及掃描路徑結構唯一可預測的’以及（2)代表來自所有待測電路的反有回應。同樣地，測試器並未提供所有電路所有的激勵位元，但測試器所需提供的激勵，已根據待測電路與掃描路徑結構決定。說明測試期間之關鍵時刻之掃描路徑内含的圖（例如說明例2的圖），可很容易地利用以下方法產生。首先，從 PS1到CP8的所有位元資料，在PS1所有掃描單元都被清為0 時開始產生，接著根據Cl、C2與C3的表填入剩下的位元，並在SH1-SH7必須位移7個激勵模式以完成C1的測試"最後在CP8從C1捕捉該最終回應模式。接下來要決定那些C2的激勵模式仍需從測試器移入以完成C2的測試。關於此，只需簡單地檢視C2行在PS1-PS8 處與C1行在CP8處的位元模式，並接著對被檢視的位元模式與所需的C2激勵模式做比較。被檢視之模式中所缺少的任何C2激勵模式，都需從測試器移入C2。接下來，根據(1)C2 與C3表，（2)從測試器移入C2的剩餘激勵模式，以及（3)經 -15- 本紙張义度適用中國國家標準（CNS)A4規格（2Κ)χ297公釐） ----------- 裝 i!11!--•線 t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 42184 5 A7 ___B7_______ 五、發明說明（\Ψ) 由Cl的旁通位元從測試器移入C2剩餘的C2激勵模式，填入從SH8到CP12的所有位元資料。最後在CP12捕捉從C2來的最終回應模式。 - 接下來要決定那些C3的激勵模式仍需從測試器移入以完成C3的測試。關於此，只需簡單地檢視C3行在PS1-PS12 處與C2行在CP12處的位元模式，並接著對被檢視的位元模式與所需的C3激勵模式做比較。被檢視之模式中缺少任何 C3激勵模式，都需從測試器移入C3。接下來，根據（i)C3 表，（2)剩餘的C3激勵模式，以及(3)經由Cl與C2的旁通位元從測試器移入C3剩餘的C3激勵模式，填入從SH12到CP14 的所有位元資料》最後在CP14捕捉從C3來的最終回應模式〇一旦使用上述的程序完成掃描路徑内含圖，需要從測試器輸出的激勵位元流以及測試器預期要接收的回應位元流’都可以很容易地從完成的圖中決定。特別是，需要測試器提供的激勵位元流顯示於完成圖中的SI行，測試器預期要接收的回應位元流顯示於完成圖的S〇行。任何所欲待測電路組的掃描路徑内含圖都可使用紙筆以人工完成，以下是上述的程序。當然，以自動方式完成圖的電腦程式很容易撰寫》在例2中，C1的回應減少了C2與C3對激勵的需求。同樣地，旁通的觀念允許已測試電路的下游電路在捕捉動作期間，經由一管路式資料路徑從測試器接收激勵資料。雖然本發明可經由前方已測試電路的掃描路徑中位移資料，以 -16 - 本纸狀度適用冢標準（CNSMd格⑽χ 297~-- illl — Ί» — — — — — · 1111 _— —訂-I 丨 I I I I -"5^ I (請先閱讀背面之it意事項再填寫本頁) A7 B7 42、84 5 五、發明說明（丨ς) 取代使用旁通§己憶體，但測試器與要被測試之下游電路的掃描路徑長度會增長，因為接下來的每次捕捉動作二試器必須通過所有已測試的前方電路.才能將資料移入要被測試的電路。此外，使用旁通的特性，允許在測試下游電路的同時，將已測試過的電路可保持靜態。掃描路徑保持靜態可使已測試過的電路中，除了旁通的掃描路徑外其它部分都不消耗功率，藉以避免已測試 ς :避免電路中累積熱量非常重要，特別是用;== 彎曲式掃描測試概念’將在圖26-29中說明。旁通特性的進一步的優點是允許測試器經由中間的旁通記憶體直接將所有剩餘的激勵模式施加於待測的下游電路。如果先前已測試過之電路的掃描路徑仍留在測試器與待測電路的掃描路徑中，待測電路就有可能無法接收到所有的剩餘激勵模式。這是因為測試器與待測電路間的掃描路k可〃b無法經由捕捉與位移程序產生所需的激勵模式。測試器與待測電路間的中間掃描路徑對施加的任何激勵模式沒有回應模式，將產生待測電路所需的剩餘激勵模式〇圖9顯示與圖3相同的電路，但圓9的掃描路徑是2位元。圖9的電路將利用圖3與圖4來說明本發明在具有不等長掃描路徑的電路上如何運作。例3還是說明連接到測試器的三個電路Ci、以與㈡，如圖5所示。C1具有2位元的掃描路徑，C2具有3-位元的掃描路徑，C3具有2位元的掃描路徑。ci、C2與C3的表顯示掃描 -17- 本纸張尺度賴<CNSM伐格d397公£7 ί請先閱讀背面之注意事項再填寫本頁) ^----- ! -I t---------Μ 經濟部智慧財產局員消 f 合作杜印 η 經濟部智慧財產局員工消費合作社印*'!农 42184 5 A7 B7 五、發明說明（山）測試期間每一個電路的組合邏輯的激勵與回應反應。測試開始時，測試器輸出控制將所有電路的掃描路徑重置到第一初始目前狀態，如例2中所述。接著’測試器做四次捕捉與2位元位移動作(CP卜4及SfU-4)以測試ci，如例2中所述。SH4結束時，C2已測試了 8個3-位元激勵模式中的4個，即 (000,010,100, 111)，C3也已測試了4個2位元激勵模式中的 3個，即（00, 01，111)。在第四次位移動作(SH4)後’C1的測試完成並被旁通，如例2中所述。同樣地’在SH4後’由於C2的掃描路徑是3-位元’因此測試器要從2位元的位移動作調整到3-位元的位移動作以測試C2。為完作C2的測試，測試器要做四次捕捉與3-位元位移動作（CP5-8及SH5-8)。CP5與SH5測試C2與C3 在SH4結束後分別留在C2與C3掃描路徑中先前測試的〇〇〇與〇〇激勵模式。SH5也將所剩的四個C2激勵模式中的第一個 (001)載入C2的3-位元掃描路徑，它的回應在CP6時被捕捉。CP7-9與SH6-9測試C2所剩的三個C2激勵模式 (011,101,110)。在CP8與SH8期間，C3所剩的2位元激勵模式（10)被CP7與SH7期間從C2所輸出的回應測試，因此，在測試C1與C2的同時’ C3也完成測試。CP9載入C2對最後一個激勵模式（110)所做的最後回應。由於C3已完成測試，因此測試器不需要再旁通C2。接下來，在SH9期間，測試器將掃描動作調整到5個位元的長度，因此>(：2的最後回應可在SH9 動作期間被移出。很重要的一點需 Ί8- -----— — — — — — 裝 ----- 訂·！----線 t ' (請先閱讀背面之注意事項再填寫本頁} 本紙m〜/又避用f國围家標準（CNS)/y規格（2丨〇^297^57 421845 B7 五、發明說明) 注意，在SH9動作期間，C3掃描路徑的2位元内含狼重要 ’因為它包含了CP8與SH8動作期間C2對101激勵模式剩餘回應的捕捉與移出C2。，在頭一次的四次捕捉與2位元位移動作期間，3_位元掃描路徑的C2僅被從Cl(2位元）來的部分填滿，也僅部分騰空到C3(2位元）。此表示，C2從先前捕捉與位移動作來的3-位元回應模式中的一個位元仍留在C2的掃描路徑中，並可在C2的下一次捕捉與位移動作中重複使用，成為激勵模式中的一部分。C2下一次的3-位元激勵模式所使用的另外兩個位元’將由C1移入的2位元回應輸出提供。經濟部智慧財產局員工消費合作社印3 Γ 请先閱讀背面之注意事項再填寫本頁} 一般來說，掃描路徑較短的前方電路將可以放大激勵模式的數量以輸入掃描路徑較長的下游電路。這是因為對兩者電路捕捉與位移動作的頻率，是由資料移入與移出掃描路徑較短之前方電路所需的時間決定。例如，例3的測試開始之時’對所有電路捕捉與位移動作的頻率是由前四次(SH1 _4)從測試器將激勵模式載入C1的2位元位移動作所設定。將激勵模式從C1載入C2及從C2載入C3的前四次2 位元位移動作也使用相同的捕捉與位移頻率。因此，為了使C2確實接收到它的前四個激勵模式，使用傳統的掃描測試需要四次3-位元的位移動作，而使用彎曲式掃描測試的觀念僅需四次2位元的位移動作。對頭四次位移動作而言，輸入C2的激勵模式包括C1回應的2個位元加上C2保留回應的1個位元。這是產生C2的第三個目前狀態(PS3)激勵模式100的例子。PS3 100是由CP2載入C1與C2之掃描路徑 -19- 本纸張兄度適用中國國家標準（CNS)A4規格（210 X 297公釐） 421845 五、發明說明（d) =與oil所產生’接著在哪期間位移掃描路徑兩次，以件到C2掃描路徑内的1Q0。盘所7^的料式掃㈣顺念測試電路C1、C2 t It時計數量是34。使用傳統掃描測試法測賴3的電路即如w所描述’需要64個測試時計。例4說明三個電·、C2與C3再次連接到測試器，如圖5所不。C1具有3-位元的掃描路徑，以與㈡則都為施凡的掃描難。電賴、C2與咖表巾騎在掃描測試期間，每-個電路的組合邏輯的激勵與回應反應。在測試開始時’測試1|輸出控制將所有電路的掃描路徑重置到第一次的目前狀態’如前例2中所描述。接著測試器做七次捕捉與3-位元位移動作(CP卜了 & SHM8)，以及一次捕捉與7位元位移動作㈣麵8)以測試C1，如前文對例2的描述。在tn、C2與C3的測試期間，藉來IC1的回應輸出，它們接收到所有它們需要的激勵模式。因此，當C1被測試時’ C2與G3也同樣被測試。由於在q被測試期間〔2 與C3也被測試，因此不需要旁通步驟。在cp8之後，執行 7位元位移動作的SH8期間，允許測試器從〇1、C2與(；3的掃描路徑中載出所有剩餘的賴以完成測試。在例4中顯示’使用彎曲式掃描測試的觀念測試電路 Cl、C2與C3所需的測試時計數量為36，使用如例1中所描述的傳統掃描測試法則需要64個測試時計。圖10所顯示的電路除了輸出（3)比輸入(2)多外，其它部分與圖3所描述的電路相同。由於輸出的數量比輸入多 -20 - 本紙張又度適用中關家標羊（CNS)A4_規格（210 X 297公if 裝--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) A7 421845 五、發明說明（，額外的輪出必須增加一個掃描單元，如此，在掃描測試期間它的回應才能被捕捉與移出。在習知技術的結構中，增加的掃描單元(C)是連接到組合邏輯的F輸出，如圖11中所示。在傳統掃描測試期間，掃描單元c的作用是捕捉F 輸出與移輪出資料。有一點很重要必須注意，在圖1〇電路的傳統掃描測試中，移入掃描單元(C)的資料是無關緊要的資料’因為該資料不提供組合邏輯激勵輸入。圖12顯示如何修改圖1〇的電路以支援彎曲式掃描測試構想。所需的修改是習知技術中連接到F的掃描單元((：)以資料加總單元(DSC)取代，如圖13所示。彎曲式掃描測試構想的要求是，所增加的掃描單元只捕捉回應資料，如圖 12所顯示的掃描單元(〇，在捕捉動作期間，它們的目前狀態資料與它們捕捉到的資料相加並一同載入。按此方法，在捕捉動作期間，移入掃描單元的回應資料不會遺失。在圖13中’資料加總單元包括3輸入的多工器、閘及FF。多工器是由選擇信號⑻所控制，以允許臟的輸出、正常的捕捉輸入（lnput)、或串列輸入⑶)搞合到卯。在傳統的掃描測試期間，在做捕捉動作時，多工器將 Input耦合到FF，在做位移動作時，多工器將si耦合到，正如圖11的掃描單元。在彎曲式掃描測試期間’在做捕捉動作時，多工器將XOR的輸出耗合到FF，以取代傳統的I叩ut。XOR的輸出代表I叩ut資料與吓的目前狀態資料相加。將I叩ut資料與FF的目前狀態資料相加的理由是，FF 潛在地包含從則一個電路移入的回應資料，在圖12中並未 -21 - 本紙張&度適用中國國家標準（CNS>/\4規格（210 X 297公楚） flf先閱讀背面之注意事項再填寫本頁) ^i!^. —--— |!-線' 經濟部智慧財產局員工消費合作社印3^ 經濟部智慧財產局員工消費合作社印製 42184 5 A7 B7 五、發明説明) 做為激勵。在FF中的回應資料位元不能被捕捉動作遣失，即如圖11的傳統掃描單元所為。如果回應資料被捕捉動作遺失(被覆寫），那麼以回應資料位，元做為下游電路之激勵的效果將無法為測試器所見。因此，在捕捉動作期間，必須將回應資料保存在FF中，並與Input資料相加，且於捕捉期間，將該相加的資料儲存在FF中。由於FF資料沒有遺失，因此符合前述彎曲式掃描測試構想的要求。例如顯示利用彎曲式掃描測試構想測試兩個電路C1 與C2。C1是圖3中所示的電路，具有3-位元的掃描路徑。 C2是圖12所示的電路，它具有一耦合到組合邏輯F輸出的資料加總單元(DSC)。C1的目前狀態與次一狀態的表如前所描述e C2的目前狀態與次一狀態的表顯示組合邏輯的f 輸出與掃描單元C(DSC)的目前狀態相加。檢視圖12可看出’組合邏輯僅回應來自掃描單元A與B的激勵。檢視C2 的表可看出；（1)對〇〇x的PS ABC，DEF的輸出為〇1〇，⑵ 對〇lx的PS ABC ’ DEF的輸出為 100，（3)對 1〇χ的PS ABC ’ DEF的輸出為110 ’以及(4)對llx的PS ABC，DEF的輸出為000。再次檢視C表可看出’當F=〇且PS 〇0時，NS 00 ’以及’當F=0且PS ΟΙ時’ NS C=1。此證明輸出ρ與ρ$ 資料在掃描單元C中XOR。在例5中，C1與C2所進行的彎曲式掃描測試與前所描述的相同。例5的重要性是在捕捉動作期間，來自ci的回應資料移入C2的掃描單元C中沒有遺失。在每一個捕捉動作期間’來自C1之掃描單元C内的回應資料與來自¢2組合 -22- 本紙張尺度適用申國围家標準（CNS)A4規格（210 X 297公釐） -----------I! 裝--------訂-------線- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印S4" 421845 B；五、發明說明（）\ ) 邏輯的回應輸出F相加，且該相加的信號被移出到測試器供檢查。按此方法’如果C1或C2有錯誤的回應位元，它會被測试器镇測到。在ci與C2中也可能發，生雙重錯誤，以致於兩個錯誤相加卻顯示正確的回應。例如，如果從Q來的正確回應1與從C2來的正確回應〇相加，最後輸出到測試器的結果是1。此稱為al iasing，在習知的測試技術中即為吾人所熟知’特別是在使用信號分析法的測試中會發生。類似的aliasing很罕見，但還是有可能發生。圖14顯示的可掃描測試電路有3個輸入與2個輸出。輸出D與E分別回授到掃描單元t•掃描單元提供激勵給電路的組合邏輯，並從組合邏輯捕捉回應。掃描單元c 僅&供激勵給電路的組合邏輯。掃描單元C的優點是在捕捉動作期間保持資料的移入。如果資料被保持，它就可輸出給測試器，或當為下游電路的激勵資料再使用。一般來說，傳統的掃描單元從電路的輸入捕捉資料進入圖的掃描單元C’該資料可以是未知的資料種較佳的掃描單元稱為資料保存單元(DRC) ’如圖14中所示，其設計如圖15所示。資料保存單元只於捕捉動作期間捕捉砰的目前狀態資料，它允許將資料供應給測試器，或當為下游電路的激勵資料再使用》例6簡單顯示一個與圖3類似的電路C1，一個與圖14類似的電路C2,並有一個用以保持資料的掃描單元c，如圖15 所不《該電路使用前述的彎曲式掃描測試構想測試。例6 中的重點是，在捕捉動作期間，要被移出到測試器的 -23- 本紙張尺度適用中國國家標準（CNS)/V1規格（2】〇χ 297公釐） ----11------ - 1--I---— I---111 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 421845_ ；；__ 五、發明說明（>v)

Cl回應資料被保留移入C2的掃描單元〇藉將資料保留在知描单元C ’使測試器能有較佳的能力診斷失效。例如，如果C2輸出的是失效回應，導致失蟓的原因可能：（1)C2 的组合邏輯損壞’（2)從ci到C2掃描單元C的激勵輸入不正確’或（3)C2的組合邏輯損壞且從cl到C2掃描單元C的激勵輸入不正確。如果掃描單元C内含的資料被保留，那麼測試器即可診斷此狀況，以決定何者損壞。例7顯示彎曲式掃描測試構想的理想狀況。在例7令，有N個圖3中所示的電路串連在同一掃描路徑上，由圖5所示的測試器操作。在此理想狀況中，每一個前方電路所產生的回應輸出，都符合下游電路所需的激勵輸入。在本例中，所有的電路都相同，如目前狀態表與次一狀態表中所示。不過，它們並不一定需要相同，但就理想狀況而言，以符合上述陳述為佳，再重複一次“前方電路所產生的輸出回應，必須符合後方電路所需的激勵”。前方電路所產生的輸出回應可以多於後方電路所需的激勵仍符合上述要求，但不可少。同樣地，前方與後方電路的掃描路徑長度可以不同，仍符合上述陳述。在例7中可看出，第一個C1被測試時，C1後方的所有電路都被測試。最後的位移動作(SH8)是用來將剩餘的掃描路徑回應載出到測試器》此舉大幅縮短了測試時間，特別是對1C與系統的製造而言。因為測試則固電路所需的時間，等於測試一個電路的時間加上從N個電路移出剩餘回應所需的時間。該N個電路可以是晶片、晶圓、ic、電路 -24- ** 本紙張^關家標準（CNS)A4規格（210 X 297 ------ (請先閱讀背面之注意事項再填寫本頁) 裝---1----訂-----I---線- 42 1845 五、發明說明（) 要元需任何數量的激勵模式。如果以疋任何長度，或徑長度都為L,它們的激勵模式數量都為且描路描，測試_相：： ^路(及其細，魏)所需_ 出剩下N，電路的掃描路徑所需的 = 掃t法測咖相同電路所需的測^為意事項再填寫本頁 P(C+NL)。當L與P很大時，計算試時計:勝以時料_-1) ’㈣統掃描測

Case 1 · L=2000 » ρ=ι〇〇〇 , N==1 a-〇11tW〇i =L(P+N~1)= 2000(1000+ ?&試時計 =LPN = 2000X1000X1 = 烴濟部智慧財產局具工消費合作杜印¾

Case 2 :L=2000 ， p=1〇〇〇， N=1〇〇 HI*踅描測試時計_(1_+ αθθ-l» = 2,198,000 2¾測試時計 =LPN = 2000X1000X100 = Case 3 ·· L=2_ ’ p=1麵，N=1_ -25- 本纸張尺度適用中_家鮮（CNShVllii^T^·^

421845 五、發明說明（>今） (¾¾)描⑽、1 > 2_(_ =LPN = 2000><i〇〇〇xi〇〇〇

Casein 試時咖咖』絲、，傳統掃描測，傳= ㈣99.8毫秒回應=理4電路卜，已測試的前方電路所提供的㈣只能部分減少後方電路所需的激勵，即靖，減，數⑻表示，料式掃描測試構想所需的測試時計大約為：測試時計=Ρ】(叫)+RP2(C+L2)+RP3(C+l3)+ +RPn (C + Ln) ............ 對較大的Pw與Lh而言，方程式可簡化為：測試時計=PA+RP^+RP^.......+rpnln 如果每個電路的％縮減因數⑻是常數，例如每次前方電路的測試結束’所有後方電路所需賴外激勵可減少的R為50%，則：測試時=Pl=S?1/4(P3L3))+1/8(P3L3)H. -26- 本纸張又度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-----1--訂·--------線經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 42^B45 五、發明說明（？< ) 如果所有的〜與L都相同，則；

測試時計=P1 I , N (1+1/2+1/4+1/8+......+1/2 )

Case 4 ： L=2〇〇n , ^ p，〇，㈣ =抑插測試時計=PL(l+l/2) = 3,000,000 傳統掃㈣試時計=pL⑵=4，_，咖

Case5：L=2〇〇〇)p=1〇〇〇>N=5 掃插測試時計=PLC1+1/2+1/4+1/8 +1/16) " 3,875,000 試時計 = LP(5) = 2000x 1000x5 =

Case 6 ; L=20〇〇，p=1 咖，N=1〇〇 H 泰F描測試時=PU1+1/2+1/4+1/8+….. 十丄"）=<4, 000,000 掃描測試時計=LP(5) = 2000X1000 x 1000 = 200,000,000 Case 7 : L=2000，p=1_，N=1_ 擎描測試時二 PLC1+1/2+1/4+1/8+….. +1/2 ) - <4, 000, 000 傳統掃描測試時計=LP(5) = 2000X 1000 X 10000 = 2,000,000,000 比較Case 2與CaSe 6(Ν=1〇〇)及Case 3與Case 7(N=H)00) 可看出’只要非理想⑶肪的％縮減因數1!保持在50%，理想與非理想彎曲式掃描測試間的測試時計數量只有些許差異。 -27- 本紙張义度適用中國國家標準（CNS)/M規格（2Κ)χ 297公餐） ------^----- I ----111 ^ ---I---- (請先閱讀背面之注意事項再填寫本頁) A7 421845 五、發明說明（>) 圖16到18說明如何在主輸入與輸出（邊界）具有可掃描的邊界單元(BC)的電路中實施彎曲式掃描測試構想。邊界掃描單元的測試已為吾人所熟知。與先前描述的圖3 有關。圖17與先前描述的圖12有關。圖18與先前描述的圖 14有關。 ^在有邊界單元的電路中使用彎曲式掃描測試構想，其狄汁與現今使用的傳統邊界單元的設計不同。圖16、丨7、 18的資料捕捉邊界單元(DCBC)與先前圖3與4A中所描述的資料捕捉單元有關。圖Π的資料加總邊界單元(DSBC) 與先前圓12與13的資料加總單元DSC相關。圖18的資料保存邊界單元(DRBC)與先前圖14與15中描述的資料保持單元(DRC)相關》 DCBC與DRBC的設計範例分別見圖19與20。DSBC與 DRBC的設計範例見圖2卜圖21A顯示如何實現DCBC， DRBC與DSBC。節點 191、193、195、197、及 199的連接如圖中所示。在虛線中的Bc是傳統結構，但所說明的節點連接到代表實現本發明之DCBC、DRBC、及DSBC的部分。圖22說明如何使用彎曲式掃描測試構想測試iC或晶片中的多電路C1-CN。圖22中的每一個電路1-N可與先前於圖3、12、14及16-18中所描述的電路相同。圖22中也顯示 ’彎曲式掃描測試期間可從傳統的IEEE 1149.1標準測試存取埠（TAP)接收控制，TAP連接IC/晶片與外部的測試器。另一方面’ IC/晶片可直接從測試器接收控制，或經由 -28- 本紙張&度適用中國囤家標準（CNS)A4規格（210 X 297公笼） (請先閱讀背面之注意事項再填寫本頁) 裝-----訂-------1·線經濟部智慧財產局員工消費合作社印製 42184 5 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（/| )不同於IEEE 1149.1 TAP的測試埤·接收。圖23說明如何使用彎曲式掃描測試構想測試電路板 (board)上的多ICS Μ，或同樣地，在多晶片模組(懸) 基材上的多晶片1-Ν。圖23中的每一個ic/晶片都與圓22 中所描述的IC/晶片相同❶電路板/mcm的每一個ic/晶片介接到連接於電路板/MCM的外部測試器。圏24說明如何使用彎曲式掃描測試構想測試電路盒 (box)中的多電路板(BD)。圖24中的每一個電路板!_N都^ 前圖23中所描述的電路板相同。電路盒中的每一片電路板都介接到連接於電路盒/電路板的外部測試器。圖25說明如何使用彎曲式掃描測試構想測試系統中的多電路盒(BX)卜N。圖25中的每一個電路板卜n都與前圖24 中所描述的電路盒相同。系統中的每一個電路盒都介接到連接於系統的外部測試器。圖26說明如何使用彎曲式掃描測試構想測試晶圓上的晶片。圖26中的每一個晶片都與前圖22中所描述的晶片相同。如圖27所見，晶圓上的每一個晶片都有ieEE 1149.1 的測試資料輸入（TDI)、測試資料輸出（TD0)、測試時計 (TCIQ、測試模式選擇(TMS)、及測試重置(TRST)接墊連接。亦如圖26所示’所有的晶片都經由它們的TDI與TD0 接墊串連於晶圓的TDI輸入與TD0輸出之間。此外，所有晶片的TMS、TCK、及TRST接墊都與晶圓的TMS、TCK 、及TRST輸入並聯。施加電力於晶圓並執行所有晶片的彎曲式掃描測試，藉測試器探查晶圓的TDI、TD0、TMS -29- -------------I^!—^·!---線 {請先閱讀背面之注意事項再填寫本頁) 本紙張义度適用中S國家標準（CNSM4規格（210x297公釐） 421845 AT B7 經濟部智慧財產局員工消費合作社印*''r' 五、發明說明（）、TCK、及TRST晶圓測試點’即能以極快的速度測試晶圓上的所有晶片。同樣地，由於彎曲式掃描測試旁通已測試過的電路，並使它們的掃描路徑保持靜態，因此，在彎曲式掃描測試期間所產生的熱很少。例如，在彎曲式掃描測試開始時，所有晶片的掃描路徑都被活化並產生熱。當第一個晶片完成測試並凍結它的掃描路徑，於是它開始冷卻。同樣地，其它電路在完成測試後它們的掃描路徑也一一被凍結，並開始冷卻。同樣地，彎曲式掃描測試的速度也避免電路被活化太久致因熱遭損壞。圖28說明如何利用彎曲式掃描測試構想測試一批中的許多晶圓。圖28中的每一片晶圓卜n都可與前文中圖26與 27中所描述的晶圓相同。一批中的每一片晶圓都介接到外部測試器》圖29說明如何利用彎曲式掃描測試構想測試多批晶圓 1-N。圖29中的每一批1-N都與前圖28中所描述的該批相同。每批都介接到外部測試器。圖30說明在電路掃描路徑的串列輸入與串列輸出使用傳統的信號分析器（SAR)藉以消除前所提及與圖12、13之資料加總單元有關的aliasing可能性的一種方法。如早先所提及，在使用本發明時，如果第一個錯誤的回應位元被移入資料加總單元，且在捕捉動作期間第二個錯誤的回應位元與第一個錯誤的回應位元相加，就會發生aliasing。在使用信號分析的測試中，X〇r閘被廣泛使用’如果輪入是10或01 ’它輸出1，或者’如果輸入是11或〇〇，它輸 -30- 本紙張尺度迓用中®國家標準（CNS)A4規格（210 X 297公釐） ------1 — I--- 裝·!—訂i ! 1--•線， (請先閱讀背面之注意事項再填寫本頁) 421845 A7 B7 經濟部智慧財產局員工湞費合作社印5我五、發明說明（β) 出0 ’這就是aliasing問題的根源。在電路的掃描路徑的第一個單元的串列輸入安排一個輪入信號分析器，在電路的掃描路徑的最後一個單元的串列輪出安排一個輸出信號分析裔’即此偵測使用DSC與DSBC期間所發生的aliasing。在圖30中可看出，在每一個位移時計期間，輸入與輸出信號分析器收集信號。如果在彎曲式掃描測試期間，有錯誤的位元移入電路’輸入信號就會與預期信號不同。如果在彎曲式掃描測試期間，有錯誤的位元移出電路，輸出信號就會與預期信號不同《於彎曲式掃描測試結束時，藉從每個電路移出輸入與輸出信號，測試器就能比較每一個電路的輸入與輸出信號，檢查從電路接收的回應資料中是否有aliasing發生。如果測試器發現回應資料正確且信號也正確，該測試即有效。如果測試器發現回應資料正確但信號不正確，該測試即無效。此信號對協助測試器辨識那一個電路首先出錯也非常有用。例如’如果100個電路被測試且錯誤是從第50個電路輸出’測試器可辨識第50個電路的輸出信號錯誤，並直接到造成其它50個電路失效的電路。一旦第50個電路修復，測試就會重複’以檢查後方的5〇個電路是否有任何電路失效’因為第50個電路的失效而使得先前的測試對它們不具義意。掃描路徑中串連的電路愈多，就會使得彎曲式掃描測試構想在節省測試時間方面愈來愈有效率^傳統掃描測試反過來說也正確’亦即，串連的電路愈多，傳統的掃描測 -31- ί請先閲讀背面之注意事項再填寫本頁) 本紙張又度適用中國國未標準（CNS)A4規格（21〇 X 297公餐） 42184 5 A7 B7 經濟部智慧財產局員工消費合作枉印5衣五、發明說明（妒）試就變的愈無效率。圓23-29關子是使用f曲式掃插測試電路板、電路盒、系統、晶圓、批、以及批群，這些例子^出’生產此類型電子產品的公司，如何利用本發明的助益，更寬廣且標準化地將本發明應制每—個製造層次。同時’本發明的優點是，在公司的每―個製造層次，從晶片測試到飛彈測試，都可以使用同一種簡單的測試器。雖然本揭示是將所有電路當成是在同—絲描路徑處理，如果使用平行的掃描路徑測試電路，也使用彎曲式掃描測試構想’所節省的時間將會更多。在圊26-29中所描述的掃描測試是測試晶圓上之晶片的内部電路。不過’完整的晶圓測試還需要測試晶月的輸入與輸出缓衝器電路。傳統的晶圓測試使用機械式探棒接觸晶片接塾以允許測試器輸入與輸出測試模式。由於傳統晶圓測試的輸入與輪出測試模式是經過功能墊，當測試内部電路時’輸入與輪出緩衝器也被測試。不過，在使用掃描測試晶圓上的晶片時’測試模式是從•^丨與叮^測試接塾輸入與輸出内部電路。因此，當使用掃描方法測試晶圓上的晶片時’功能墊與相關的輸入/輸出缓衝器沒有被測試。因此’需要一種測試輸入/輸出緩衝器參數性與功能性的方法，但不需要使用探棒接觸接墊。本發明提供此類的緩衝器測試，並可測試靜電放電保護電路以及接墊匯流排保持器，且不需接觸接墊。圖31的範例說明與圖26相同的晶圓，但多了匯流310 、311，以及在315的測試接墊，供輸入新的測試信號TSA -32- (請先閱讀背面之注音Ϊ事項再填寫本頁) 裝i ---- 訂 ---------線本紙張K度適用中园囷家標準（CNS)A4規格（21〇 297公釐） 137 137 經濟部智慧財產局員工消費合作社印製 421845 五、發明說明（d) 、TSB及TSO圖32的範例說明與圖27相同的晶片，但在312 增加了晶片接墊，連接到TSA、TSB及TSC晶圓匯流導體311 。在圖31與32所示的安排令，所有的晶片接墊312都可從位於315的共用TAS-C晶圓測試接墊經過晶圓匯流導體311存取。當然，其它方式的存取安排也可使用。例如’每一列的晶片都可有自己的TMS、TCK、TDI、TDO 、TRST、TAS、TSB與TSC測試接墊信號、電力以及接地，如 313處的虛線方塊所示的區域將晶圓的晶片割分成獨立的群組(在本例中為列），允許同時與平行掃描，且以群組的方式測試每一個晶片的緩衝器，如此可節省整體的測試時間。圖33的範例顯示傳統的IEEESTD 11491掃描單元，具有捕捉位移(CS)與更新(U)記憶體。更新記憶體的輸出傳統上是用來控制具有兩個端點的開關，如傳輸閘，以使它的兩個端點（1&2)連接或切斷。圖34的範例顯示341的安排’連接到掃插路徑中的包括雙態數位輸出緩衝龍〇、ESD保護電路、傳統二邊界掃描電路、以及四個圖33的可掃描開關⑻。第—個開關連接: 邊界掃描電路與輸出緩衝器的輸入之間，第二開接於輸出緩衝器的輸入與TSA節點之間，第三與第四亲，於輸出緩衝器的輸出與TSB及TSC節點之間。工作二’— 衝器從核心電路接收一資料信號，經過邊界掃推路緩輸出一放大的資料信號到晶片接墊。緩衝器連^ 二並準的電壓⑽及低位準的電壓㈤，它定義緩衝二= -33- 本紙張以棚干$@家鮮fNS)A4規格 -----------I I . --1--I--^ --------- ^ . ' <請先閱讀背面之注意事項再填寫本頁) 42^845 A7

五、發明說明UW 電麼切換範圍。無負载的輪出缓衝器可能輸出完全雜及 VI位準。不過’由於輸出緩衝器内部的高及低驅動電晶體電阻的關係’有負载的輸域衝ϋ的輸出位準將低於Vh及超過VI。ESD電路位於輸出緩衝器與兩平行開關之間。 I 輸出缓衝器可以傳統的方法測試，從邊界掃描電路輸出=試資料輸入輸出緩衝器，接著從緩衝器的輸出捕捉輸出=料送回邊界掃描電路。雖然邊界掃描電路可以測試緩衝器的邏輯動作’但它無法測試與輸出緩衝器有關的其它電氣特性’例如：⑴緩衝器的高與低驅動強度，⑵可能發生於緩衝器内的電驗準轉換（即5伏到3伏或3伏到5伏) (3)經過級衝器的傳播延遲，及電路。圖35的範例與圖34相同，圖中所示的351配置包括3級的輸出緩衝器350,它具有一關閉狀態，在此狀態時它的輪出與驅動接墊切斷，它還有一傳統的匯流排保持器 (holderXM)電路，用以使接健持在先前緩衝器被切斷時的最後驅動邏輯狀態。一啟動(Ena)控制信號從核心通過邊界掃描電路以啟動或關閉緩衝器的輸出。緩衝器的測試與圖34所描述的相同，藉邊界掃描電路啟動緩衝器並輸出測試資料到緩衝器的輸入’並在緩衝器的輪出捕捉結果。雖然邊界掃描可以測試啟動緩衝器從！到〇的邏輯的正確性 ’但邊界掃描不能測試在切斷狀態時緩衝器的輸出，特別是如果匯流排保持器在作用時。圖35中所示的開關與^^^ C的連接’提供了以上所列圖34中的（1)-(4)項測試，再加上它所提供的額外測試（5)偵測缓衝器的輪出是否確實關本紙狀度適用Τϋ家料（CNS⑷賴⑵G x 297公 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 421845 A7 經濟部智慧財產局員工消费合作社印*'< ___B7_________ 五、發明說明（θ) 閉，以及（6)測試匯流排保持器的動作。圖36的範例與圖34與35相同，但與輸入緩衝器有關。配置361包括一開關S連接於TAS節點與輸入缓衝器360的輸出之間，另外兩個開關分別連接於輸入緩衝器的輸入與TSB 及TSC之間。輸入缓衝器輸入端上的開關連接到ESD電路與接墊之間。這些開關提供輸入緩衝器以下的測試：（1)測試輸入緩衝器的邏輯動作，（2)測試輸入缓衝器的範園，（3) 測試缓衝器的遲滯，（4)測試輸入電壓的轉換（即3伏到5伏或5伏到3伏），（5)測試匯流排保持器的動作，以及(6)測試 ESD電路。圖37的範例與具有輸入與輸出緩衝器兩者的雙向接墊 (例如I/O)有關。配置371包括第一開關連接於輸入緩衝器 360的輸出與TSA節點之間，第二開關連接於輸出緩衝器350 與TSA節點之間，第三開關連接於邊界掃描電路的輸出與輸出缓衝器的輸入之間，第四與第五開關分別連接於接墊導線370與TSB及TSC節點之間。雙向緩衝器的功能性動作可使用邊界掃描進行測試，分別經由（1)啟動輸出緩衝器，（2) 輪出測試信號給輸出緩衝器的輸入，以及（3)讀取從輸入緩衝器的輸出回來的信號》開關S提供先前圖34與35之輸出緩衝器及圖36之輸入緩衝器有關的所有測試》測試輸入與輸出緩衝器時，連接到接墊導線上的開關被共用β 在正常功能模式時，圖34-37中所示的TSA-C開關全部開路’而邊界掃描電路與輸出缓衝器間的開關閉路。當輸出緩衝器被測試時’ TSA-C開關全部閉路，邊界掃描電路與 -35- -------------- .!!1 訂-lil—ι . (請先間讀背面之注意事項再填寫本頁) 本纸張Κ度適用t國國家標準（CNS)A4規格（210 X 297公釐） 421845

五、發明說明（_) ~-- 測試=衝H入間的開關開路。同樣地，當輸入緩衡器被，允許各卿Γ關全部閉路。制如_巾所㈣開關時門、擇開關疋關或開。例如’在正常功能模式期出作關二任何一個或多個TSA—c開關’以監視輸入或輸二〜、功能。在另外—個例子中，可以打開邊界掃描電正ί輸出緩衝器間的開關’並關閉TSA開關，以允許在晶片吊作業_ ’注人—個從輸出緩衝器輸出的信號。如果不需要此類開關的彈性控制，如圖33所示的單捕 =位移更新掃描單元即可將㈣更新輸㈣合到隨—加 „的所有開關330 ’控制所有開關的開路或閉路狀態。如果單捕捉位移更新掃描單元用於圖36的輸入緩衝器，它的更新輸出被用於(1〕打開所有TSA-C開關並關閉邊界掃描電路與緩衝器間的開關，⑵關閉所有TSA-C開關並打開邊界掃描電路與緩衝器間的開關。在圖37的雙向缓衝器中第一個捕捉位移更新掃描單元用來關閉或打開TSA開關372，與 TSB及TSC開關’同肖第二個捕捉位移更新掃描單元用來打開或關閉邊界掃描電路與輸出緩衝器間的開關，並適當地關閉或打開TSA開關373與TSB及TSC開關。第一及第二捕捉位移更新掃描單元邏輯地產生控制信號以打開/關閉TSB及 TSC開關》圖38的範例顯示圖34_37的所有TAS節點如何在一晶片上匯流在一起，並經過圖33的開關連接到晶片位於312上的 TSA接墊。同樣地，圖34-37的所有TAB與TSC節點也在一晶片上匯流在一起，並經過各自的開關，連接到晶>{位於312 -36- 本纸狀料时家^F(CNS)A.r規格（210 X 297公爱） -----I — ---I— * — — — — — ^ ·111!111« I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 42184 5 A7 _ B7____ 五、發明說明（<) 上的TAB與TSC接塾。圖中虛線顯示其它的緩衝器連接到TSA 、TAB及TSC匯流路徑。一個串連的掃描路徑319路經每一個緩衝器的開關，於測試期間，TSA-C接墊開關及邊界掃描電路提供關閉或打開每一個緩衝器之開關所需的控制。例如，第一個掃描動作可以是執行關閉輸入緩衝器的開關，且 TSA-C接墊開關允許連接到TSA-C接墊的測試器經由它的相關TSA-C節點進入並測試輸入緩衝器^輸入緩衝器被測試後，執行第二掃描動作，打開輸入緩衝器開關，保持TSA气接墊開關關閉，並架構輸出緩衝器開關以允許測試器進入並測試輸出緩衝器。同樣地，接下來的掃描動作可用來進入並測試晶片上剩下來的緩衝器。在3態與雙向緩;^器的例子中，邊界掃描電路被掃描控制以輸出所需的啟動控制給緩衝器，以允許測試在啟動及關閉狀態中的緩衝器。 IEEE標準1149.4需要圖34-37的TSB與TSC開關，以及 TSB與TSC接墊、接墊開關與圖38的匯流路徑。U49.4架構的這些部分可以用來實行本發明。如果IEEE標準1149 4的架構可為本發明所用’那麼測試電路的耗用（〇verhead)可以減少到只需兩個開關（一個供TSA)連接到輸出緩衝器的輸入’開關連接到輸入緩衝器的輸出、TSA接塾、接塾開關與匯流路徑。圖39Α的範例顯示如何使用本發明3級輸出緩衝器的無探針測試。雖然本例是使用3級的輸出緩衝器，但必須瞭解的是，2級輸出緩衝器也可以相同的方法測試，除非2級輸出緩衝器不需要輸出切斷（即高阻抗）測試。由測試器提供 -37- 本紙張&度遶用中國國家標準（CNSM4規格（2i〇 κ 297公餐） (請先閱讀背面之注意事項再填寫本f' j 裝！ —---訂*丨！丨！ I ·線_ 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 421845 A7 -- -——_B7____ 五、發明說明（測試存取給晶片，經由晶片的TSA-C接墊與IEEE標準1149.4 的掃描介面接墊(TCK、TMS、TDI、TDO)接觸晶片。為避免圖面複雜’測試器的串列介面僅顯示婦描測試資料輸入 (TDI)與掃描測試資料輸出（TD〇)端點。雖然僅顯示一個配置351以及與它相關的邊界掃描電路，但必須瞭解的是，晶片的内掃描路徑391應通過晶片内其它的配置351、341、361 、與371 ’以及與它們有關的邊界掃描電路（見圖38)β同樣地’外部掃描路徑393可通過其它連接於測試器與該用以舉例說明之晶片間的其它晶片》在圖39Α的範例十，測試器包括傳統的掃描介面供控制掃描動作’信號產生器供產生DC與AC測試信號，電壓表用以量測DC與AC電壓’第一開關電路(Sffi)將測試器的TSA或 TSB端點連接到電壓表或信號產生器，第二開關電路(观2) 經過已知的電阻器R將測試器的TSC端點連接到可程式的電壓源(Vp)以及一傳統的測試控制電腦，用以控制測試器的所有動作。如前所述，使用邊界掃描可測試正確的邏輯動作。不過，由於緩衝器輸出沒有像使用傳統探針測試般地有負載，因此，邊界掃描測試無法測試緩衝器的高與低驅動電晶體的強度。在圖39A中，TSC緩衝器及接墊開關392、394的“ 開”電阻應該設計的較低，因為本發明使用TSC路徑提供負載給輸出緩衝器。TAS與TSB路徑中的其它開關可以有較高的“開”電陴’因為本發明用這些路徑輸入信號給及/或監視來自缓衝器的信號β -38 - 紗張尺度中關家標格⑵G χ 297公爱)"" —_ -- — 1!!! I _!t·! {請先閱璜背面之注意事項再填寫本頁} 經濟部智慧財屋局員工消費合作社印製 421845 五、發明說明（V]) 參考圖39A’使用本發明測試輸出緩衝器的驅動強度，要執行的掃描動作有（1)經由邊界掃描電路的Ena信號啟動輸出缓衝器’（2)打開邊界掃描電路與輸出緩衝器間的開關，以及（3)關閉所有TSA-C緩衝器與接墊開關。在掃描動作結束後，測武器經過SW1構成一連接，以允許信號產生器的信號經過TSA緩衝器與接墊開關輸入輸出緩衝器的輪入。測試器也經過SW1構成另一連接，以允許電壓計監測經由緩衝器與接墊開關的緩衝器輸出β測試器從信號產生器輸入的信號，經過TSA路徑，致使緩衝器輸出高輸出，並經由 TSB路徑使用電壓計量測此輸出值。由於緩衝器的輸出沒有負載(SW2開路）’量測到的值(vmh)應該等於緩衝器（如果是 CMOS)的高位準raii電壓(vh)’或稍低於高位準的rail電壓 (例如雙極）。接下來’測試器經過TSA路徑輸入一信號致使從緩衝器輸出低輸出，並以電壓計經過TSB路徑量測此值。再次’由於緩衝器的輸出沒有負載⑽2打開），因此，量測值Vmh應該等於（CMOS)或稍低於（雙極）缓衝器的低位準 rail電壓（VI)。需注意的是，在前述的無負載測試期間，TSC開關應保持開路，如果將其關閉，將致使緩衝器輸出感受到一不欲見的電容性負載。連同TAS與TSB開關一起關閉的優點是，免去為了以下所述的負載測試做準備所必須執行的其它掃描動作。接下來，測試器從信號產生器經由TSA路徑輸入一信號 ’以使緩衝器輸出一高位準電壓。測試器在Vp上程式一個 -39- 本紙狀度賴中.規格⑽x 297公楚） . ---裝—--訂-------線〈靖先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 421845 A7 __ B7 五、發明說明（#) 電壓’它比緩衝器的無負載高位準輸出的電壓低，並經由兩個TSC開關、已知電阻器（R)、及SW2連接到緩衝器的輸出。程式的電壓Vp比緩衝器高位準輸出電壓低，致使電流從緩衝器經過電阻器R及TSC信號路徑流動。此TSC路徑的連接 ’是用來提供緩衝器輸出到Vp上的負載。例如’如果sw2 閉路電阻是0.1歐姆的繼電器，已知電阻器的電阻為1〇歐姆 ’ TSC接墊開關的電阻為50歐姆，TSC緩衝器開關的“開，，是 1〇〇歐姆，因此’測試緩衝器的高輸出驅動位準時，TSC路徑提供的負載低於200歐姆》接下來’測試器使用電壓計量測跨於已知電阻器r上的電壓（Vr)，以決定從緩衝器通過電阻器r流經TSC路徑的輸出電流Ic^接下來’測試器使用電壓計量測缓衝器經由Tsb 路徑輸出的電壓(Vo)。如同傳統測試中，電壓計具有高輸入阻抗，以防它們受電壓量測的影響，即，沒有明顯的電流流入或流出電壓計。藉前所量測得知緩衝器的無負載高電壓值Vmh，輸出緩衝器的高驅動電阻(Rh)可藉Vfflh與此間的差除以已決定的輸出電流1〇而決定，即 ’ Rh = (Vmh-Vo) / 1〇。為量測輸出緩衝器的低驅動電阻，測試器控制信號產生器在TSA路徑上輸入一信號，致使緩衝器輸出一低位準電壓。測試器在Vp處程式一比緩衝器的無負載低位準輪出電壓高的電壓’並構成緩衝器的輸出與兩個TSC開關、已知電阻器（R)及SW2間的連接。在Vp所程式的電壓比緩衝器的低輸出電壓高’致使電流從Vp經過TSC信號路徑流向緩衝器。 •40- 本纸張汶度適用中國國家標準（CNSM4規袼（210x297公爱） t--------- - I I I I I I I — — — — — — --·請先閱讀背面之注意事項再填寫本頁) 421845 A7 B7 經濟部智慧財產局員工消費合作社印w-fi 五、發明說明（#) 接下來，測試器量測跨於已知電阻器R上的電壓（Vr)，以決定到緩衝器的輸入電流Π。接下來，測試器量測緩衝器經過TSB路徑的電壓輸出（v〇) 〇藉前所量測所得知的緩衝器無負載低電壓值Vml ’輸出緩衝器的低驅動電阻(ri)，可藉Vml 與Vo間的差除以已決定的輸入電流η而決定，即，二 (Vo-Vml) / Π 。某些輸出缓衝器允許它們高及/或低輸出驅動強度可程式。此項能力為輸入到輸出緩衝器的驅動強度所控制 (DSC) ’在圖39A中以虛線顯示。DSC是來自1C核心内的暫存器或記憶體’並經過邊界掃描暫存器。另一方面，驅動強度控制可單獨來自邊界掃描暫存器〇儲存的驅動強度控制資料決定輸出緩衝器的高及/或低驅動強度。本發明可用來測試輸出緩衝器的各種驅動強度設定，藉從邊界掃描暫存器輸出一驅動強度設定給緩衝器，並為每一種可能的驅動強度設定’重複以上描述的高及低驅動強度測試（1〇及11 測試）。本發明也可用來測試緩衝器，它將接收到的輪入電壓位準，轉換成不同的電壓位準從它的輸出驅動。例如，圖 39A的輸出緩衝器可接收來自核心的信號，該信號在〇與3 伏間切換，並輸出到接墊一對應的信號，它在0到5伏間切為測試無負載的輸出緩衝器將輸入的第一種電壓變化信號轉換成第二種電壓變化的輸出信號的能力，需執行以下的掃描動作：（1)啟動緩衝器，（2)打開緩衝器與邊界掃 -41 - (請先閱讀背面之注意事項再填寫本頁) 裝----！|訂·！ _線本纸張反度適用中國國家標準<CNSM4規格（210*297公釐）絰濟部智慧財產局員工消費合作杜印41^ 42!845 五、發明說明（ψυ) 描電路間的開關，（3)關閉TSA-C路徑中緩衝器與測試器間的開關。接下來，SW2開，測試器設定第一種電壓變化的信號’經過信號產生器與TSA路徑輸入缉衝器的輸入，並經由 TSB路徑使用電壓計量測緩衝器的輸出回應，以決定緩衝器的輸出是否為預期間的電壓變化。為測試有負載的輸出缓衝器將第一種電壓變化的輸入信號轉換成第二種電壓變化的輸出信號的能力，除了將SW2 關閉以連接Vp經由TSC路徑在緩衝器的輸出提供一負載外 ’其餘的測試與前述相同。當緩衝器的輸出設定為high時，Vp被程式為較低的電壓以倣效一負載，它從緩衝器吸收電流。當緩衝器的輸出設定為low時，Vp被程式為較高的電壓以倣效一負載，它供應電流給緩衝器。每一次的有負載緩衝器的輸出狀態，電壓計經由TSB路徑量測緩衝器的輸出電壓。圖39A的輸出緩衝器的傳播延遲可被測試，步驟為啟動緩衝器（如果是3級的型式）、打開緩衝器與邊界掃描電路間的開關、接著經由TSA路徑將測試信號輸入緩衝器（開關關閉）、並經由TSB路徑（開關關閉）從緩衝器的輸出接收測試信號。測試期間，TSC路徑可在緩衝器的輸出信號上提供負載(SW2關閉）或不提供負載(SW2打開）。雖然這不是正確的傳播延遲測試，這是因為影響TSA與TSC路徑的負載是在信號上，但它的破顯示了經過緩衝器的傳播延遲。電腦的傳統功能即具有量測測試信號從信號產生器出發到電壓計接收之間的時間延遲的能力。 -42- 本纸張&度適用中國國家標苹（CNS)A4規格（210 X ------------ ------1--!! I i I ! I —^, I — I I I (請先閲讀背面之注意事項再填寫本頁) A7 421845 五、發明說明（ϋ/1) 圖39Β是圖39Α所使用的-種傳_式的咖電路，它包括兩個二極體，都連接到接塾導線，每一個各自連接到晶片所供應的正(V+)與負（V-)電壓。如果在接墊導線上的電塵增加到二極體的正向偏壓，連接於接整導線與v+間的二極體，將電流從接整導線導通到v+。同樣地，如果在接塾導線上的電壓減少到二極體的正向偏墨，連接於接塾導線與V-間的二極體，將電流從接墊導線導通到v_。二極體的作用如同鉗限接墊導線上的電壓，正不超過v+加上二極體的正向偏壓降，負也不超過V-減去二極體的正向偏壓降。線要測試接墊導線與V+間的二極體，測試器要切斷3級緩衝器的輸出，並關閉TSB與TSC路徑。接下來，測試器經由 TSC路徑與Vp，將遞增的電壓位準輸入到緩衝器的輸出，並經由TSB監視緩衝器的輸出電塵。只要二極體不在正向偏壓 ’ TSB上的電壓將等於TSC上的電壓。當TSC上輸出的電壓超過V+的量足以到二極體的正向偏壓，輸入到TSB的電壓將被鉗限在V+加上跨於二極體的正向偏壓降。增加Vp點的電壓 ’將使得跨於TSC路徑中的開關以及跨於R上的電壓降增加 ’原因是流過二極體到V+上的電流增加。不過，如果二極體作用正常，缓衝器輸出的電壓仍保持在V+加上二極體的電壓降。如果二極體損壞，在緩衝器輸出上的電壓將隨著 Vp點的電壓增加而增加。要測試接墊導線與V-間的二極體，測試器要切斷3級緩衝器的輸出，並關閉TSB與TSC路徑。接下來，測試器經由 TSC路徑與Vp’將遞減的電壓位準輸入到緩衝器的輸出，並 -43- 本紙張又度滷用中國國家標準（CNS)A4規格（2i〇x 297公爱 421845 A7 —----- B7 經濟邨智慧財產局員工消費合作社印製五、發明說明經由TSB監視緩衝器的輸出電壓。只要二極體不在正向偏壓 ’ TSB上的電壓將等於TSC上的電壓。當TSC上輸出的電壓低過V_的量足以到二極體的正向偏壓，輸入到TSB的電壓將被鉗限在v〜減去跨於二極體的正向偏壓降。Vp點的電壓遞減 ’將使得跨於TSC路徑中的開關以及跨於r上的電壓降增加，原因是從V-流過二極體的電流增加。不過，如果二極體作用正常，緩衝器輸出的電壓仍保持在^減去二極體的電壓降。如果一極體損壞，在緩衝器輸出上的電塵將隨著Vp 點的電壓降低而降低。如果圓39A中的緩衝器是2級緩衝器，TAS路徑應被關閉，以輸入信號致使緩衝器的輸出為high。接著，輸入到TSC 上的電壓從緩衝器的高位準輸出電壓開始增加到一位準，該位準應能正向偏壓介於接墊導線與”間的二極體，用以測試上方的二極體。接下來，在TSA上輸入一個信號，致使緩衝器的輸出為low。接著，輸入TSC的電壓從緩衝器低位準輸出電壓開始遞減到一位準，該位準應能正向偏壓介於接墊導線與V-間的二極體，以測試下方的二極體。在圖39C的習知技術中，顯示另一種傳統的輸出ESD保護電路。此ESD電路在接墊與輸出緩衝器間串連一電阻器，且SCR的第一節點連接於接塾與串連電阻器間，它的第二節點接地。反應輸入到接墊高於正常的電壓，緩衝器的輸出將朋貝並導通電流。在朋潰期間，串連的電阻琴藉限制從接塾流向輸出緩衝器的電流以保護輸出緩衝器。從接塾流向輸出緩衝器的電流將在串連電阻器上產生一電座。緩^-44- (請先間讀背面之注意事項再填寫本頁) 裝！ —--，訂 ------- 線本纸張尺度適用中國画家標準（CNS)A4規格（210 X 297公釐） 421845

五、發明說明（的) 經濟部智慧財產局員工消費合作社印製器輸出處的電壓與串連電阻器上所發展出之電壓的和足以觸發SCR ’使來自接墊的電流安全地從SCR流向接地。為測試圖39C的ESD電路’傳統上測試器應探測該接塾並注入能觸發SCR的電壓。為使用本發明測試圖39C的ESD 電路（即不需探測）’並假設圖39(：的哪電路為圖糧所用，測試器經由TSC路徑將遞增的電壓輸入接墊，並經由TSB路徑監視接墊的電壓。當輸入接墊的電壓到達致使輸出緩衝器崩潰並導通電流的位準時，輸出緩衝器與串連電阻器的電壓和，將提供打開SCR所需的觸發位準。當scr打開時，測試器即可藉監視TSB路徑上的接墊電壓及/或藉監視跨於電阻器R所增加的電壓降偵測經由TSC路徑流過SCR的電流〇在圖39C中，解碼器傳統上是用來保護輸出緩衝器以抵抗接塾上低於預期的電壓（如圖39B中所描述）*且能使用本發明執行前所述的測試為進行測試，輸出緩衝器可被關閉，測試器藉來自邊界掃描電路的Ena信號執行掃描動作以關閉緩衝器，並關閉 TSB與TSC路徑中的開關。接下來，測試器從yp經由TSC路徑輸入變化的電壓，並監視從TSB路徑返回測試器的相同電壓 ’電壓計有能力量測隨時間變化的電壓。如果緩衝器被關閉’接墊導線的電壓將隨Vp電壓變化。如果緩衝器沒有被關閉，接墊導線的電壓將不隨Vp變化。同樣地，測試器也可藉偵測來自緩衝器的固定電壓輸出，與Vp的可變電壓輸出反應在TSC上之電流跨於R上的電壓降來彳貞測沒有被關閉 • 45 - 本紙張疋度適用中國國家標準（CNS)M堤格（210 X 297公釐） <諳先閱讀背面之注意事項再填寫本黃) 裝------ II訂—----線 Λ7 B7 經濟部智慧財產局員工消费合作社印製五、發明說明（〇4) 的緩衝器。為測試匯流排保持器，輸出緩衝器可被關閉，測試器藉來自邊界掃描電路的Ena信號執行掃描動作以關閉缓衝器’並關閉TSB與TSC路徑中的開關。接下來，測試器從vp 輸入一個邏輯高位準電壓到接墊導線，經由TSC路徑設定匯流排保持器為high。可利用TSB路徑讀取來自接墊導線的 high。接下來’測試器從vp輸入一遞減的電壓位準經由TSC 路徑到接墊導線《當Vp遞減時’測試器監視跨於r上的電壓降偵測到一極小的電流從匯流排保持器流向扣，這是匯流排保持器（典型上是一對交連的反向器）企圖保持衍肋的邏輯狀態。最後，來自Vp的電壓到達一點，匯流排保持器在該點解扣’從企圖保持接墊導線上的邏輯high到保持邏輯 low。當匯流排保持器的解扣點出現，它企圖保持邏輯high 而供應給Vp的小電流將停止，匯流排保持器並開始從扣吸收小電流。測試器可藉監看跨於R上的小電壓降的極性改變而偵測到此電流方向的改變。接下來’測試器從vp經由TSC路徑輸入一遞增的電壓位準到接墊導線。當Vp遞增時’測試器監視跨於r上的電壓降偵測到一極小的電流從Vp流向匯流排保持器，是匯流排保持器企圖保持low的邏輯狀態。最後，來自Vp的電壓到達一點，匯流排保持器在該點解扣，從企圖保持接墊導線上的邏輯low到保持邏輯high。當匯流排保持器的解扣點出現，它企圖保持邏輯low而從Vp吸收的小電流將停止’匯流排保持器並開始供應Vp小電流《測試器可藉監看跨於的小電 -46 - ----1^—ί—17· — --—！ — · (請先間讀背面之注意事項再填寫本頁) 本紙張Κ度通用中囤國家標準（CNS>A4規格（210 * 297公爱）經濟部智慧財產局員工消f合作社印5^ 421845 κι _____ Β7____ 五、發明說明（β) 壓降的極性改變而偵測到此電流方向的改變。當它將Vp從某一個邏輯狀態移向下一個邏輯狀態時，如果測試器沒有監看到跨於R上的任何電壓降，此表示匯流排保持器損壞。在測試匯流排保持器期間，如果只具有較高的電阻，例如10M歐姆，就比較容易偵測到因匯流排保持器吸收或供應小電流因而在R上產生的電壓降。使用圖40A所示的配置，將可執行以下的輸入緩衝器測試。為測試圖40A的輸入緩衝器的邏輯動作，測試器執行一掃描動作以關閉TSA與TSB路徑内的開關。接下來，測試器從信號產生器將一信號經由TSB路徑輸入輸入緩衝器的輸入，並經由TSA路徑讀取從輸入緩衝器輸出的信號〃測試器驗證對所有輸入信號的回應是否正確。數位式輸入緩衝器典型上是按輸入電壓的範圍所設計 ’因此’如果輸入電壓保持在指定輸入範圍内，緩衝器將持續輸出所欲的邏輯狀態。不同的技術，如CMOS或雙極，具有不同的輸入範圍。要測試圖40A的輸入緩衝器的輸入範圍，測試器要執行掃描動作以關閉TSA與TSB路徑内的開關。接下來，測試器從信號產生器經由TSB路徑輸入一low信號到輸入緩衝器的輸入以設定緩衝器的輸出為low，並經由 TSA路徑驗證此l〇w。接下來，測試器增加輸入給緩衝器的電壓，使其達到較低輸入範圍内的最大位準，並接著經由 TSA路徑讀取緩衝器的輸出位準，以檢查緩衝器的輸出是否仍保持low。接下來，測試器經由TSB路徑輸入一high信號 -47- (請先閲讀背面之注意事項再填寫本頁) 本紙張&度適用中國國家標準（CNS)A4規格（210x 297公ί ) 421845 A7 B7 經濟部智慧財產局員工消費合作社印装五、發明說明（〇i?) 到輸入緩衝器的輸入以設定緩衝器的輸出為咖，並經由 TSA路徑驗證此_。接下來，職器遞減輸人給緩衝器的電壓’使其逹到較高輸入範圍内的最小位準，並接著經由 TSA路徑讀取緩衝器的輸出位準，以檢查緩衝器的輸出是否仍保持high。〃某些數位式輸入緩衝器設計有輸入滞後，以致使缓衝器的輸出只有在接收到第一輪入電壓位準（門植值)後才會到達high。一旦緩衝器的輸出為high後就不會回到，直到接收到第二個較低的輸入電壓位準（門植值）。同樣地，當接收到第二輸入電壓位準時，輸入緩衝器的輸出將為^ 且不會回復到high，除非接收到第一輸入電壓位準。滯後是用來降低因輪入緩衝器之輸出狀態改變而輸入輸入緩衝器雜訊的機率。要測試圖40A之輸入緩衝器上的滯後，測試器要執行掃描動作以關閉TSA與TSB路徑中的開關。接下來，測試器經由TSB路徑從信號產生器輸入輸入缓衝器的輸入一夠低的電壓（即低於前述的第二電壓位準）以設定緩衝器的輸出為 low，並經由TSA路徑驗證此1〇1ί^接下來，測試器增加輸入緩衝器的電壓到超過第一輸入電壓位準，接著使其降至低於第一輸入電壓位準但不低於第二輸入電壓位準。在此動作期間，測試器經由TSA路徑驗證緩衝器反應接收到高於第一輸入電壓位準的輸入，使輸出由1挪變]：1丨§11，且當輪入低於第一輸入電壓位準並接著再回到高於第一輸入電壓位準它仍維持在high。接下來，測試器將緩衝器的輸入降低到 -48- I ^ I ·Ε' I ί ί^- 111 — — — — — . (諳先閱讀背面之注意事項再填寫本頁) 本纸張K度適用中國囷家標準（CNS)A4規格（210 X 297公釐） 421845 A7 ----- B7 五、發明說明（巧）低於第二輸入電壓位準，並接著將它上升到高於第二輸入電壓位準’但不超過第一輸入電壓位準，接著再回到低於第二輸入電壓位準。在此動作期Μ，測試器驗證緩衝器反應接收到低於第二輪入電壓位準的輸入，使其輸出由high 變low’且當輸入高於第二輸入電壓位準並接著再回到低於第二輸入電壓位準它都保持在丨⑽。在圖40A中’除了測試器使用TSB路徑輸入信號給緩衝器’並從TSA路徑接收緩衝器被轉換的信號之外，測試輸入缓衝器電壓轉換的方法與前圖39A中所描述的輸出緩衝器相同。在圖40Α中’測試匯流排保持器的方法與前所述圖39Α 的輸出缓衝器相同。在圖40Α中’二極體ESD電路即如圖39Β中所示，測試的方法與前所述圖39Α的輸出緩衝器相同。圖40Β顯示習知技術的傳統輸入ESD保護電路。此ESD 電路在接墊與輸入緩衝器間串連一電阻器、矽控整流器 (SCR)、及場板二極體(FPD)，SCR的第一節點連接於串連電阻器與接墊間，第二節點接地，FPD的第一節點連接於串連電阻器與輪入緩衝器間，第二節點接地。反應輸入接墊高於正常的電壓，FDP會導通電流，將輸入緩衝器的電壓鉗限在不會破壞緩衝器的位準。當FDP導通電流時，電流將從接塾流經串連電阻器及FPD到接地。當有此電流流動時，在串連電阻器上會發展出電壓。FDP在緩衝器輸入端的鉗限電壓加上串連電阻器上發展出的電壓，足以到達SCR的觸發電壓 -49 - 本紙張技$用中國國家標準（CNS)A4規格咖x 297公餐) (請先閱讀背面之注意事項再填寫本頁) 裝------訂·！ I I線經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印繫 4 218 4 5 at B7 五、發明說明（4) ，以使接墊的電流安全地經過SCR流向接地》為測試位於圖40A中之圖40B的ESD電路，測試器經由 TSC路徑輸入一遞增的電壓給接墊，单經由TSB路徑監視接墊的電壓。當輸入到接墊的電壓到達某一位準，將致使FPD 導通，FPD與串連電阻器的電壓和，將觸發SCR “on”。測試器可藉監視TSB路徑上的電壓’及/或藉監視因經過TSC路徑流過SCR的電流導致跨於R上的電壓降增加而偵得此狀況。在測試圖39B的ESD電路時，圖39A與40A之TSB與TSC中的每一個開關’都可在任何所欲的點（在ESD電路的兩侧）連接到接墊導線。不過’當測試圖39C與40B的ESD電路時， TSB與TSC開關都應連接到接墊與ESD電路間的接塾導線，如圖39A與40A中所示。在圖41的範例中’將說明本發明如何測試類比輸出緩衝器413以及與類比輸出緩衝器有關的類比電路，為能清楚說明，類比電路與缓衝器都在同一晶片與掃描路徑上，它是圖39A與40A的數位核心。圖39A與41不同之處是，在圖41 中’類比電路的輸入端附加了兩個開關S4i〇與411，在類比電路的輸出端附加了一個開關412。第一個輸入開關41〇是用來連接或切斷類比電路的輸入與與其它電路的連接，第二個輸入開關411是用來連接或切斷類比電路的輸入經由 TSA接墊與測試器的連接。輸出開關412是用來連接或切斷類比電路的輸出經由TSB接墊與測試器的連接。類比輸出緩衝器的测試與前圖39A中所描述的數位輸出緩衝器的測試相同。在類比緩衝器開始測試時測試器 -50- -1!1!- 裝—丨—訂*丨！ II _ -線 C請先閱讀背面之注意事項再填寫本頁>

經濟部智慧財產局員工消費合作社印製 42184 5 Α7 ___ Β7 五、發明說明（巧）執行一掃描動作以打開開關411、412、與414，並關閉TSA 、TSB '與TSC路徑中的開關，以將緩衝器連接到測試器。在此掃描動作之後’經由TSA路徑將類此信號輸入緩衝器，並經由TSB路徑監視緩衝器輸出的類比信號以完成類比緩衝器的測試。為量測它的驅動強度以及高與低的驅動電阻 ’在緩衝器的輸出提供一負載，經由TSC路徑完成測試的方法與前所述圖39A相同。如果緩衝器是3級的型式，應該按前圖39A中所描述的方法測試緩衝器的關閉狀態。類比電路的測试方法相同》開始測試類比電路時’測試器執行掃描動作以打開開關410、414、415、與417，並經由開關411與412將類比電路連接到測試器。在此掃描動作之後’經由TSA接墊將類比信號輸入電路，並經由接塾監視電路輸出的類比彳§號以完成類比電路的測試。為縮短測時間，類比緩衝器測試可與類比電路測試合併進行，只需關閉開關414、打開開關412、並關閉tsb路徑上的開關 417即可，以允許測試器經由類比緩衝器的輪出監視類路。圖42的範例與圖41相同，說明本發明如何測試類比輸入緩衝器他：<及與減輸人緩魅__比電路。電路與緩衝器都清楚地顯示在同-晶片與掃描路徑上施、40A與41的說明。類比輸入緩衝器423的測試方法與前圖4〇A中所描述的數位輸入緩衝器相同-在開始測試類比輸入緩衝試器執行掃描動作以打開開關411、412、與414，並關閉 -51 - 紙张尺度刺中關家標準（CNS>A4規格（210 χ 297公餐1 ~~ --- -

421845 A7 B7 經濟部智慧財產局員X消費合作社印製五、發明說明（c°) 、TSB、與TSC路徑中的開關，以將緩衝器連接到測試器。在此掃描動作之後，經由TSB路徑將類比信號輸入緩衝器，並經由TSA路徑監視緩衝器輸出的類串信號完成測試。類比電路的測試方法相同。開始測試類比電路時，測試器執行掃描動作以打開開關41〇、414、415、與417，並關閉開關411與412。在此掃描動作之後，經由TSB接墊將類比信號輸入電路，並經由TSA接墊監視電路輸出的類比信號以完成類比電路的測試。類比缓衝器測試可與類比電路測試合併進行，只需關閉開關414、打開開關412、並關閉開關417即可’以允許測試器經由類比緩衝器激勵類比電路輸入0 結合以上所描述的類比電路測試，電壓計最好能包括傳統的數位器，以將接收到的類比信號數位化，俾使電腦能使用數位化的信號對接收到的類比信號執行傳統的頻率域分析。雖然本文所顯示的輸出緩衝器範例具有high與low的驅動能力，但前所描述的很明顯，開路汲極或開路集極的緩衝器也可使用本發明的測試技術。雖然以上描述了本發明的實施例，但這些描述並非是限制本發明的範園，本發明可應用於各種實施例。 -52- 本纸張&度適用t國园家標準（CNS)A.l規格（210x297公釐） — till--I I * I I I I I I I 訂·！ I 1 I 1 _ - · C請先閱讀背面之注意事項再填寫本頁) 五、發明說明（ A7 B7 專利_蜻案第87104590« ROC Patent Appln. No. 87104590 補充之ΒΛ簡單說明中文本一拊件一 Supplemaitel Brief Dcacriptiott of Draymgs m Chinese -丄w年»月26日) •Enel. 1 (Submitted on )anuaiy ^000^ 經濟部智慧財產局員工消費合作社印製圖式簡單說明：圖1 顯示一具有三記憶體及組合邏輯之習用電子電路。圖2顯示於圖1中使用D態正反器之記憶體電路例子。 ’ 圖3顯示一實例關於圖1電路如何能由轉換該記憶體成為掃福單元及將該組合邏輯電路輸出信號D.E.f連接到該掃描單元捕捉輸入使掃描測試可行》圖4A顯示一實例其中該d態正反器之記憶體轉換成掃描單元。圖4B顯示一旁通記憶體之實例。圓5 顯示圖3中的三個電路串接至一測試器。囷6 顯示習用掃描測試之原理。圖7 顯示本發明之彎曲(warping)掃描測試概念。圖8 顯示本發明之彎曲(warping)掃描測試操作由電路 C1至CN之原理流程。圖9 顯示一相似於圖3之電路，除了其只具有2位元之掃描路徑。圖1〇顯示一類似於圖3之電路，但其輸出數目大於輪入者。圓11顯示該加入及連接至圖10中組合邏輯輪出F之掃描單元(SC)結構。圖12顯示如何經由修改圖10電路來支持彎曲掃描測試概念。圖13顯示圖12中之資料加總單元(DSC) » „ 〇〇9〇26(9TI)at 本紙張尺度適用中困國家標準（CNS)/V1規格（21〇x 297公釐） ------1 I— 1 ! 裝 ί!^_--I I----線· (諝先閱讀背面之注意事項再填寫本頁) 經濟邨智慧財產局員工消費合作社印#|私 421845 五、發明說明（）圖14顯示一具3輸入2輸出之可掃描測試電路。圖15顯示圖14中稱為資料保存單元(DRC)之較佳掃描單元實施例。圖16至18說明彎曲掃描測試原理如何於具有基本輸入及輸出電路之可掃描邊界單元之電路中完成之實例。圖19顯示DCBC之設計實例。圖20顯示DCBC之設計實例。圖21顯示DSBC之設計實例。圖21A顯示DCBC、DRBC及DSBC如何實施。圖22說明如何使用該彎曲掃描測試概念測試IC或晶粒中之多個電路C1到CN。圖23說明如何使用該彎曲掃描測試概念測試電路扳上之多個IC 1-N，或類似地，測試多晶片模組(MCM)基板上之多晶粒1-N。圖24說明如何使用該彎曲掃描測試概念測試電路盒内之多電路板(BD) 〇圖25說明如何使用該彎曲掃描測試概念測試一系統中多電路盒(BX)1-：N。圖26說明如何使用該彎曲掃描測試概念測試晶圓上晶粒0 圖27顯示晶元上之每一晶粒具有IEEE 1149.1之測試資料輸入(TDI)，測試資料輸出（TDO)，測試時脈 (TCK)、測試模式選擇(TMS)及測試重達(TRST)之墊片連結。 -53-2- 1孓纸張尺度適用中囤國家標率ϋ)Α丨規格<210 x 297公釐) · --------I I I I 裝---!—訂-----丨—丨線* (請先閱讀背面之注意事項再填寫本頁> A7 B7 42184b 明說明發五圖28說明如何使用該攣曲掃描測試概念測試單批量 -X" 0日圓（wafer)。圖29說明如何使用該彎曲掃描測試螂念測試多批量“ N。圖30說明在電路掃描路徑的串列輸入與串列輸出使用傳統的信號分析器(SAR)藉以消除前所提及與圖12、 13之資料加總單元有關的心邮化㊁可能性的一種方法。圓31說明與圖26相同的晶圓，但多了匯流導體31〇,311 及在315的測試接墊，供輸入新的測試信號tSa、 TSB 及 TSC。，圓32說明與圖27相同的晶片，但在312增加了晶片接塾’連接到TSA、TSB及TSC晶圓匯流導體311 〇圖33顯示傳統的iEEE STD 1149丨掃描單元具有捕捉位移(CS)與更新(U)記憶體。圖34顯示341的安排，連接到掃描路徑中的包括雙態數位輪出緩衝器340 ' ESD保護電路、傳統的邊界掃描、電路、以及4個圖33的可掃描開關（S)。圖35的範例與圓34相同，圖中所示的351配置包括3 級的輸出緩衝器350，它具有一關閉狀態，在此狀態時它的輸出與驅動接墊切斷，它還有一傳統的匯流排保持器(BH)電路，用以使接墊保持在先前緩衝器被切斷時的最後驅動邏輯狀態。圖30的範例與圖34與35相同，但與輸入緩衝器有關。 -53-3- (210-297 ^ ) ί請先閱讀背面之注意事項再填寫本頁} 裝—---訂·！丨丨ί 經濟部智慧时產局員X消費合作社印製經濟部智慧財產局員工消費合作社印3农 421845 a7 ------137^___ 五、發明說明（）圖37範例與具有輸入與輸出緩衝器兩者的雙向接墊(例如I/O)有關。圖38的範例顯示圖34至37的所有TSA節點如何在一晶粒上匯流在一起，並經圖33的開關連接到晶粒位於312上的TSA接塾。圖39A範例顯示如何使用本發明3級輸出緩衝器的無探針測試。圖39B是圖39A所使用的一種傳統型式的ESD電路，它包括兩個二極體，都連接到接墊導線，每一個各自連接到晶片所供應的正(V+)與負（V —)電壓。圖39C顯示另一種傳統的輸出ESD保護電路。圖40A顯示可執行輸入緩衝器測試的配置。圖40B顯示習知技術的輸入ESD保護電路。圖41說明本發明如何測試類比輸出緩衝器413以及與類比輸出緩衝器有關的類比電路，該類比電路與緩衝器都在同一晶片與掃描路徑上，它是圖39A與圖 40A的數位核心。圖42說明本發明如何測試類比輸入缓衝器423以及與類比輸入緩衝器相關的類比電路。 ---------------裝i—丨 —I訂·！---‘線— 《請先閱讀背面之注意事項再填寫本頁) -53-4- 本纸張尺/至適用中國®家標準（CNSM:丨規格（2i〇X297公釐）

Claims

421845 經濟部智慧財產局員工消费合作社印製祕科賴本體的表面，該至少一個積體電路包括：核心功能邏輯； ./· 鳊點緩衝器耦合於核心功能邏輯與端點接墊間的信號路徑中’沿著信號路徑向前傳送信號；負載測試開關供選擇性地將負載端點連接到端點接墊 » J 第一測試開關供選擇性地將端點緩衝器的輸入連接到第一測試端點；第二測試開關供選擇性地將端點緩衝器的輸出連接到第二測試端點；以及控制電路用以控制負載測試開關以及第一與第二測試開關的動作，以使其於正常操作時開路，於測試模式時選擇性地閉路。 2.根據申請專利範圍第丨項的半導體本體，其中至少一個積體電路進一步包括：靜電放電保護電路，連接於端點接墊與端點緩衝器間的信號路徑中，其在信號路徑中的位置是在負載測試開關與端點緩衝器之間β 3·根據申請專利範圍第丨項的半導體本體，進一步包括：在一節點連接於端點接墊的匯流排保持器電路，該節點位於端點接墊與端點緩衝器間，其中的第一與第二測試開關其中之一在一節點連接到端點緩衝器，該節點位於匯流排保持器電路與端點接墊之間。 -53- 4、.錄w過用中關家標準（CNS)A4規格⑵0 x 297公爱） —丨—丨丨11! ! I —丨丨訂·！！ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 42 1845 A7 ~ ---——--_B7_ 4.根，申請專利範圍第1項的半導體本想，其"端點缓衝器包括一輪出緩衝器，該輸出缓衝器的輸入耦合到核心功能邏輯，輸出耦合到端點接墊；並進一步包括： —獨立的測試開關，供選擇性地將端點緩衝器連接到核心功能邏輯； 2中的控制電路也控制獨立的測試開關的動作，以使其月b在正常作業時閉路，並於測試模式時開路。 5. 根據申請專利範圍第項的半導體本體，進一步包括輪入緩衝器，它的輸入耦合到端點接墊，它的輸出耦合到核心功能邏輯；口第二測試開關供選擇性地將輸入緩衝器的輸出連接到第一測試端點；其t的控制電路也控制第三測試開關的動作以使其能在正常作業時開路，並於測試模式時閉路。 6. 根據申請專利範圍第旧的半導體本體，其體電路成形於該·表面；其中許多積體電路的負载端連接於公共點；其中許多積體電路的第一測試端點連接於公共點；許多積體電路的第二測試端點連接;;公共點 7·根據中請專利範固第1項的半導體本體，其中的至少一個積體電路包括許多端點緩衝器，每一個連接第一與第 -54- (CNS)A4 χ 29?"^1 ) (請先閱讀背面之注意事項再填寫本頁) ill----— — — — — — 421845 A7 ^ B7 經濟部智慧財產局員工消費合作社印製二開關以及負載測試開關，與許多端點緩衝器有關的第一測試開關連接到第一共同測試節點’與許多端點緩衝器有關的第二測試開關連接到第丢共同測試節點，與許多端點緩衝器有關的負載開關連接到共同負載節點；以及進一步包括：第一、第二與第三接墊開關，分別串連於第一共同測試節點與第一測試端點間，第二共同測試節點與第二測試端點間，以及共同負載節點與負載端點間；其中的控制電路也控制第一、第二與第三接墊開關的動作，以使其於正常作業時開路，測試模式時選擇性閉路〇 8. —種測試積體電路之輸出電路的方法，輸出電路包括輸出緩衝器，它的輸入耦合到核心功能電路，以及輸出耦合到端點接墊，包括的步驟有：切斷輸出緩衝器之輸入與核心功能電路的連接；輸出緩衝器的輸入連接到第一測試端點；輸出缓衝器的輸出連接到第二測試端點；將第一邏輯位準的測試輸入信號施加於第一測試端點，供輸出緩衝器的輸入接收；在第二測試端點量測輸出緩衝器反應第一邏輯位準之測試輸入信號的驅動強度；將第二邏輯位準的測試輸入信號施加於第一測試端點，供輸出緩衝器的輸入接收；以及在第二測試端點量測輸出緩衝器反應第二邏輯位準之 -55- <請先閱讀背面之注意事項再填寫本頁) 裝·!--1--訂 *--I-----線本紙張R度適用中國國家標準（CNS>A<1規格（210x297公釐） A7

421845 經濟部智慧財產局員工消費合作社印*'1衣測試輸入信號的驅動強度。 9. 根據申請專利朗第㈣的方法，其巾狀法進一步包括： .»· 將輸出缓衝器的輸出連接到負载測試端.點. 在施加步驟前先將負載連接於負栽剛試端點；就中每一個量測步驟包括：量測跨於負載的電壓降，以決定來自電流。 10. 根射請專利範㈣8項的方法，其中的方法進一步包括：將輸出緩衝器的輸出連接到負载測錢端點；關閉輸出緩衝器； ~ 在負載測試端點施加一可變的測試電壓. 量測第二測試端點的電壓，以決定輪出緩衝器的輪壓是否跟隨測試電壓變化。 11. 根據中請專職圍第8項的方法，其有驅動輸入以接收驅動信號以控制輪出缓衝器的驅^ 位準；其中的積禮電路進一步包括連接於輸出緩衝器的驅動輸入與核心功能電路間的邊界掃描單元，以提供輸出緩衝器的驅動信號；且其中的方法進一步包括：在實施各步驟前，先將選擇的驅動信號儲存於邊界掃福單元内。 -56- 本纸張尺度適用申画國家標準（CNS)A._1規格（210x297公笼） (請先閱讀背面之注意事項再填寫本頁) 襄----丨— —訂---------線 421845 Λ7

經濟部智慧財產局員工消費合作社印裝 .根據申請專概_8_方法，其中的積體電路包括許多輸出緩衝器’每一個輸出緩衝器與許多端點接墊其申之一相連’且每一個輪出緩衝器也與許多控制開關相連i每-個輸出緩衝器的許多控制開關包括連接於核心功，電路與輸出緩衝器之輸入間的隔離控制開關，第一測試開關連接於輸出緩衝器的輸入與第一測試端點之間’且第二測試開關連接於輸出緩衝器的輸入與第二測試端點之間， ' 其中的積體電路進-步包括：連接於第—測試端點與許多輸出緩衝器的每-個第一測試開關之間的第一测試接塾控制開關，以及連接於第二賴端點與許多輸出緩衝器的每一個第二測試開關之間的第二測試接墊控制開關；且其中的方法進一步包括：在實施步称前，關閉第-與第二測試接塾控制開關。 13·根據申請專職圍第8項的方法，其中的每一個量測步驟量測施加步驟與輸出緩衝器驅動第二測試端點到門檻電壓間的傳播延遲。 14.根射請專職圍糾項的方法，其巾魏積於一半導體晶圓的積體電路是由許多相同的積體電路結合而成其中許多積體電路中的每一個都包括輸出電路，包括一輸出緩衝器’它的輸人搞合到核心功能電路，它的輸出耦合到端點接墊； -57- {請先閱讀背面之注意事項再填寫本頁) 襄—--訂--ill· — !線本纸張&度適用中國國袁芬·^ (CNS)A4 規格（210 X 297 公釐） A7 421845 其中許多積體電路中的每一個都包括許多控制開關，許多控制開關中包括一隔離控制開關，連接於核心功能電路與輸出緩衝器的輸入之間’第一'測試開關連接於輸出緩衝器的輸入與第一測試端點之間，以及第二測試開關連接於輪出緩衝器的輸入與第二測試端點之間，許多積體電路中的每一個第一與第二測試端點都一起連接到第一與第二測試匯流排導體。 15. —種測試積體電路之靜電放電電路的方法，靜電放電電路在靠近端點緩衝器之節點處連接到端點接墊，端點緩衝器被耦合進核心功能電路與端點接墊間的信號路徑，積邀電路進一步包括負載測試開關，連接於靜電放電電路與負載測試端點之間，該方法包括的步驟有：關閉測試開關與負載測試開關；在負載測試施加可變電壓；在施加步驟期間，在負載測試端點偵測導電性，以決定施加步驟的結果，靜電放電電路是否會傳導電流。 16. 根據申請專利範圍第15項的方法，其中的靜電放電電路是SCR型式；其中的實施步驟包括：經由一負載將可變電壓施加於負載測試端點；且其中的偵測步驟包括：在施加步驟期間，監視跨於負載的電壓以偵測SCR的觸發。 17. —種測試積體電路之匯流排保持器電路的方法匯流排 -58- f請先閱讀背面之注意事項再填寫本頁) 裝-----丨訂！！丨-線經濟部智慧財產局員W消費合作社印製

^21845

經濟部智慧財產局員工消費合作钍印5衣保持器電路在靠近端點緩衝器的節點連接於端點接墊 ’端點緩衝器在核心功能電路與端點接墊間耦合入信號路徑，包括的步驟有：確定端點緩衝器在不能操作驅動端點接墊的狀態；將匯流排保持器連接於測試端點；經由負載將可變電壓施加於負載測試端點，電壓從第一位準改變到第二位準；在施加可變電壓步驟期間，監視跨於負载的電壓以偵測極性的改變。 18. —種測試積體電路之輸入電路的方法，輸入電路包括輸入緩衝器，它的輸入耦合到端點接墊，它的輸出耦合到核心功能電路，包括的步驟有：將輸入緩衝器的輸入連接於第一測試端點；將輸入緩衝器的輸出連接於第二測試端點；將第一邏輯位準的測試輸入信號施加於第一測試端點，供輸入緩衝器的輸入接收；在第二測試端點量測輸入緩衝器對施加步驟的反應。 19. 根據申請專利範圍第18項的方法，其中施加的步驟包括在第一測試端點施加在輸入低位準電麗範圍内的可變電壓；且其中量測步驟包括：在第一測试端點監視邏輯位準’以決定在改變步驟期間邏輯位準是否仍保持不變； -59- 本紙奴度酬巾關家標準（CNS)A4規格（21ϋχ 297公t ) (請先閱讀背&之注意事項再填寫本頁) 裝11 訂----— II 經濟部智慧財產局員工消贄合作社印*1"1 421845 f Λ/ ' ----— '厂备 _^JB7________ 且進一步包括：在第一測試端點施加在輸入高位準電壓範園内的可變電壓；以及在第二測試端點監視邏輯位準，以決定在施加輸入高位準電壓範圍内可變電壓的步驟期間，邏輯位準是否保持不變。 20.根據申請專利範圍第μ項的方法，其中施加的步驟包括改變施加於第一測試端點的電壓，從在第一電壓範圍之内改變到等於或超過在第一電壓範圍之外的第一門檻電壓；其中量測的步驟包括：在第二端點監視邏輯位準，以決定是否反應改變的步驟而改變邏輯位準；以及其中的方法進一步包括：反應監視步顧蚊改㈣雜辦狀態，施加於第一測試端點的電壓再次從第一門檀電壓或高於第一門檻電壓，改變到較第-榧電壓更靠近第一電壓範園的第二門檻電壓；以及在第二測試端點再次監視邏輯鱗，以決定邏輯位準的改變狀態是否反應施加於第—蠕點從等於或高於第一服電壓改_第二門檻電麵變化f壓的步驟。 2L根據代專職園㈣枝，其中的频電路是被沈積於半導想晶圓上，是由許多相同的積體電路結合而 -60- 本纸張尺度適用中®國家標準<CNS)A>J規格（210 X 297公 C請先閱讀背面之注意事項再填寫本頁) ------ I 訂-！ 21845 Λ7 B7 ^一^·說明 4r

讀知j 1固成其中命多積體電路中的每—個包括具有輸人緩衝器的輸入電路，它的輸从相端點触，它的輸出輕合到核心功能電路；其中許歸體f路巾的每—她括許彡控綱關控制開關包括連接於輸錢衝器之輸人與第—測點間的第-測試開關’且第二測試開關連接於輸器的輸出與第二測試端點之間，許多積體電路I 個第-與第二測試端點—起被連接到第〜匯流排導體。弟〜測嘁 ------1II1I— ^--------I ^-111 I — I — I ^ I (靖先閲讀背面之注意事項再嗔寫本頁) 經濟部智慧財產局員工消費合作社印製 -61 本纸狀度朝中國國家標準（CfsiS)A；}規格咖x 297公爱y