TW415109B - Structure and fabrication of thin-film transistor (TFT) array - Google Patents

Structure and fabrication of thin-film transistor (TFT) array Download PDF

Info

Publication number
TW415109B
TW415109B TW088105213A TW88105213A TW415109B TW 415109 B TW415109 B TW 415109B TW 088105213 A TW088105213 A TW 088105213A TW 88105213 A TW88105213 A TW 88105213A TW 415109 B TW415109 B TW 415109B
Authority
TW
Taiwan
Prior art keywords
layer
film transistor
electrode
amorphous silicon
thin film
Prior art date
Application number
TW088105213A
Other languages
English (en)
Inventor
Ting-Shian Jen
Jia-Shiung Cheng
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW088105213A priority Critical patent/TW415109B/zh
Priority to US09/540,593 priority patent/US6372560B1/en
Application granted granted Critical
Publication of TW415109B publication Critical patent/TW415109B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

415109____ 五、發明說明（1) 本發明係有關於一種液晶顯示裝置及其製作方法，特 別係有關於一種薄膜電晶體陣列結構及其製作方法，在其 製程中僅利用四道光罩。 傳統的非晶矽薄膜電晶體液晶顯示器（TFT-LCD)中， 在製造主動矩陣（active matrix)時通常需要6至9道光罩 的製程。如此繁雜的光罩製程會導致良率變差，同時成本 也會提高。 第1 a圖至第1 h圖係用以說明一習知薄膜電晶體液晶^ 示元件的製程，其包括下列步驟：（i)首先，如第la圖所 示’在一基板1 0上形成閘極金屬，然後利用利用光罩製版 (Photol ithography)的技術以第一道光罩製程界定並蝕 刻該閘極金屬，以形成閘極電極1 2 ;(i i)請參閱第1 b圖， 接著在其上形成閘極絕緣層1 4 ;(i i i )如第1 c圖所示，再 依序形成非晶矽層1 6及n+非晶矽層1 8 : ( i v )請參閱第1 d圖 ’利用上述定義完成之閘極電極12作為光罩，從基板的另 一面曝光’以將其利用自我對準（Self-al igned)的方法 界定在閘極電極12的上方，接著連續利用第二道光罩從正 面定義出薄膜電晶體主動區（TFT Active Area)，利用上 迷兩次曝光及顯影製程形成薄膜電晶體主動區光阻圖形， 並且透過此光阻圖形對上述非晶矽層1 6及以非晶矽層丨8進 行餘刻’定義出薄膜電晶體主動區；（v)接著利用第三道 光罩製程定義掃猫TAB(tape automated bonding)接觸窗 ’並透過蝕刻製程讓TAB區域的掃描線（Scan Line)裸露出 來；（vi)請參閱第ie圖，接下來，在上述閘極絕緣層14上
415109
五、發明說明（2) 形成一銦錫氧化物層（ITO)20 ’並透過第四道光罩製程將 其界定於靠近閘極電極12之一側；（vii)如第if圖所示， 再形成一源極/汲極金屬層22 ;(viii)請參閱第ig圖，透 過第五道光罩製程定義圖形並部分蝕刻該源極/汲極金屬 層22，以分別形成資料線22a及源極/汲極電極22b，同時 再蝕刻該n+非晶矽層1 8 ;(i X)最後’請參閱第1 h圖，形成 一護層（passivation layer) 24，並且透過第六道光罩製 程在位於上述IT0層20上方的護層24上形成一像素電極開 口窗，如箭頭A所標示者1以及Scan及Data TAB開σ窗。 在上述的習知製程中，除了以閘極電極作為自我對準 光罩的步驟外，尚須使用六道光罩的製程，不僅其製作成 本相對地較為高，同時也由於製程較為繁複，容易影響到 元件量產時的良率及產量。 為此，在習知技術中亦有嘗試減少光罩數目，以簡化 製程’提昇元件量產時的良率及產量者，目前已知可使用 四道或二道光罩製程來製造薄膜電晶體液晶顯示元件，僅 有美國專利第5, 346, 833號及美國專利第5, 478, 766號。 在美國專利第5, 346, 833號中，雖然提出了僅以三道 光罩的製程來製作主動矩陣式液晶顯示器，但是在該專利 中並未包含保護層（Passivation)，因此自然少一道光罩 ’缺少保瘦層則元件直接暴露於液晶層之中，有可靠度 (Reliability)的問題存在，而若在該專利中加入保護層 ，則其同樣地需要四道光罩的製程。另外，該專利利用銦 錫氧化物（IT0)來作為資料線（Data Line)的跳線之用，以 415109 五、發明說明（3) I T0高阻值之特性而言，並不適合大面積的薄膜電晶體液 晶顯示元、件（TFT-LCD)之應用。 再者，於美國專利第5, 478, 766號中，同樣因為.並未 包令Μ呆護層（Passivation) ’而少了 _道光罩，，所以其也· 、與上述第5,346,833號的美國專利有同樣的問題，而在加 入保護層後，其實際上也是需要四道光罩的製程。再者， 其資料線至薄膜電晶體的接線為I T 0，所以同樣也會遇到 ΙΤ0阻值較高的問題，而不適於製作大面積的TFT_LCi)。 有鑑於此，本發明之目的即在於提出一種薄膜電晶體 陣列結構及其製作方法，其中，薄膜電晶體陣列結構的贽 程中只須使用四道光罩製程，如此可減少元件製程的步驟 ’藉以改善量產時的良率及產量。 與上述的習知技術相比較，在本發明之製作方法中，
為使用，對整個製程與佈局重二劃 在本發明之方法中，將IT0層的製作移 面' 同時結合像素電極與TFT的電極固衣私的後 的隔絕窗的製作過程，而在一個 及貝料線與TFT 的電極接觸孔及資料線與τ 像素電極 減少一道光罩的使用。 隔絕窗的製作，藉以 再者’根據本發明之製程製作 中’資料線乃是直接連接至薄^ =臈電晶體陣列結構. ::由ΙΤ0材料連接，⑨無任何電：’並非如習知技術 資料，因此本發明之方法適於 的問題'可高速傳輸 晶顯示器。 、 大面積的薄獏電晶體液 415109
下面 五、發明說明（4) 為了進 接著配合 第1 說明本發明之步驟、架構及特徵 、發明之較佳實施例，其中： 明習知薄膜電晶體陣列結構的製 作流程之元件戴面圖。 第2a圖至第2g圖係繪示根據本發明之一實施例的製 之薄膜電晶體陣列結構的截面圖。 弟3a圖至第3d圖係繪示對應於第3圖之製程的薄膜雷 晶體陣列結構的部分上視圖。 參考標號之說明 1 0、30基板；1 4、34閘極絕緣層；1 6、3 6非晶發 層；18、38 n+非晶矽層；2〇銦錫氧化物層；μ源極/沒 極金屬層；24、44護層；32閘極電極；42源極/汲極 金屬層；46隔絕窗；48接觸孔；50像素電極。 實施例之說明 根據本發明之一實施例，製作薄膜電晶體陣列結構 方法係分別以第2a圖至第2g圖的元件截面表示，其包括、 列步驟： 、下 首先’如第2a圖所示，在一玻璃基板30上形成—層作 為閘極的金屬，例如鉻（Cr )，然後並利用光罩製版 曰 (photol i thography)與蝕刻的技術，使該金屬層形成為且 有一特定圖案的閘極32。在上述光罩製版的製程中， 了第一道光罩’其佈局係如第3a圖所示。一般所習知的位 閘極型儲存電容（Storage capacitor on gate (C on gate))結構’其儲存電谷由閘極電極與後面將形成的〖το
415109 五、發明說明（5) 電極所共同形成。若是如另—習知之位共電極型儲存電容 (Storage capacitor on common)結構的話，在間極金屬 形成的同時’共電極（Common electrode)也同時形成，則 其儲存電容便是由共電極與後面將形成的IT〇電極所共同 形成。 接著’請參閱第2b圖’依序沉積形成閘極絕緣層34、 非晶碎層36、n+非晶矽層38，並在其上形成光阻層4〇，然 後從玻璃基板3 0的背面，以光線hv進行曝光及顯影等步 驟。位於閘極32上方的光阻4〇，由於光線被閘極32阻擋， 所以並未被曝光’而在顯影後依然存在。又，上述n+非晶 石夕層3 8亦可以為微結晶n+摻雜珍（m丨cr 〇_cry s t a丨1丨ne y _ S i )替代。 如第2c圖所示’以上述光阻4〇作為罩幕，再對上述非 晶*夕層36及n+非晶矽層38進行蝕刻的步驟，蝕刻至閘極絕 緣層34為止，然後除去光阻4〇。 、請參閱第2d圖，在上述玻璃基板3〇及沉積層上沉積形 成一金屬層’然後利用一光罩製版及蝕刻的技術，將金屬 層圖案化’而分別形成TFT至像素電極的金屬連接42a、 TFT至資料線的金屬連接421^及資料線42c。接下來，以金 屬層4 2 a〜4 2 c作為罩幕，除去部分的n+非晶矽層3 8。在上 述光罩製版的製程中，使用了第二道光罩，其佈局係如第 3 b圖所示。 請參閱第2e圖，接下來沉積一護層（passivati〇n layer) 44，並利用一光罩製版與蝕刻的程序，在上述護
415109
層44上定義出絕緣層上的 閘極與資料線對外邱 位置。其開口部分包含：（1)
automated bonding〇K、固接窗，也就是貼附TAB (tape 汲極電極的接觸孔.月r不〜）的位置；（2)像素電極與TFT 述光罩製版的製程中吏口：線與TFT的隔絕窗。在上 3c圖所示。 吏用了第二這光罩，其佈局係如第 形成τη遠二:’利用姓刻的方式部分敍刻護層 2二Λ 與m之汲極電極連接的接觸孔“， τ 間的隔絕窗46°其中，前兩項開口部分 TAB連接_及像素及極電極連接的接觸㈣，其㈣ 停止於金屬層’而資料線與TFT間的隔絕窗46可透過對氮 化矽絕緣層與非晶矽之間的高蝕刻選擇比而使得蝕刻停止 於非晶石夕層，所使用的钱刻氣體可以是Chf3、CF4、H2或SF 等系列的混合氣體。接著採用選擇性蝕刻的方式，^於隔6 絕窗内部的非晶矽層36進行蝕刻’蝕刻到絕緣層34即停止 。在本實施例中’由於上述閘極絕緣層3 4係S i Nx，所以進 行選擇性蝕刻時，可使用CF4、BCL3、c 12或3?6系列的混合 氣體進行蝕刻 最後，請參閱第2g圖，濺鍍形成透明導電層50，經退 火後’再利用光罩製版與蝕刻的過程，界定透明導電層5〇 的位置。在上述光罩製版的製程中，使用了第四道光罩， 其佈局係如第3d圖所示。上述透明導電層50係一銦錫氧化 物。 综合上述，可知利用本發明之製作方法，在製作薄骐
第10頁 415109 五、發明說明（？） 電晶體陣列結構的過程中，僅須使用四道光罩製版的製程 ，有效的減少元件製程的步驟，同時改善量產時的良率及 產量。且由於閘極線（第一層金屬線）與資料線（第二層金 屬線）均未透過其他導電層（如I τ 0)跳線，因此線電阻較低 ，可應用於大面積之TFT-LCD製程。 请再參閱第2 g圖，本發明之薄膜電晶體陣列結構的架 構係包括·.一閘極電極3 2，形成於一基板3 〇上；一閘極絕 緣層34 ’形成於該閘極電極32之上；一非晶矽層36，形成 於該閘極絕緣層34上’其具有一圖案，使得該非晶矽層36 的中間在該閘極絕緣層34上被分隔開；一n+非晶矽層38， 形成於該非晶；ε夕層3 6上，具有與上述非晶矽層3 β相同的圖 案；一源極/汲極金屬層42，形成於該η+非晶碎層38上， 且被界定區分為源極電極、汲極電極與資料線；一護層Ο ，形成於該源極/汲極金屬層42上’且在該護層44上3分^別 界定出薄膜電晶體與資料線的隔絕窗46及薄膜電晶體0與 素的接觸孔48 ;及一像素電極5〇 ,形成在該護層44上 覆蓋上述薄膜電晶體與資料線的隔絕窗46，而經由上 層上的電極接觸孔48與薄膜電晶體連接。 '

Claims (1)

  1. 415109 六、申請專利範圍 1. 一種薄膜電晶體陣列結構的製作方法，包括下列步 驟： (i )在一基板上形成閘極金屬； (i i)蝕刻該閘極金屬以形成閘極電極； (i i i)在該閘極電極上形成一閘極絕緣層； (i v)在該閘極絕緣層上形成非晶矽層； (v)在該非晶矽層上形成n+非晶矽層，並將上述閘極 絕緣層、非晶矽層及n+非晶矽層界定在上述閘極電極上方 (v i)在該n+非晶矽層上形成一源極/汲極金屬層； (v i ί )部分蝕刻該源極/汲極金屬層以分別形成源極 電極、汲極電極及資料線，同時蝕刻該η+非晶矽層； (ν Π i )在該源極電極、汲極電極及資料線之上形成 一護層； (i X)部分蝕刻該護層，以定義出該閘極絕緣層之開 口位置，同時部分蝕刻該開口位置内之非晶矽層；及 (X)形成一像素電極，其像素電極與電晶體透過接觸 窗電性連接。 2. 如申請專利範圍第1項之薄膜電晶體陣列結構的製 作方法，其中，在步驟（ν)中，上述閘極電極被用做界定 上述閘極絕緣層、非晶矽層及n+非晶矽層的位置之光罩。 3. 如申請專利範圍第1項之薄膜電晶體陣列結構的製 作方法，其中，在步驟（i X)中，部分蝕刻該護層時，同時 定義出薄膜電晶體主動區與資料線間的隔絕窗，TAB接觸
    第12頁 ^35109 六、申請專利範圍 _ 窗’以及二：晶體汲極電極與像素 作方如Π專利範圍第1項之薄膜電晶體陣歹二構的製 作方法’其中，在步驟(x)中，i ::構 銦錫氧化物，然後再蝕刻而成。料電極係先沉積- 作二如Π專=圍第1項之薄膜電晶體陣列結構的製 銦鋅i ,驟x)中，上述像素電極係先沉積一 銦鋅軋化物，然後再蝕刻而成。 作方6各如1ί專利範圍第3項之薄膜電晶體陣列結構的製 方式。、 對上述隔絕窗的蝕刻係使用選擇性蝕刻的 作:Λ ” ϊ專利範圍第4項之薄膜電晶體陣列結構的製 R lZ ，上述銦錫氧化物係利用濺鍍的方式形成。 作方、去，! ΐ專利S圍第5項之薄膜電晶體陣列結構的製 q丄二中，上述銦鋅氧化物係利用濺鍍的方式形成。 作方生申請專利範圍第6項之薄犋電晶體陣列結構的製 H '丄其中，上述選擇性蝕刻係利用CHF3、CF4、、 2 12 *SFe系列中的氣體進行蝕刻。 1 0 ‘一種薄膜電晶體陣列結構，包括： —開極電極’形成於一基板上； 一閘極絕緣層，形成於該閘極電極之上； ，:非晶矽層’形成於該閘極絕緣層上，其具有一圖案 ，^該非晶矽層的中間在該閘極絕緣層上^隔開； 曰功~Π+非晶矽層，形成於該非晶矽層上，具有與上述非 日日夕層相同的圖案； /
    第13頁 415109 六、申請專利範園 一源極/汲極金屬層，形成於該n+非晶矽層上，且被 界定區分為源極電極、ί及極電極與貢料線， 一護層，形成於該源極/汲極金屬層上，且在該護層 上同時分別界定出薄膜電晶體與資料線的隔絕窗，TAB接 觸窗及薄膜電晶體與像素的接觸孔；及 一像素電極，形成在該護層上，未覆蓋上述薄膜電晶 體與資料線的隔絕窗，而經由上述護層上的接觸孔與薄膜 電晶體電性連接。 1 1 .如申請專利範圍第1 0項的薄膜電晶體陣列結構， 其中，上述像素電極為一透明導電的材料。 1 2 .如申請專利範圍第1 0項的薄膜電晶體陣列結構， 其中，上述n+非晶矽層可以微結晶n+摻雜矽取代。 1 3.如申請專利範圍第1 0項的薄膜電晶體陣列結構， 其中，上述閘極絕緣層可為S i Nx、S i 0X、A 10X、Ta 0X、 SiOxNy或其組合。 1 4 .如申請專利範圍第1 1項的薄膜電晶體陣列結構， 其中，上述透明導電的材料為一銦錫氧化物或銦鋅氧化物
    第】4頁
TW088105213A 1999-04-01 1999-04-01 Structure and fabrication of thin-film transistor (TFT) array TW415109B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW088105213A TW415109B (en) 1999-04-01 1999-04-01 Structure and fabrication of thin-film transistor (TFT) array
US09/540,593 US6372560B1 (en) 1999-04-01 2000-03-31 Simplified process for forming thin film transistor matrix for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088105213A TW415109B (en) 1999-04-01 1999-04-01 Structure and fabrication of thin-film transistor (TFT) array

Publications (1)

Publication Number Publication Date
TW415109B true TW415109B (en) 2000-12-11

Family

ID=21640152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105213A TW415109B (en) 1999-04-01 1999-04-01 Structure and fabrication of thin-film transistor (TFT) array

Country Status (2)

Country Link
US (1) US6372560B1 (zh)
TW (1) TW415109B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8865553B2 (en) * 2009-09-30 2014-10-21 X-Fab Semiconductor Foundries Ag Semiconductor component with a window opening as an interface for ambient coupling
US8667908B2 (en) 2010-06-02 2014-03-11 Steelcase Inc. Frame type table assemblies
US9185974B2 (en) 2010-06-02 2015-11-17 Steelcase Inc. Frame type workstation configurations
US8534752B2 (en) 2010-06-02 2013-09-17 Steelcase Inc. Reconfigurable table assemblies
US9210999B2 (en) 2010-06-02 2015-12-15 Steelcase Inc. Frame type table assemblies
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
WO2017197395A1 (en) 2016-05-13 2017-11-16 Steelcase Inc. Multi-tiered workstation assembly
US10517392B2 (en) 2016-05-13 2019-12-31 Steelcase Inc. Multi-tiered workstation assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62299081A (ja) * 1986-06-18 1987-12-26 Fujitsu Ltd 薄膜トランジスタ
FR2651371B1 (fr) * 1989-08-29 1991-10-18 France Etat Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee.
JP3195837B2 (ja) * 1992-12-15 2001-08-06 松下電器産業株式会社 液晶表示装置およびその製造方法
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5693567A (en) * 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
JPH09162415A (ja) * 1995-12-09 1997-06-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100239778B1 (ko) * 1996-12-03 2000-01-15 구본준 액정표시장치 및 그 제조방법
US5859463A (en) * 1996-12-23 1999-01-12 General Electric Company Photosensitive imager contact pad structure
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6157426A (en) * 1998-02-13 2000-12-05 Ois Optical Imaging Systems, Inc. Liquid crystal display with SiOx Ny inclusive multilayer black matrix

Also Published As

Publication number Publication date
US6372560B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
US7420209B2 (en) Semiconductor device
CN101097371B (zh) 制造用于平板显示器件的薄膜晶体管的方法
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
JP2004163969A (ja) 液晶表示装置の製造方法
JPS60103676A (ja) 薄膜トランジスタアレイの製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TWI298545B (en) Method for fabricating a thin film transistor
JPH0553147A (ja) 液晶表示装置およびその製造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
TW441133B (en) Manufacturing method of thin-film transistor with three photomask processes
TW437096B (en) Manufacturing method for thin film transistor
TW200910603A (en) Method for manufacturing a pixel structure of a liquid crystal display
JPH0618215B2 (ja) 薄膜トランジスタの製造方法
JPH1195256A (ja) アクティブマトリクス基板
JPH10290012A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
TW437097B (en) Manufacturing method for thin film transistor
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
TW200835994A (en) Liquid crystal display and manufacturing method for the same
TW200917485A (en) Method for manufacturing pixel structure
JPH02170135A (ja) 薄膜電界効果型トランジスタ素子アレイ
TW415110B (en) Fabrication method of thin-film transistor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees