TW412868B - Semiconductor memory device and process therefor - Google Patents

Description

412868 Α7 Β7 五、發明說明（） 發明所鼷夕诂旃頜城 本發明係闞於一種具備有積層型的電容元件的半導體 記憶裝置及其製造方法。 先前夕坊銜 由於如動態陳機存取記憶裝置（Dynamic Random Access Memory, DRAM)等之半導體記憶裝置之高積體化的 要求，近年來微细加工技術有驚人的發展，具體而言，已 經能夠做到0,35微米K下的超微细加工。 為了要避免該種半導體記憶裝置的微细化所致的電容 畺之降低，以往Μ來廣泛地使用積層型電容器（stacked type capacitor)*有例如韓片型電容器（fin type capacitior)等。 玆參考第7圖至第9圖來說明在日本專利公開申請特 開平4 - 1 1 686 5號公報所記載的半導體記憶裝置的製造方法 的一變形例做為先前例。第7圖至第9圖係按過程的順序顯 示半導體記憶裝置之製造方法的主要部分剖面圖。 首先，如第7圖（a)所示，在矽基板1之一主面形成元 件分離膜2，在矽基板1的表面形成閘極絕緣膜4，在其上 面依次沈積成為閘電極3的多晶矽膜3a及矽化金屬膜3b， 形成所要的電路圖案來形成為字線（word line)之一部分 之閘電極3。接著，Μ該字線3及元件分離膜2做為遮罩 (mask)，實行離子的椬入，在矽基板1的主面形成源極區 域5及汲棰區域6，製造金雇氧化膜半導體（Μ後簡稱為 M0S)場效型電晶體7。 (請先閱讀背面之注意事項再填寫本頁) --------·11111111 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

T T9TF6 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（2 ) 其次，如第7圖（b)所示，在矽基板1上全面形成層間 絕緣膜91，在該層間絕緣膜91上形成開口在源極區域5表 面的連接孔，在該連接孔上面依次沈積成為位元線（bit line)8的多晶矽膜8a及矽化金靥膜8b，形成為所須要的電 路圖案來形成位元線8。接著，在矽基板1上全面依次沈積 層間絕緣膜92，第2導電膜12，隔離膜18，及第1導電膜10 0 其次，在第1導電膜10上，用照相製版技術來形成 具有開口在汲極區域6上的孔的光阻遮罩19如第7圖所示。 其次，用光阻遮罩19，選擇性地蝕刻上述第1専電膜 10而形成孔10a，如第8圖（a)所示。 接著，除去光阻遮罩19，以形成有上述孔的第1導電 膜10做為遮罩，選擇性地蝕刻上述隔雔膜18而形成孔18a ，如第8圖（b)所示。 其次，蝕刻上述第2導電膜12之形成孔12a，如第8圖 (c)所示。 接著，如第9圖（a)所示，在矽基板1上全面沈積側壁 用導電膜20。 其次，如第9圖（b)所示•蝕刻側壁用導電膜20來形成側 壁1 1。 然後，如第9圖（c)所示，以第1、第2導電膜10，12， 以及側壁11做為遮罩*將上述層間絕緣膜91及92a繼鑛予 以選擇性地蝕刻來形成由到達汲極區域6的連接孔91a及 92a所成的連接孔9a。接著，在矽基板1上全面沈積第3的 -------------裝·！ —訂--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 395 56 412868 A7 B7 形 上 3 1A 膜 電 導 3 第 在 來 術 技 版 製 相 照 用 }者 〇 再Ϊ130 說轉 明發電 、導五 3 膜 第 離 刻 隔 蝕。去 次 2 除 依 1 地 0 ^ 電性 奪 遮2¾選 阻第來 光及法 該18刻 用膜蝕 利離式 , 隔濕 罩 、 ， 遮0)後 光 3 成(1 膜 電 導 1X 第 下 成 形 來 棰 電 部 上 成 形 者 再 膜 質 介 電 成 形 面 表 4 1X 極 電 部 下 在 著 接 置 裝 憶 記 體 導 半 造 製 而 件 元 容 電 的 型題 片M 肋之 成決 形解 來欲 極所 電明 部發 而 然 體電 導導:m2 的 器1* 容第 型11 片壁 肋側 的成 往形 Μ 應 的 ， 述時 上造 如製 有其 備在 具’ ， 為 置 裝 憶 記 孔 成 形 之 a 8 11 及 (請先閱讀背面之注意事項再填寫本頁) .— 用 刻 蝕 或 室 小 之 用 刻 蝕 變 ， 改 的要 有需 具程 所過 18成 膜形 離一 隔每 及按 2 1 . , 中 10程 膜過 量間 數時 該造 於製 倍 且 兩 ， 要雜 需複 , 程 時過 加造 增製 量 ， 數此 的因 片 ， 肋程 果過 如匆 ， 蝕 統性 系異 體向 氣各 之的 種 一 供 提 於 在 的 百 其 成 〇 所 題件 問要 的成 本構 成述 造上 製由 加係 增明 生發 產本 長 訂---------峰 經濟部智慧財產局員工消費合作社印製 M 得 化 细 微 件 元 。 成者 達置 能裝 , 憶 時記 同 體 ’ 導 量半 容 的 電本 的成 望造 希製 所低 保降 確現 可實 段 丰 馥 間 決 解 有 ， 備體 具晶 , 電 為之 置成 裝形 憶所 記面 體主 導一 半之 的板 明基 發體 本導 闞半 有在 極的件 電向元 部對容 下極電 的電的 域部上 區下面 極該主 汲與之 或而板 極間基 源中體 之在導 體夾半 晶膜述 電質上 述介在 上電成 於將形 接極 ， 連電之 有部極 具下電 與部 及上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（ A7 B7 ^ Λ； V ft 有 備 具 為 成 形 係 極 電 部 下 述 上 棰 汲 第 或之 極口 原 羯 述直 上垂 在上 質 實 上 域 區 孔 穿 貫 面 主 之 板 基 體等 .， 半膜 述 電 上導 MM1 的 述 上 將 在 設 體 ’ 電隔 導間 狀持 筒保 之膜 壁電 内導 孔II Ϊ 第 穿述 5上 第與 述為 上成 於形 觸有 接具 貫 1Χ 第 第 之 置 位 長 延 直 i 3 上 質 實 面 主 之 板 基 體 導 半 述第 上的 向 孔 孔穿 穿貫 及Μ 膜 i ΐροτ 導 2 上 於 觸。 接者 ’ 徵 時特 同其 之為 域膜 區 電 極専 、汲13 二 極 _ 源膜 電 述導 ± ^ 於第 觸及 接體 為電 成導 形狀 筒 述 絕於 之觸 上接 域係 區膜 極電 汲導 。 或之者 極層徵 源下特 述之其 上内為 在膜面 成電上 形導其 有12在 f 第 — 備 積 . 及 具 — 沈 、 膜 K I 而 δα 亦電， 明 1 膜 發第緣 本，絕 膜述 緣上 導 2 第 於 觸 接 部 下 最 在 係 體 電 導 狀 筒 述 上 〇 Μ者 亦徵 明特 發其 本為 膜 電 穿 貫 2 第 於 大 徑 Ρ 開 其 係 孔 穿 貫 之 11 第 述 上Κ 亦 明 發 本 者 徵 特 其 為 孔 --------------· — I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 其 為 層 上 之 膜 電 導 2 第 於 位 係 膜 電 導 述 上 以 亦 明 發 。 本者 徵 特 孔 穿 貫 1Χ 第 於 大 徑 Ρ 開 其 係 孔 穿 貫 2 第 述 上Μ 亦。 明者 發徵 本特 其 為 導 1 第 於 在 位 係 膜 電 導 2 層 備 上 具 之 在 膜 ， 電 為 法 方 造 4MV 之 置 裝 憶 記 體 第 専 述 半 上 之 Μ明 亦。發 明者本 發徵闞 本特有 其 為 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） τ 3 y 5 b ό 412868 五、發明說明（5 ) 下部電極，及與下部電極將電介質膜夾在中間而與該下部 方 造 製 之 置 裝 憶 記 體 導 半 之 件 元 容 電 的 極 電 部 ： 上括 向 包 對 ， 極中 電法 程 過 之 膜 ; 緣 程絕 過成 的形 體上 晶 域 電區 成極 形汲 面或 主極 1 源 之之 板體 基晶 體電 導述 半上 在在 膜 離 隔 Λ 膜 電 導 2 第 積 沈 次 依 上 膜 緣 絕 述 上 在 程 過 的 膜 電 導 11 第 及 過 第的 述孔 上穿 在貫 ， 的 法上 刻域 蝕區 性極 異汲 向或 各極 由源 述 上 於 □ 開 成 形 膜 電 導 程 (請先閱讀背面之注意事項再填寫本頁) 裝 成 第形 述膜 上離 Μ 隔 述 上 在 法 刻 蝕 性 異 向 各 之 罩 遮 為 作 膜 電 導 程 過 的 孔 穿 貫 之 孔 穿 貫 之 膜 離 隔 及 膜 電 導 1Χ 第 述 上 在 成 形 含 包 在 程 過 之 膜 電 壁 側 積 沈 上 面 主 之 板 基 體 導 半 述 上 之 部 內 刻 蝕 性 異 向 各Μ 予 膜 電 導 2 第 及 膜 電 導 壁 側 述 上 在 上 第對 述， 上時 在同 成之 形體 於電 觸導 接狀 成筒 形的 膜 電 導 第 述 壁過 內的 孔 孔 穿穿 貫貫 之成 膜形 離膜 隔電 及導 2 -----訂----------β 經濟部智慧財產局員工消費合作社印製 程 第 及 11 各區 的極 罩汲 遮或 為極 作源 體述 電上 導達 t\ 狀至 茼成 及形 膜 膜 電緣 導絕 /VI 述 上 對 第 ’ 述刻 上蝕 Μ 性 異 向 上 面 主 之 板 基 趙 専 半 述 上 之 部 内 孔 ; 接 程連 過 述 之上 孔含 接包 連在 的 域 及 以 程 過 的 膜 電 導 3 第 積 沈 程 過 的 極 電 部 下 述 上 成 形 來 膜 電 導 3 第 至 1Α 第 述 上Η 加 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 5 3 9 5 56 A7 B7 五、發明說明（者。 中體 在導 夾半 膜之 質件 介元 電量 將容 及電 ’ 的 極極 sa aaa ΕζΙΓ ΙξϋΙΓ ·· 部部括 下上包 有的 ， 備向中 具對法 在極方 Μ 電造 亦部製 明下之 發該置 本與裝 而憶 間記 程 過 之 膜 5 緣 程絕 過成 的形 體上 晶域 電區 成極 形汲 面或 主極 一 源 之之 板體 基晶 體 電 導述 半上 在在 電 第上穿 積在貫 沈，的 ， 法上 上刻域 膜蝕區 緣性極 絕異汲 述向或 上各極 在由源 述 上 第的 於 Ρ 開 5 成 程形 過膜 之電 膜導 程 過 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 沈 第 - 述上 上面 在主 成之 形板 含基 包體 在導 半 述 上 之 部 内 之 孔 穿 貫 之 膜 電 導 過 之 膜 電 壁 側 積 形 於 觸 接 ; 成 程形 程 過 之 揸 ββ 電 J»導 Ms [ 的 異 :壁 向 I 内 以孔 予穿 貫 膜1 S 之 膜 帛li 0 ^ 則導 0 1 述第 上述 將上 在 成 2 第 及 膜 離 隔 積 沈 次 依 上 面 主 之 板 基 體 導 半程 述過 上之 在膜 電 導 . --線· 經濟部智慧財產局員工消費合作社印製 導 狀 筒 述 上 在 繞 圍 , 程 時過 2 視的 第所罩 述向遮 上方的 在的狀 , 面 形 術主的 技之壁 版板内 製基之 相體部 照導下 用半最 述體 上電 於 直 5 從 成 形 上 膜 電 導 形 膜 電 専 2 第 述 上 在 刻 蝕 性 異 向 各 的 罩 遮程 述過 上的 用孔 使穿 貫 成 性形 異膜 向緣 各絕 行述 實上 .， 膜對程 緣，過 絕時之 及同孔 膜之接 - J 雔丑a 隔穿的 述貫域 上成區 對形極 而膜汲 罩離或 遮隔極 述述源 上上述 用在上 使，達 刻到 蝕成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 9-5^6 412868 A7 _B7_五、發明說明（7 ) 在包含上述連接孔内部之上述半導體基板之主面上， 沈積第3導電膜的過程；以及 程 過 的 極 電 部 下 述 上 成 形 來 膜 電 専 3 第 至 1 第 述 上Η 加 者 極 電 部 下 成 形 而 膜 電 導 3 第 至 1Χ 第 述 上Η 加Μ 亦 明 發 本 電 導 3 第 至 IX 第 述 上 對 而 罩 遮 之 狀 形1 同 用 使 含 包 係 程 過 的 者 徵 特 為 程 過 之 刻 蝕 性 異 向 各 行 實 膜 離 隔 及 膜 極徵 電特 部為 下程 成過 形之 而膜 膜離 電隔 専去 3除 第刻 述蝕 上式 Η 濕 加用 Μ使 亦含 明包 發係 本程 過 的 者 0 形 之 明 發 施 管 裤 形 之 0 管 下 如 明 說 1Α 態 形 施 實 明 發 本 將 圖 3 第 至 圖 1Χ 第 據 根 玆 態 ’ 形中 施圖 實1 明 發 本 示 顯 係 圖 (請先閱讀背面之注意事項再填寫本頁) 圖 面 剖 分 部 第要 主 之 造 構 置 裝 憶 記 體 導 半 之 第 在 板 基 矽 之 型 Ρ 如 例 為 化 氧 部 局 矽 用 使 如 例 係 ο η 膜 離 分 件 元 的 成 形 法 經濟部智慧財產局員工消費合作社印製 膜 緣 絕 閘 之 成 所 膜 化 氧 熱 由 如 例 由 藉 係 ， 板 極基 電 矽 閘在 為成 3形 而 者 分 部 - 之 線 字 為 成 時 同 之 上 例 係 構 層 積 的 成 所 b 3 膜 鎢 化 矽 的 層 上 及 a 3 膜 矽 晶 多 之 層 下 由 如 極 汲 、 極 源 之 型 N 如 例 之 面 主 之 1 板 基 矽 在 成 。 形 成為 構6 所 5 體 造 之 型 道 極通電“ 為 网 7 述。 上態 在狀 為的 成向 形對 係相 其互 ， 而 域間 區 中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 面 下

於體 位 晶 棰電 電型 閘效 該場 將0S 7 39 5 56 A7 _B7五、發明說明（8 ) ，係形成在上述矽基板1之主面之元件分離膜2所圍繞的區 域內’而具有閘電極3、閘極絕緣膜4M及源極、汲極區域 係 8 5 域 區 極 源 與 為 成 形 膜 矽 晶 多 層 〇 下成 由 構 如所 例體 係造 ’ 構 線層 元積 位之 的成 觸所 接8b 膜 鎢 化 矽 層 上 及 域 區 極 汲 在 有 備 具 係 6 域 區 極 汲 上 極例 源 ， 在膜 成緣 形絕 ， 間 a ί 9 層 孔的 接成 連所 的膜 口 化 氧 矽 如 例 上 3 線 元 位 該 在 成 線形 字及 在 ， 成91 形膜 , 緣 如絕 第 的 線 元 位 有 成第 形之 層 上 其 時 同 之 上 8 膜 緣 絕 間 曆 2 間構 層所 -—I — — — — — — — 111 — I — (請先閲讀背面之注意事項再填寫本頁) 成之 膜 ， 緣之 錄孔 接 tone 键 之 第92 在膜 成緣 形絕 由間 係 層 a 2 L9第 孔 接及 連 3 述91 上

絕 間 層 T—H 孔 接 之 部 分 部 所 a 成 構 孔 接 連第13 由之、 藉述12 係下膜 14有電 具導 係的 膜 電 導 3 S第 極 ' 電 2 部第 下及 的 ’ 6 1 域 區 極 汲 於 接 I 逋 而 禮 ααβ 電 導 狀 筒 線 第 域 區 極 汲 在 體 電 導 的 成 所 膜 矽 晶 多板 由基 如矽 例述 係上 10對 膜 電 導 上 6 有 具 第 之 Ρ 開 直 垂 上 質 實 面 主 經濟部智慧財產局員工消費合作社印製 a 時 10同 孔之 穿壁 貫內 體 電 導 狀 简 又 第 於 °1¾ 觸 接 部 下 最 在 的 觸 接 第12 於膜 觸 電 接 係 之 a ο 11 孔 穿 貫 體 電 導 的術 成技 所刻 膜蝕 矽性 晶異 多向 由各 孔 接 逋 的 ’ 口線 開 元 面位 導 2 如 例 及 術 技 版 6 觸 接 係 2 1 膜 電 導 2 第 表 5 域 區 極 源 在 成 形 1X 9 膜 緣 絕 間 層 該 在 為 成 將 上 11 板 基 矽 之 孔 接 tone 缠 該 含 包 在 用 b 8 膜 0 化 矽 之 用 化 阻 電 低 及 a 8 膜 矽 晶 多 如 例

的 望 希 所 為 成 形 術 技 版 製 相 照 的 常 通 用 積 沈 次 依 法 D V C 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 412868 A7 _B7_ 五、發明說明（9 ) 的電路圖案來形成位元線8。 接著*在矽基板1上之全面，例如用CVD法依次沈積 例如由TEOS氧化膜所成的層間絕絕膜92，例如含有不純物 的多晶矽膜所成而其厚度約為0.1微米的第2導電膜12，例 如由BPSG膜所成之其厚度約為0.1微米的隔離膜18，及例 如含有不純物的多晶矽膜所成而其厚度約為0.2微米的第1 導電膜10。 其次，如第2圖（c)所示，在第1的導電膜10上，用照 相製版技術形成具有在汲極區域6上開口之孔之光阻層所 成的遮罩19。該時，孔之開口徑係可設定成為照相製版技 術之下限值，然而，為了要確保焦點深度等之加工容限起 見，例如使用KrF受激準分子激光器（excimer laser)的照 相製版技術時，設定成為約0.3微米的開口徑。 接著•用光阻遮罩19的反應性離子蝕刻（RIE)技術， 選擇性蝕刻上述第1導電膜10而形成開口徑約0.3微米的孔 1 0 a 0 其次，如第2圖（d)所示*用灰燼化（ashing)技術除去 光阻遮罩19* Μ上述形成有孔的第1導電膜10作為遮罩的 反應性雔子蝕刻技術來選擇性蝕刻隔雠膜18而形成開口徑 約0.3微米的孔18a。 其次，如第3圖（a)所示，在矽基板1上之全面*例如用 CVD法沈積其厚度約0.075微米的•由含有不純物的多晶矽 膜所成的，在K後的過程中將成為茼狀導電體11的側壁導 電膜20。 -----------r 10 --------訂---------^、 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 9 39 5 56 A7 _B7_ 五、發明說明（1(>) 其次，如第3圖（b)所示，用反應性離子蝕刻技術，蝕 刻上述側壁専電膜20而形成茼狀導電體11的同時，再繼鑛 性 擇110. 選體為 , 電約 刻導度 蝕狀厚 第 刻 蝕 地 板 基 矽 對 之 。 之 a 部 12下 孔最 成面 形剖 來之 2 ] 1 向 膜方 電直 導華 2 1 筒 時 該 之 邊 米 微 圖 3 第 如 次 其 第 用 使 示 所 膜 電 専 之 2 第 術域 技區 刻極 蝕汲 子達 雜 至 性成 應形 反 ， 的92 罩及 遮91 為膜 緣 絕 間 層 述 上 刻 及蝕 Μ 性 ’ 擇 12選 作 1* 1Χ 體 電 導 狀 筒 6 的 器 光 激 子 分 準 〇 激 C0 受 9 F 孔ΚΓ 接用 連使 的比 成成 所形 2a可 9 及长 a" 9 微 孔15 接0. 連為 由約 之徑 Π 之 a 9 孔 接 适 該 tone 璉 的□ 開 的 小 更 徑 P 開 的 度 限 小 最 的 成 形 所 術 技 版 〇 製da 相孔 照 接 板 基 矽 在 著 接 的 米 微 的 CV成 用所 如膜 例矽 ， 晶 面多 全的 的物 上純 .不 有 含 由 法 第 約膜 度電 厚導 積的 2J 沈 光 成 形 術 技 版 製 相 照 用 上 3 IX 膜 電 導 的 3 第 在 者 再 罩 遮 阻 (請先閱讀背面之注意事項再填寫本頁) 裝 訂. -線· 經濟部智慧財產局員工消費合作社印製 第 刻 蝕

次 依 來 術 技 2 刻第 蝕及 子18 濉膜 性維 應隔 反 、 的10 罩 ， 遮13 阻膜 光電 該導 用之 使IM 第 膜 電 導 之 由 去 除 地 性 擇 選。 4 » 1* 術極 技電 淨部 洗下 式成 濕形 的而 氣18 蒸膜 HF離 用隔 利的 ’ 成 後所 之膜 接 ’ 電 15部 膜上 件 元 容 電 的 型 層 積 用CV成 如用形 例 ， ， ，者16 著再極 搔膜 電矽 部 晶 下多 在長 法成 VD法 質成 介形 電來 成右 形左 面米 表撤 J 5 的 1 所 圖 1X 第 如 造 製 來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 39556 412868 A7 _B7_五、發明說明（11)示的半導體記憶裝置。本實施之形態1所具有的效果為，可抑制元件的微细 異 向 各 少。 減間 可時 , 造 例製 往短 Μ 締 於及 較本 相成 且造 , 製 低 低 降減 之可 量而 容數 電次 的之 致刻 所蝕 化性 -f 2 言 1 而孔 態 體及 形 具11。 之 體數施 電次 《 a 導 狀 筒 成 形 可 中 程 過 刻 蝕 性 異 向 各 次! 在 此 因 較 相 形 情 的 往Μ 程 過 減 削 可 圖 6 第 至 圖 4 第 據 根 茲 如 明 說 2 態 形 施 實 之 明 發 本 就 -----------κ I . 裝--- (請先閱讀背面之注意事項再填寫本頁) 下 之 2 態 形 施 實 之 明 發 本 示 顯 係 圖 圖 面 剖 分 部 要 主 第之 造 構 中 圖 4 第 在 之 置 裝 憶 記 體如 導例 半為 基 矽 的 型 板膜 用 如 例 為 離 分 件 元 的 上 面 主 1* 板 基 矽 在 成 形 法 S ο 膜 緣 絕 閘 之 成 所 膜 化 氧 熱 由 如 例 由 藉 係 , 板 極基 電矽 閘在 為成 3形 而 者 分 部 一 之 線 字 為 成 時 同 之 上 11 例 係 經濟部智慧財產局員工消費合作社印製 構 層 積 的 成 所 b 3 膜 鋳 化 矽 的 層 上 及 a 3 膜 矽 晶 多 。 之成 層 構 下所 由體 如造

之 1X 面 主 極 電 閘 板述 基上 矽在 在為 成 成 形形 為係 6 卜域 區 極 極 源 之 型 N 如 ， 例面 ’ 下 之之 3 汲 位 極 電 閘 該 將 晶 電 型 效 場 S ο Μ 之 型 道 通 Ν 為 7 ο 態 狀 的 向 對 相 互 而 間 中 於 的 繞 圍 所 2 膜 離 分 件 元 之 面 主 之 1Α 板 基 矽 述 上 在 成 形 係 體 區 極 汲 r 極 源 及 4 膜 緣 絕 極 閘 r 3 極 電 閘 有 具 而 » 〇 ] 6 内 域5· 區域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 39 5 56 經濟部智慧財產局員工消費合作社印製 A7 B7 12 五、發明說明（） 8係形成為與源極區域5接觸的位元線，係例如由下層 多晶矽膜8a及上層矽化鎢膜8b所成之積層構造體所構成。 9係具備有在汲極區域6開口的連接孔9a*形成在源極 ，汲極區域5· 6上的例如矽氧化膜所成的層間絕緣膜，例 如，形成在字線3上之同時其上層形成有位元線的第1層間 絕緣膜91，及形成在該位元線8上之第2層間絕緣膜92所構 成。上述連接孔9a係由形成在第1層間絕緣膜91之連接孔 之一部91a，及第2層間絕緣膜92之連接孔之一部分92a所 構成。 14係藉由連接孔9a而連接於汲極區域6的下部電極， 係具有下述之第1導電膜10，筒狀導電體11、及第2、第3 専電膜12，13。 第1導電膜10係例如由多晶矽膜所成的導電體，具有 在汲極區域6上對上述矽基板1主面實質上垂直開口之第1 貫穿孔10a。又，筒狀導電體11係接觸於第1貫穿孔10a之 內壁而由例如多晶矽膜所成的専電體。第2導電膜12係與 第1導電膜10保持間隔的狀態形成在其上面之例如由多晶 矽膜所成的導電體，係具備有第2貫穿孔12a其為，設在上 述第1貫穿孔10a向矽基板1主面垂直延長的位置。第3導電 膜13為接觸於汲極區域6，藉由連接孔9a而延伸於第2導電 膜12上而由例如多晶矽膜所成的導電體。 17為電容元件，係形成在矽基板1上而具有上逑下部 電極14，及將電介質膜15夾在中間而與該下部電捶14對向 的上部電極16。 --------I----裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） η 39 5 5» ΚΙ 412868 Β7_ 五、發明說明（13 ) 玆根據第5圖及第6圖，將具有上述構成的半導體記憶 裝置的製造方法說明如下。第5圖及第6圖係按過程的順序 依次顯示半導體記憶裝置之製造方法之主要部分剖面圖。 首先，如第5圖U)所示，例如在P型之矽基板之一主面 之所希望位置，係如用LOCOS法來形成厚度0.4微米左右之 元件分離膜2，在矽基板1的表面，例如用熱氧化法形成由 厚度0.01微米之矽氧化膜所成的閘極絕緣膜4，其上面用 CVD法依次沈積例如多晶矽膜3a及矽化鎢膜3b成為閘極電 極3，用通常的照相製版技術及各向異性蝕刻技術形成為 所希望的電路圖案來形成成為為字線之一部分之閘電極3 0 接著，K該字線3及元件分離膜2作為遮罩，實行例如 磷或砷離子植入，在矽基板1的主面形成N型之源極區域5 及汲極區域6，製成N型通道的M0S場效型電晶體7。 其次，如第5圖（b)所示，在矽基板1上例如用CVD法全 面形成由TE0S氧化膜所成的層間絕緣膜91，用通常的照相 製版技術及各向異性蝕刻技術，在該層間絕緣膜91形成在 源極區域5表面開口的連接孔，在包含該連接孔之矽基板1 上，將成為位元線的例如多晶矽膜8a及低電阻化用之矽化 鎢膜8b，用CVD法依次沈積，用通常的照相製版技術形成 為所希望的電路圖案來形成位元線8。 接著，在矽基板1上之全面·例如用CVD法依次沈積例 如由TE0S氧化膜所成的層間絕膜92*例如含有不純物的多 晶矽膜所形成而其厚度約為0.1微米的第1導電膜10，在第 *---I---^--------訂---------% (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 39556 A7 A7 選 , 孔 術的 技米 刻微 蝕.3 子Z I 約 離 性口 應 I 兩 反R 成 的 1 形 K2而 蔽 ο 遮L 阻 光 用 使 第 K 述 , 上 著刻 接蝕 性 擇 膜 電 導 B7 五、發明說明ί4 ) 1的導電膜10上•用照相製版技術，形成具有在第1的導電 膜10上開口的孔的光阻所成的遮罩21。 此時，孔之開口徑係可設定成為照相製版技術之下限 值，然而，為了要確保焦點深度等之加工容限起見，例如 使用KrF受激準分子激光器（excimer laser)的照相製版技 術時，設定成為約0.3微米的開口徑。在該照相製版過程 中，由多晶矽膜所成的第1導電膜10係發揮防止反射塗覆（ ARC)的功能，有助於正確地開其開口徑小的孔的同時，不 需另外的ARC構件的關係，在製造成本方面也有用。 10a。 其次*如第5圖（c)所示·用灰燼化技術除去光阻遮罩 21，接著，在矽基板1上的全面，例如用CVD法沈積其厚度 約為0.075微米的，含有不純物的多晶矽膜所成的，在K 後的過程中成為筒狀導電體11的側壁導電膜20。 其次•如第5圖（d)所示，用反應性離子蝕刻技術，將 上述側壁導電膜20予Μ反覆蝕刻來形成筒狀導電體11。筒 狀導電體11之對矽基板1垂直方向之剖面最下部之一邊之 厚度係約為0.07 5微米。 其次，如第6圖（a)所示，例如由BPSG膜所成而在第1 導電膜上的厚度約為0.1微米的隔離膜18，K及例如由含 有不鈍物的多晶矽膜所成而其厚度約為0.1微米的第2導電 膜12，依次例如用CVD法沈積之。 I-----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) Ί 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 395 5 6 A7 412868 B7_ 五、發明說明（15) 接著，在第2導電膜12上，用照相製版技術形成具有 在汲極區域6上開口的孔的光阻層所成的遮罩22。該時， 將該孔形成為*從矽基板1的主面垂直的方向所視時，圍 繞筒狀導電體11之最下部的內壁，即該筒狀導電體11內壁 之最小之開口徑的部分的形狀。 其次，如第6圖（b)所示，Μ使用上述光阻遮罩22的反 應性離子蝕刻技術，選擇性地蝕刻上述第2導電膜12來形 成孔1 2 a。 接著，使用上述光阻遮罩22作為遮罩的反應性離子蝕 刻技術*選擇性蝕刻隔離膜18，層間絕緣膜91及92，形成 孔183及到達汲極區域6之由連接孔91a及92a所成的連接孔 9a。該連接孔9a之開口徑約為0.15微米，可形成比使用 KrF受激準分子激光器的照相製版技術所形成的最小限度 的開口徑更小的開口的連接孔9a。 其次•如第6圖（c)所示，用灰燼化技術除去光阻遮罩 ------------- 裝--------訂---------i% (請先閱讀背面之注意事項再填寫本頁) 面 全 的 上 1Α 板 基 砂 在 著 接 約 度 厚 積 沈 法 D V C 用 的 米 微 5 ο 為 導 3

3 1X 膜 S 經濟部智慧財產局員工消費合作社印製 阻 光 成 行 第來 的術 成技 所版 膜製 矽相 晶 照 多用 的’ 物上 純13 不膜 有電 含導 3 ，第 在 者 再 罩 3 遮第 膜 刻 蝕 次 依 術 技 刻 蝕 子 離 性 應 反 的 罩 遮 阻 光 該 用 使 Μ 3 11 膜 電 導 2 第 膜 電 導 IX 第 及 8 11 膜 離 隔 2 去 除 地 性 擇 選 術 技 淨 洗 式 濕 的 氣 蒸 F Η 用 利 後 之 極 電 部 下 成 形 而 8 1± 膜 離 隔 的 成 所 膜 用 如 例 著 接 用 者 再 極 電 矽 部 晶 下 多 在長 法成 VD法 ο 膜 質成 介形 電來 成右 形左 面米 表微 J 5 的 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 39 556 A7 _B7_五、發明說明（16)上部電極16，形成積層型的電容元件17來製造如第1圖所 示的半導體記憶裝置。 所 2 降減 態之可 形畺而 之容數 施電次 實的之 本致刻 所蝕 化性 细 微 的 件 元 制 抑 可 為 效 的 有 具 異 向 各 少。 減間 可時 , 造 例製 往短 以縮 於及 較本 相成 且造 , 製 低低

及 。 18數 孔次 成程 形過 可減 中削 程可 過， 刻形 蝕情 性的 異注 向以 各於 次較 一 相 在， ’ 此 言 因 而 ， 登 a S 9 具孔 接 k_DC 係 關 2 的 態9a 形孔 之接 施連 實成 本形 , 可 又22 罩 遮 阻 光 由 係 ΊΑ 態 形 之 施 實 於 較 相 因 之 2 11 膜 電 専 2 第 免 避 可 之 2 IX 膜 電 導 2 第 該 使 可 有 少 減 之 膜 的 致 所 。 刻果 蝕效_^ 性的i 異化i 向膜1 各薄s_ 有； 備體 具晶 ,電 為之 置成 裝形 憶所 記面 體主 導一 半之 的板 明基 發體 本導 闞半 有在 極 ’ 電極 部電 下部而 的上 .， 域的件 .區 向元 極對容 汲極電 或電的 極部上 源下面 之該主 體與之 晶而板 電間基 述中體 上在導 於夾半 接膜述 連質上 有介在 具電成 將形 及 且 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) . 線- 經濟部智慧財產局員工消費合作社印製 上導 π第;; 區穿 貫 極II 汲第 或之 極口 源開 述直 上垂 在上 成質 形實 係面 極主 電之 部板 下基 述體 上導 半 述 膜為 電 成 述的時 上孔同 與半第 向 為 形穿之 U 有？ 貫域 — 穿 2 £1 電 具 區 貫第ig導 ,1 極 3 體第 Ϊ 汲第 置 電述或之 導上W極膜 狀將 „ 源電 長 筒在 — 述導 之Ι5Ι3£±Μ2 壁，直於第 g i垂Βί及 内隔上®βι 孔間f接 穿持® Μ@ 實 導 1Μ保®成Ϊm ^ i ^ Η 述?m之¾述 上 S 板 I 上K ^ K 觸述體 Η 觸 接上導2¾接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

TaTbo 412868 A7 _B7_五、發明說明（1 7 ) 其特徵的闞係，其效果為，可確保所希望電容量且能逹成 微细化元件之同時，可實現製造成本之降低者。 備向 具對 在極 - 電 為部 法下 方該 造與 製而 之間 置中 裝在 憶夾 記膜 體質 導介 半電 之將 明及 發， 本極 闞電 有部 下 有 中 法 方 造 製 之 置 裝 憶 記 體 導 半 之 件 元 容 電 的 極 電 部 ： 上括 的包 程 過 的 體 晶 電 成 形 面 主 - 之 板 基 體 導 半 在 程 過 之 膜 緣 絕 成 形 上 域 區 掻 汲 或 極 源 之 體 晶 電 述 上 在 及 膜 離 隔 ' 膜 電 導 2 第 積 沈 次 依 上 膜 緣 絕 述 上 在 程 過 的 膜 電 専 1X 第 上 於 P 開 成 形 膜 電 導 1 第 述 上 在 法 刻 蝕 性 異 向 各 由 程 過 的 孔 穿 貫 的 上 域 區 極 汲 或 極 源 述 上 在 法 刻 蝕 性 異 向 各 之 罩 遮 為 作 膜 電 導| 1 貫 第成 述形 上膜 M離 隔 述 程 過 的 孔 穿 內 之 孔 穿 貫 之 膜 離 隔 及 膜 S 導 11 第 述 上 在 成 形 含 包 在 程 過 之 膜 I ΙζίΟΓ 壁 側 積 沈 上 面 主 之 板 基 體 導 半 述 上 之 部 (請先閱讀背面之注意事項再填寫本頁) --- 裝 訂---------嫜 經濟部智慧財產局員工消費合作社印製 刻 蝕 性 異 向 各 Μ 予 膜 電 導 2 第 及 膜 電 導 壁 側 述 上 將 壁 内 孔 穿 貫 之 膜 離 隔 及 膜 電 導 1Χ 第 述 上 在 成 形 於 觸 接 成 形 過 的 孔 穿 貫 成 形 膜 電 導 2 第 述 上 對 時 同 之 0 電 導 狀 筒 的 程 向 各 的 罩 遮 為 作 體 電 導 狀 荷 及 膜 電 導 2 第 及 11 第 述 上 的 域 區 極 汲 或 極 源 述 上 達 到 成 形 膜 緣 絕 述 上 ·， 對程 , 過 刻之 蝕孔 性接 異連 本紙張尺度適用t國國家標準（CNS)A4規格（2W X 297公釐）

TT 3 9 5 5 6 .18 B7 A7 Η Η 五、發明說明（ 在包含上述連接孔内部之上述半導體基板之主面上 沈積第3導電膜的過程；W及 第 述 上 Η 加 為 I 效 其 此 因 程且 過量 的容 極電 電的 部望 下希 述所 上保 成確 形可 來種 膜一 電造 導製 13夠 至 置 裝 體 導 半 的 本 成 造 0 低 降 現 實 可 時 同 之 件 元 化 细 微 可 者 與置 而裝 間 憶 中記 在體 夾導 膜半 質之 介件 電 元 將容 及電 ’ 的 極極 電電 部部： 下上括 有的包 備 向 ， 具對中 在極法 , 電 方 又部造 下 製 該之 程 過 之 ; 膜 程緣 過絕 的成 體形 晶 上 電域 成區 形極 面 汲 主或 一 極 之源 板之 基體 體 晶 體 電 導述 半上 在在 程 過 之 膜 電 導 1Α 第 積 沈 上 膜 緣 絕 述 上 在 上 於 □ 開 成 形 膜 電 導I; 1 程 第過 述的 上孔 在穿 . 貫 法的 刻 上 触域 性 區 異極 向汲 各或 由 極 源 述 程 過 之 膜 電 f 壁 等 i 1 側 第積 述沈 上 ， 在上 成面 形主 含之 包板 在基 體 導 半 述 上 之 部 内 孔 穿 貫 之 膜 電 --------------裝—— (請先閲讀背面之注咅？事項再填寫本頁) •線 經濟部智慧財產局員工消費合作社印製 形 於 觸 接 成 形 刻 蝕 性 異 向 各 Μ 予 膜 電 導 壁 側 述 上 將 上 面 主 之 板 基 揖 S 導 導 1 7ΓΓ 第述 述上 上在 在 成 孔 穿 貫 之 膜 電 程 過 之 體 電 導 狀 筒 的 壁 2 第 及 膜 離 隔 積 沈 次 依 於 直 垂 從 成 形 上 膜 電 導 2 第 述 上 在 術 技 ; 版 程製 過相 之 照 膜用 電 導 電 導 狀 筒 述 上 在 繞 圍 時程 察過 觀的 向罩 方遮 的的 面狀 主形 板的 基壁 體内 専部 半下 述最 上體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

TE T9bFe •Λ A7 B7 五、發明說明Π9 ) 使用上述遮罩的各向異性蝕刻，在上述第2導電膜 形成貫穿孔的過程； (請先閱讀背面之注意事項再填寫本頁) 使用上述遮罩而對上述隔離膜及絕緣膜實行各向異性 蝕刻，在上述隔雛膜形成貫穿孔之同時，對上述絕緣膜形 成到達上述源極或汲極區域的連接孔之過程； 在包含上述連接孔内部之上述半導體基板主面上，沈 積第3導電膜的過程；Μ及 加工上述第1至第3導電膜來形成上述下部電極的過程 。因此，其效果為，能夠製造一種可確保所希望的電容量 且可微细化元件之同時，可實現降低製造成本的半導體裝 置者。 圃式》簡罝謝明 第1圖係顯示本發明實施形態1之半導體記憶裝置構造 之主要部分剖視圖； 第2圖（a)至（d)係按過程順序顯示本發明實施形態1之 半導體記憶裝置之製造方法之主要部分剖視圖； 經濟部智慧財產局員工消費合作社印製 第3圖（a)至（c)係按過程順序顯示本發明實施形態1之 半導體記憶裝置之製造方法之主要部分剖視圖； 第4圖係顯示本發明實施形態2之半導體記憶裝置之構 造之主要部分剖視圖； 第5圖（a)至（d)係按過程順序顯示本發明實腌形態2之 半導體記憶裝置之製造方法之主要部分剖視圖； 第6圖（a)至（c)係按過程順序顯示本發明實施形態2之 半導體記憶裝置之製造方法之主要剖分剖視圖； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 19 39 556 412868 A7 B7 五、發明說明（2Q) 第7圖（a)至（c)係按過程順序顯示先前之半導體記憶 裝置之製造方法之主要部分剖視圖； (請先閱讀背面之注意事項再填寫本頁) 第8圖（a)至（c)係按過程順序顯示先前之半導體記憶 裝置之製造方法之主要部分剖視圖； 第9圖（a)至（c)係按過程順序顯示先前之半導體記憶 裝置之製造方法之主要部分剖視圖。 鼷號夕說明 經濟部智慧財產局員工消費合作社印製 1 矽 基板 2 元 件分離膜 3 閘 電極 3 a 多 晶矽膜 3b 矽 化金屬膜 4 閘 極絕緣膜 5 源 極區域 6 汲 極區域 7 (MOS場效型）電晶體 8 位 元線 8a 多 晶矽膜 8b 矽 化金羼膜 9a,91a,92a 連 接孔 10 第1導電膜 10a 第 1貫穿孔 11 苘 狀導電體 12 第2導電膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 20 39 556 ^12868 A7 _B7_ 2 1 五、發明說明（） 12a 第2貫穿孔 3 4 5 6 7 8 1X 1 1 11 1 1 膜 電 導 3 第 極 電 部 下 膜極 質 電 介 部 電上 件 元膜孔 量離穿 容隔貫 9 ο 1 2 膜 罩電 遮導 阻壁 光側 罩 遮 (請先閱讀背面之注意事項再填寫本頁) 1 2 9 9 膜膜 緣緣 絕絕 間間 層層 裝·-------訂---------.^ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 9 5 5 6

Claims (1)

1. 六、申請專利範圍 1. 一種半導體記憶裝置，具備有： 部 下 的 ; 域 逋區 晶 極 電汲 之或 成極 形源 所之 面體 主晶 1 電 之述 板上 基於 體接 導連 半有 在具 的容 向電 對的 極上 電面 部主 下之 該板 與基 而體 間導 中半 在述 夾上 膜在 質成 介形 電而 ， 將，中 及極其 , 電 ， 極部件 電上元 之 板 基 體 導 半 述 : 上 有於 備 ， 具上 為域 成區 形極 係汲 極或 電極 部源 下述 述上 上在 導 1*導 第狀 的简 孔之 穿壁 貫 内Z1 貫 □ 1 開第 直述 垂上 上 於 質觸 實接 面 主 膜 電 體 電 上 長 將延 在直 設垂 , 上 隔質 間實 持面 保主 膜之 電板K; 帛 *li 1 ® 1 第 — 専 ® 導2^ ^ Μ 與 H-h孔 為 成向穿 形孔2W 形穿 有 t 第 貫 具 1 之 第置 述位 及 觭 接 時 〇 同膜 之電 域導 區 極 汲 或 極？ 導 源2¾ 述第 上及 於體 觸電 接導 為狀 成筒 形述 上 於 3 第 之 膜 電 備 具 中 其 置 裝 憶 記 體 導 半 之 項 IX 第 圍 範 利 專 請 申 如 2 有 (請先閲讀-f面之注音？事項再填寫本頁) 裝 i線 經濟部智慧財產局員工消費合作社印製 觸 接 係 膜 膜電 緣専 絕的 之層 上下 域之 區内 極膜 汲 電 或導 -I 2 極 及 述 瞑 上 aaa ΙΕΦΓ 在 導 成Θ 形第 述 上 中 其 置 裝 憶 1E 者體 面 S 上導 1 E- 其 之 在 W 項 積 1 沈第 而圍 膜範 緣利 絕專 述請 上 申 於如 3 述 上 中 〇 其。 者，者 膜置膜 電裝電 導憶導 2記2 第II第 於導於 罾之罾 部 — 部 1 項 1 下 2 下 最第最 在圍在 係範係 賭利體 電專電 導請導 狀申狀 简如筒 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 9550 as B8 C8 D8六、申請專利範圍第1導電膜的過程；用各向異性蝕刻法，在上述第1導電膜形成開口於 在 法 刻 蝕 性 I;異 程 3 向 過 f 的各 孔 穿im ί 遮 貫為 的作 上 域膜 8 區電 SCS 極 1 汲第 或述 極上 源 Μ 述 上 ; 電 g導± 過1«面 的第主 孔述之 穿上板 貫在基 成成體 形形導 膜含半 離包述 隔在上 述 之 上 部 穿 貫 之 膜 離 隔 及 膜 過 之 膜 電 導 壁 側 積 沈 程 刻 蝕 性 異 向 各 予 膜 電 導 2 第 及 膜 電 導 壁 側 述 上 將 孔穿 穿貫 貫 成 之形 膜膜 離電 隔導 及2 I 第 膜 述 罨 ItiJ 1 對 第 ， 述時 上同 在之 成體 形電 於導 觸狀 接筒 成的 形壁 , 内 2 第 及 1* 第 ; 述 程上 過 Μ 的 孔 對 刻 蝕 性 異 向 各 的汲 罩或 遮極 為源 作述 體上 罨達 導到 狀成 筒形 及膜 膜緣 電絕 導述 上 面 主 之 板 基 § 0 導 半 述 上 之 部 ; 内 程孔 過接 之連 孔述 接上 連含 的包 域在 區 極 及 Μ --- (請先閱讀-f面之注意事項再填寫本頁) . --線. 經濟部智慧財產局員工消費合作社印製 的 極 電 部 下 述 上 成 形 來 瞑 ;電 程 過 3 的第 膜至 s 1 罨第 導 ί 3" 第上 積工 沈加 上 電 部 下 有 備 具 在 係 法 方 造 製 费a 之 置 裝 憶 記 揸 。 導 者半 程 種 過 一 上包 的 ， 向法 對方 極造 電製 部之 下置 該裝 與 憶 而記 間 艟 中導 在半 夾之 膜件 質，.元 介容 將的 及極 ’ 電 極部 括 程 過 的 體 晶 電 成 形 面 主 1 之 板 基 體 導 半 在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 9^5 5 6 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 5. 如申請專利範圍第1項之半導體記憶裝置，其中，上述 第1貫穿孔係其開口徑大於第2貫穿孔之開口徑者。 6. 如申請專利範圍第2項之半導體記憶裝置，其中，上述 第1貫穿孔係其開口徑大於第2貫穿孔之開口徑者。 7. 如申請專利範圍第3項之半導體記憶裝置，其中，上述 第1貫穿孔係其開口徑大於第2貫穿孔之開口徑者。 8. 如申請專利範圍第4項之半導體記憶裝置•其中，上述 第1貫穿孔係其開口徑大於第2貫穿孔之開口徑者。 9. 如申請專利範圍第1項之半導體記憶裝置，其中，上述 第1導電膜係位於第2専電膜之上層者。 10. 如申請專利範圍第1項之半導體記憶裝置，其中，上逑 第2貫穿孔係其開口徑大於第1貫穿孔之開口徑者。 11. 如申請專利範圍第2項之半導體記憶裝置，其中，上述 第2貫穿孔係其開口徑大於第1貫穿孔之開口徑者。 12. 如申請專利範圍第1項之半導體記憶裝置，其中，上述 第2導電膜係位於第1導電膜上層者。 13. —種半導體記憶裝置之製造方法，係在具備有下部電 極，及將電介質膜夾在中間而與該下部電極對向的上 部電極的電容元件之半導體記憶裝置之製造方法，其 中，包括： 在半専髀基板之一主面形成電晶體的過程； 在上述電晶體之源極或汲極區域上形成絕緣膜之 過程； 在上述絕緣膜上依次沈積第2導電膜、隔離膜，及 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 21 395 56 -----------,--裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) ^12868 A8 B8 C8 D8 六、申請專利範圍 在上述電晶體之源極或汲極區域上形成絕緣膜之 程 過 於 P ; 成 程形 過膜 之電 膜導 電II ί 第 導 1?述 第上 積在 沈， , 法 上 刻 膜蝕 緣性 絕異 述向 上各 在由 述 上 之 遇 孔.a ？ 之 程 膜 賃iss W膜導 &電_ 罾導M 貫 1 積 的第沈 上述 ， 域上上 區在面 極成主 汲形之 或含板 極包基 源在體 述 導 上 半 刻 蝕 性 異 向 各 予 膜 電 導 壁第 側述 述上 上在 將成 形 於 觸 接 成 形 之 體 電 導 狀 筒 的 壁 内 孔 穿 貫 之 膜 電 導 (請先閱讀臂面之注意事項再填寫本頁) 程 過 及 膜 離 隔 積 沈 次 依 上 面 主 之 板 基 體 導 半 述 上 在 程 過 之 膜 電 導 2 第 直 1 垂 從 成 形 上 膜 電 導 2 第 述 上 在 術 技 版 製 相 照 用 述 上 在 繞.，第 園程述 , 過 上 時的在 察罩 ， 觀遮刻 向的蝕 方狀性 的形異 面的向 主壁各 之内的 板部罩 基下遮 體最述 導體上 半電用 述導使 上狀 於苘 導 2 膜 電 -1 衣--------訂---------線 經濟部智慧財產局員工消費合作社印製 向 各 行 實 膜 緣 絕 及 膜 離 隔 述 上 對 ; 而 程罩 過遮 的述 孔上 穿用 貫使 成 形 述程面 上過主 尉之之 , 孔板 時接基 同連體 之的導 孔域半 穿區述 貫極上 成汲之 形或部 膜極內 離源孔 隔述接 述上連 上達述 在到上 ，成含 刻形包 蝕膜在 性緣 異絕 的 極 電 部 下 述 上 成 形 來 膜 ;電 程 f 過 3 的第 膜至 i 1 ϋ帛 導4^1 3 过 第上 積工 沈加 上 及 者 程 過 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 39 556