TW411530B - Metal etching in semiconductor manufacturing process - Google Patents

Metal etching in semiconductor manufacturing process Download PDF

Info

Publication number
TW411530B
TW411530B TW88109004A TW88109004A TW411530B TW 411530 B TW411530 B TW 411530B TW 88109004 A TW88109004 A TW 88109004A TW 88109004 A TW88109004 A TW 88109004A TW 411530 B TW411530 B TW 411530B
Authority
TW
Taiwan
Prior art keywords
etching
layer
metal
metal layer
scope
Prior art date
Application number
TW88109004A
Other languages
English (en)
Inventor
Wei-Ren Tsai
Huei-Jen Yu
Jing-Hua Weng
Dian-Hau Chen
Yi-Ping Li
Original Assignee
Applied Materials Inc
Taiwan Semiconductor Mfg
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc, Taiwan Semiconductor Mfg, Vanguard Int Semiconduct Corp filed Critical Applied Materials Inc
Priority to TW88109004A priority Critical patent/TW411530B/zh
Application granted granted Critical
Publication of TW411530B publication Critical patent/TW411530B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

411530 at ___B7五、發明説明( 發明領域 本發明係有關於一種金屬層蝕刻製程,尤其是有關於 種在社刻困案不同密度之區域降低蝕刻差異的金屬蝕刻 製程β發明背景: 經濟部中央揉準扃貝工消费合作社印製 杜刻製程的作用’主要是將薄骐製程所沉積的薄膜, 以光阻圖案復蓋,並將来被光阻層所覆蓋及保護的部分, 應用化學反應或物理作用去除而達到圖案轉換之目的。同 時現在仍廣泛使用的蝕刻技術即為具等向性(isotropic) 效果的濕式蝕刻(wet etching)和非等向性(anisotropic) 效果的乾式杜刻(dry etching) · 在半導體元件之製造中,由於元件持續往小型化發 展’因此其甲用來建立導電特性例如金厲内連線之金屬蝕 刻製程就變得益形重要。於此金屬蝕刻製程中,反應性離 子蝕刻(Reactive Ion Etch, RIE)的乾式蝕刻技術是常用 的方法。然而’由於此蝕刻法藉由物理與化學兩種機構來 去除薄膜層’因此適當的控制此兩種機構方能得到良好的 非等向性、選擇性、及蝕刻速率等結果。比較新的蝕刻反 應室設計,例如電感叙合式電祭_(111(111<:1;丨丫61丫 Coupled 本紙茌尺度逋用中國困家標準(CNS ) Α4规格(210X297公釐) (請先聞妒ΐ面、5注意事項再填寫本頁) b Γ i A7 B7 _ 411530 五、發明説明()
Plasma, ICP)技術,則可改進電漿源之密度和能量,以強 化上述之蝕刻非等向性、選擇性、及蝕刻速率等變數。 於傳統之金屬内連線蝕刻中,因為元件之不同特性使 得圓案也會有不同的密度,上述之蝕刻非等向性、選擇性、 和蝕刻速率會因為此不同密度之圖案而有些許差異。由於 近年來半導體線宽的持續縮小,此問題變得更加嚴重》也 就是說,圖案的密度和線宽的大小將影樂蝕刻速率和蝕刻 線的外觀》此現象即為微負載(micro loading)現象β 參閱第一圖,此圖中顯示的即為傳統之金屬内連線蝕 刻的截面視圖。圖中之標號50為金屬围案之密集區(dense area),而標號60則為金屬圈案之空曠區(open area)。底 層10為一般積體電路之元件形成之後,再於其上所形成之 介電層。於介電層10之上則為氮化鈦/鈦之阻障層20,阻 障層20之上則為鋁或鋁合金導電層30,而於鋁合金導電 層30之上再形成抗反射層(Anti-Reflection Coating, ARC)40 ’以防止金屬表面的反光而影饗曝光的精度。 於此圖中可以明顯的看出*在密集區50和空嘛區60 同時蚀刻金屬線時’由於離子和中子傳輪的影響,蝕刻線 之輪廓會因為微負載效應而在空曠區6〇的導線側壁無法 產生較佳的非等向性杜刻效果《但是如果意欲讓空喊區之 導線側壁有較佳的非等向性蝕刻而改變製程參數時,則會 產生當空曠區60之導線側壁較為垂直時,則密集區go之 本纸張尺度逋用中囷國家梯準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 言 經濟部中央橾準局貝工消費合作社印装 411530 A7 _B7_ _ 五、發明説明() 導線側壁有底切(undercut)的現象(未於圖中顯示出來)。 在傳統之金屬導線蝕刻時,如果空曠區60之金屬線因 為傾斜之側壁而產生較大的線宽時,則在空曠區和密集區 之交界的地方,此微負載效應所產生之較大的線寬可能使 導線有短路之虡,如此將使得元件特性受到嚴重的影饗。 心 雖然也有其它的方法可減少此現象的發生,例如在空曠區 之導線旁設計二條假的導線,以降低微負載效應。但是此 > . 方法並無法根本解決此問題,加上考慮的因素較多,製程 也較複雜。綜合以上所述,因此需要有一種製程方法,可 以降低此微負載效應,以便增加元件之可靠度和信賴度。 發明自的及概述: 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 鑒於上述之發明背景中,傳統的金屬層蝕刻會在固案 之密集區(dense area)和空味區(open area)產生導線輪廓 不同之微負載(microloading)效應,使得空嘛區之金屬導 線的線寬增大,如此則在導線之密集區和空曠區之交界處 會有電性短路的危險,因此本發明之製程即針對此金屬導 線之微負載效應,利用有效的製程參數來改善此缺點β利 用本發明之特色所提供的實施例如下所述·· —般之半導體元件的金屬化(metallization)製程應 用,係形成堆4式的金屬層結構,其中係先於半導體元件 本纸張尺度適用中國囷家標準(CNS ) A4*H格(210X297公釐) 411530 A7 B7 五、發明説明() 所形成的介電層之上,形成鈦(Ti)/氮化鈦(TiN)之阻障屠 (barrier layer) ’再濺鍍鋁或鋁合金於此阻障層上作為主 要的導電層。然後於此鋁合金層之上形成氮化鈦之抗反射 層(anti-reflection coating),最後再形成介電層之抗反 射層而形成此堆疊式金眉層結構》 然後以傳統之微影及蝕刻製程,在此堆壘式金屬層結 構之上’形成一層光阻圈案’再利用此光阻圖案作為罩幕, 進行下列之金屬層蝕刻步驟: a) 利用氯氣(Ch)所形成的電漿,來進行電感耦合式電 漿(Inductively Coupled Plasma, ICP)蚀刻法,此方法可 以改進電漿源之密度和能董,以強化蝕刻非等向性、選擇 性、及蝕刻速率等變數。同時並加入適當的三氟甲烷(CHFO 來去除蝕刻囷案以外的殘餘物並增加蝕刻的非等向性β於 此步驟中,同時將氮化鈦和介電層之抗反射層加以去除。 b) 接著以相同的蝕刻方法,進行鋁合金層及底層之氣 化鈦阻障層的蝕刻《此步驟中之反應氣體除了氣氣之外, 另外加上三氯化硼(BC U)及氮氣(Nz),以增加非等向性蝕刻 之能力。 經濟部中央標準局貝工消费合作社印裝 於本發明中,為了避免密集區和空曠區所產生的金屬 導線微負載效應,因此將氣氣/三氣化硼反應氣體二者之體 積比由傳統之1 : 1到2. 5 : 1提高到2, 5 : 1到4 : 1,同 時反應器中的壓力也提高到12mTorr,偏壓功率則降低為 本纸張尺度適用中國國家揉準(CNS > A4规格(210X297公釐) 經濟部中央梂準局貝工消费合作杜印製 411530 五、發明説明() 50-120ffatte也就是說,將此蝕刻製程之物理效應降低, 而將化學效應增強,而達到密集區和空痛區之金屬導線都 能達到適當的非等向性#刻效果。 c)然後以相同之蝕刻方法,進行兩步驟之過度蝕刻 (over etch)程序。於此過度姓刻之步採中,則停止CHF3 £, 和…之供應,只以C1:和BCh反應氣體之電漿進行蝕刻, 以去除因為薄膜的厚度不均,或其它因素而造成的蝕刻差 異,確保元件之電性》 當金屬層鈦刻完成之後,則進行導線層之側壁保護層 及防止腐蝕之製程,再將光阻層剝離,然後進行有機溶劑 清潔之工作’之後則可依元件之需求而進行下一個製程。 本發明以供應氣想CI2/BCI3之適度比例,加上增加的 反應室壓力及降低之直流偏壓,而得到不同密度之導線圈 案區都可具有良好之非等向性蝕刻特性•以本發明之方法 不但將金屬層之蝕刻製程取得極佳之平衡點,更可因為如 此而增加元件之可靠度並增加生產之產能》 圖式簡單說明: 本發明的較佳實施例將於往後之說明文字中輔以下列 圊形做更詳細的闡述: 第一®為依照傳統之方法形成金屬導線層之截面視 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2?7公漦) ----------家--------—tr~---.----▲ 7* <請先閲谱背面<注意事項再填寫本頁) 經濟部中央標準局另工消费合作社印装 411530 五、發明説明() 圖; 第二圖為形成金屬層堆疊結構之截面視圖; 第三圖為依照本發明形成圖案化之光阻罩幕層於此堆 疊金屬層結構之上的截面視圓; 第四®為依照本發明之金眉層蝕刻步驟;及 第五®為金眉層蝕刻之流程圖。 發明詳細說明: 由於傳統上蝕刻金屬導電層時極易在蝕刻圖案之密集 區(dense area)和空曠區(oper] area)產生導線之輪廓外形 不同的微負載(micro loading)現象,當密集區之導線輪廓 具極佳之垂直外觀時,位於空曠區之導線外觀則產生較差 的垂直特性;而當調整參數使空曠區之金屑導線具垂直之 特性時’則密集區之導線會產生底切(undercut)之現象。 此兩種情形都對元件之特性有不良之影響,因此本發明所 揭露的金屬層蝕刻之方法,即針對此微負載現象,以適當 的氯氣(Ch)和三氣化硼(BC13)反應氣體之比例,加上反應 器壓力的增加,及直流偏壓的降低,而仍維持蝕刻之非等 向性效果,以達到全面性的金屬層蝕刻效果。 於本發明之囷示中,為了便於明瞭起見,相同的材料 鍍層都以同樣的標號加以標示,且必需注意的是,各鍍層 本纸張尺度逍用中S®家揉準(CNS ) A4规格(210X297公釐) -^.--^---—tr-----—Λ. -- (請先聞汝背面之注^^項再填寫本頁) 經濟部中央揉準局貝工消费合作社印装 五、發明説明() 之比例並未完全依照實際之厚度而加以繪製。再者’下面 將要描述的製程步驟中,由於包含許多為人所熟知的微影 及蝕刻製程,因此有許多步驟將不在此加以詳述。 參閲第二圖’此圖所顧示的截面即為依照本發明之金 屬層堆Φ結構於積艘電路之製造中,無論是較單純的金 屬氧化半導想(Metal-Oxide Semiconductor, MOS),或者 積集度較高'製程較複雜的互補式金氧半導體 (Complementary MOS,CMOS),主要都由構成M0S主體的閘 極’及位於閉極兩旁極性不同的兩個半導體區,分別稱作 源極和汲極所組成。當整個積體電路内各個電晶艘的主體 完成之後’必需沉積一層介電材料以便和後續的金屬導電 層相隔離。一般可利用CVD技術,沉積例如硼磷矽玻璃 (BPSG)之介電材料,再以熱流製程將其平坦化而成,此即 為第二圖中之介電層10· 接著於介電層10之上則形成氮化鈦(TiN)之阻障層 20。而為了提升金屬對梦之歐姆式接觸(〇hmic contact), 亦可形成氮化鈦/金屬鈦之形式。此氮化鈦/鈦之阻障層20 的使用可避免上層之鋁材因為高溫製程時所產生的擴散現 象(通常稱之為尖峰(spike)現象)而彩響元件電性》同時此 阻障層 20可利用反應性滅鍵(reactive sputtering deposition)法或磁控直流減鍵(magnetron DC sputtering) 法來形成。於一實施例中,所形成之金屬鈦層之厚度約為 本紙張又度適用中國國家揉準(CMS ) A4規格(2丨〇父297公釐) -I ---I -裝! — (請先聞讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局貝工消费合作社印裝 411530 at ...__B7 五、發明説明() 600埃左右,而氮化鈦之厚度則為200埃左右》 然後再以金眉鋁作為元件之導電層30而濺鍍沉積於阻 障層20之上。一般金属導線製程申,因為鋁的電阻率很 低,且對二氧化矽層具良好的附著能力,因此普遍的應用 在導電材料中•但是為了防止上述之尖峰現象並增加其可 靠性,則常加入0. 5¾之鋼形成鋁-銅合金(或再加入矽而成 為鋁-矽-銅合金於一實施例中,此鋁合金導電層30之 厚度約為3. 2k埃左右· 之後再沉積一層氮化鈦層40於該鋁合金導電層30之 上而形成金屬抗反射層(Anti-Reflection Coating, ARC),並且於一實施例之令,此氮化鈦抗反射層40之厚度 約為300埃左右。於此金屬抗反射層40之上接著沉積一層 例如氮氧化矽(SiON)之介電層70,此介電層70之作用亦 為抗反射層,且在一實施例中之厚度約為300埃左右。現 今之半導«製程中,由於元件之小型化及蝕刻圈案愈趨精 密,因而嗪光時之圈案轉移精度變得更加重要,抗反射層 的作用即為防止金屬表面的反光而影響到曝光的精度。 接著參閲第三圖,為了蝕刻此金屬層堆疊,因此於此 金屬層之上形成圖案化之光阻層80。依照上述所形成之金 屬層堆疊之厚度,加上光阻對金屬層之選擇性 (selectivity)較低的緣故,因此必需形成約5.2k埃厚度 之光阻層方足夠用來蝕刻此金屬層》於此光阻圖案中,標 本紙張尺度適用中國81家橾準(CNS ) Α4规格(2丨0X297公釐) ------- ^ ------- ^ (請先讀背面,ί/注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 411530_^_ 五、發明説明() 號50代表了圊案密度較大的密集區,而標號6〇則代表了 圖案密度較小的空曠區。 然後參閱第四®,以光阻層8 0作為蝕刻箪幕來蝕刻底 層之金属層堆4 ·由於乾式蝕刻技術的不斷改良,近來用 以改進傳統之霓漿源的技術例如變壓耦合式電漿 (Transformer Coupled Plasma, TCP)技術和電感耦合式電 漿(Inductivery Coupled Plasma, ICP)技術逐漸成為蝕刻 的重心,此類方法可改進電漿源之密度和能量,以增加蝕 刻非等向性、選擇性、及蝕刻速率等*本發明即可利用上 述之技術或任何適當的蝕刻技術來蝕刻金屬層。而詳細之 蝕刻步驟則為: a) 由於氟化物氣體所形成之電漿並不適合用來蝕刻金 屬層,因此乃以氯氣(Cl2)作為蝕刻之反應氣«。於本發明 中,則利用約90sccm之氯氣,同時加入約15sccm之三氟 甲烷(CHFO來執行最上層之介電層抗反射層70及氮化鈦抗 反射層40之蝕刻。所加入之三氟甲烷由於會在金屬層之側 壁上覆蓋一層高分子薄膜,可進一步減少氟原子電漿和側 面之金屬反應,因此更增加了非等向性之蝕刻效果。 b) 接著進行鋁合金層30及底層之氮化鈦阻障層20的 蝕刻。於此步驊中除了 Cl2和CHF3之外,並加上三氯化硼 (BCh)及氮氣(N2)來增加蝕刻之非等向性。三氯化硼之加 入,會使得反應器内的氧氣和水份減少’並可形成含氣之 10 i纸張尺度遢用中國國家標準(CNS ) A4规格(210X297公兼Γ ---------------—ir-------^ 1 - (请先聞·請背面V注意Ϋ項再填寫本頁) 經濟部中央揉丰局貝工消费合作社印裝 411530 a? _______B7 五、發明説明() 正離子而利於離子爲擊的作用。因而使得c丨z/BC丨3電漿對 銘的非等向性姓刻的能力增加。而氮氣之導入則和三氟甲 烷類似’可讓金屬層之輪廓控制得更好。 於本發明中所使用之Cl2大約為75sccdi左右,而BCI3 則士約為30seem左右’通入之c 12和BC13之體積比例變 £'化’可由傳統之1 : 1到2. 5 : 1提高到2. 5 : 1到4 : 1左 右;而CHF3和則維持在5sccm左右:再者,反應器争之 整力則從一般之lOmTorr以下提高到i2mTorr以上;並且 將偏壓功率由傳統之120Watt而降至50M20Watt左右》 由於ICP之電漿蝕刻法結合物理與化學兩種去除薄 琪的機構而得到非等向性蝕刻之優點,因此本發明偏壓功 率的降低將使得粒子轟擊的強度減弱,亦即物理性蝕刻因 素變小。另外一方面,増加Ch/BCh氣體之比例及提高 反應室的壓力,則朝向解離之反應性離子增加,再藉由離 子與薄旗間的化學反應來進行姓刻《換句話說,依照本發 明之反應機構將減低物理性蝕刻因素而提高化學性杜刻 因素。物理性蝕刻機構可得到極佳的非等向性,但化學性 杜刻機構則可有高選擇性(s e 1 e c t i ν i t y )的優點,然則經 由本發明之上述參數的改變,不但可得到全面性非等向性 蝕刻的優點’選擇性也會有所增進。亦即,傳統之金屬層 蝕刻的輪廓微負載效應已不復見。 於此蝕刻步驟中,鋁合金層的蝕刻是否完成,則藉由 本紙彔尺度適Λ中國®家梂準(CNS ) A4規格(2丨OX297公釐) ----^---^-----裝-----^丨訂-------.為 , - - (請先閲锖背面之注意事項再填寫本頁) M濟部中央揉率局員工消費合作社印製 41153Π A7 __B7 _ 五、發明説明() 蝕刻终點偵測器加以確保,以避免蝕刻不足或蝕刻過度的 問題。 C)再以相同之姓刻方法’進行最後兩步称之過度姓刻 (over etch)之製程•於過度杜刻之步播中,則停止 和L之供應’而以c.l a和BCI3反應氣艘之電漿進行姓刻· £、 於本發明第一步驟之過度蝕刻中,通入約50scCni左右之 Cl::和約45scc1m左右之BCh,而第二步驟之過度飪刻中, 則通入約60SCCD1左右之Cl2和约55sccni左右之BC13,而 此兩步驟之反應室壓力則再降至1 OmTorr以下,偏壓功率 則升高至1 lOffatt *此過度蝕刻步驟之作用,可去除因為 薄膜的厚度不均,或其它因素而造成的蝕刻差異,以確保 元件之電性。同時於第四圖中之光阻層己經加以剝離而未 顯示出來。 參閱第五圖,此圖中之步驟90為金屬導線層圖案之蝕 刻製程’之後當鋁合金導線層經過氯化物電漿的蝕刻之 後’合金表面或系統中會有殘留的氯,因此可用CF«或CHF;j 的電漿來去除此類殘留物,並在金屬層側壁形成高分子保 護層’以達到防腐蝕的效果,即為步播100*然後再到步 驟110將剩餘之光阻層剝離。然後到步驟120進行有機溶 液的清洗步驟,以便移除仍殘留在金屬層上之聚合物,再 依元件之需求,進行下一個步驟130* 經由上述本發明之高C1 VBC13通入氣體體積比例、提 本紙張尺度通用中國國家揉準(CNS ) A4規格(210 X 297公釐) 裝----__^|訂_------点 (請先閲请背面之注$項再填窝本頁) A7 B7 五、發明説明() 高的反應室壓力、及較低的偏壓功率,將使得金屬層蝕刻 時的密集區和空曠區之金屬導線皆有極佳的垂直側壁„因 此’蝕刻輪廓之微負載效應得以避免,導線之間就不容易 產生電性短路的危險。 如热悉此技術之人員所瞭解的,以上所述僅為本發明 之較佳實施例而已’並非用以限定本發明之申請專利範 团;凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾,均應包含在下述之申請專利範圍内。 請 先 閲 讀. 背 面 之 注' 意 事 項 再 填 ί裝 頁 訂 經濟部中央橾準局员工消费合作杜印製 本纸張尺度適用中國國家梯準(CNS > Α4規格(210X297公釐)

Claims (1)

  1. 411530 A8 B8 C8 D8 六、申請專利範圍 申請專利範圍: C 1. 一種半導體製程之金屬層内連線蝕刻方法,該方法至少 包含: 沉積金屬層於半導體之底材上; 形成圈案化之光阻層於該金屬層上作為蝕刻覃幕; 蚀刻該金屬層,主要係利用氯氣(CIO和三氣化硼(BC10 所產生的電漿’其中通入之氣氣和三氯化硼的體積比例從 約2. 5 : 1到約4 : 1,且蝕刻反應器之壓力大於1 2mTorr, 而偏壓功率則約在50〜12〇tfatt之間。 請 先 聞 讀 背. it 注 裝 2.如申請專利範圊第I項之方法,其中上述之蝕刻步驟之 後’更包含了利用該氣原子所產生的電漿進行過度蝕刻 (over etch)之步驟 * 3.如申請專利範圍第1項之方法,其中上述之金屬層係選 自銘金屬、銘-納金屬 '或銘-破-銅金屬其中之一。 訂 經濟部中央揉準局男工消費合作社印装 4.如申請專利範圍第1項之方法,其中上述之金屬層更包 令了 氮化鈦(TiN)/鈦(Ti)阻陣層(barrier layer)。 14 本紙银尺度遴用t國國家輻率(CNS ) A4洗格(210X297公釐) 530 A8 BS C8 D8 六、申請專利範圍 5. 如申請專利範圍第1項之方法,其中上述之金屑層更包 含了氣化妖/氮氧化矽(Si0N)抗反射層(anti_ref lection coating)» 6. 如申請專利範圍第1項之方法,其中上述之蝕刻步驟 £t 中’更包含了通入三氟甲烷(CHF3)和氮氣(NO。 7·如申請專利範圍第6項之方法,其中上述之三氟甲烷和 氣氣之流量皆為約5sccm左右。 δ•如申請專利範圍第1項之方法,其中上述之蝕刻步騍可 利用電感執合式電漿(Inductive Coupled Plasma, ICP) 姓刻技術,或其它適合之蝕刻技術。 9. 如申請專利範圍第1項之方法,其中上述之蝕刻步期£令 通入之氣氣流量範園約在50-250sccm之間。 10. —種金屬層之蝕刻方法,該方法至少包含:’ 形成圖案化之光阻層於金屬層上作為蝕刻革幕; 經濟部中央揉率局貝工消費合作社印製 --------ά—— (请先閲t#-1r-面之注意事項再填寫本页) 蝕刻該金屬層,主要係利用氣氣(CI2)和三氯化硼(BC10 所產生的電漿’其中通入之氯氣和三氣化硼的體積比例從 約2. 5 : 1到約4 : 1,且蝕刻反應器之壓力大於l2mTorr, 本纸張尺度逋用,·國家梯率(CNS > A4规格(210X297公釐) 經濟部中央揉準局貝工消費合作杜印裝 411530 as B8 C8 ____________ D8 六'申請專利範圍 而偏®功率則約在50~120Watt之間。 11.如申請專利範圍第1〇項之方法,其中上述之金屬層係 選自銘金屬、鋁-銅金屬、或鋁-梦-銅金屬其中之一。 c, 12.如申請專利範圍第10項之方法,其中上述之金屬層更 包含了 II 化钦(TiN)/欽(Ti)阻障層(barrier layer) · 13. 如申請專利範圍第ι〇項之方法,其中上述之金屬層更 包含了氮化鈦/氮氡化矽(SiON)抗反射層(anti- reflection coating)。 14. 如申請專利範圊第ι〇項之方法,其中上述之蝕刻步驟 中’更包含了通入三氟甲烷(CHFa)和氮氣(Ν〇· 15. 如申請專利範園第1〇項之方法,其中上述之三氟甲烷 和氮氣之流量皆為約5sccra左右。 16. 如申請專利範圍第1〇項之方法,其中上述之蝕刻步 麻,可利用電感叙合式電衆(Inductive Coupled Plasma, ICP)蝕刻技術。 本紙3L尺度遙用中國國家梯率(CNS ) A4規格(210X297公釐) ---------装---^ll·—訂-------旅 (請先閲«背面之注$項再填寫本頁) A8 B8 C8 D8 々、申請專利範圍 17,如申請專利範圍第10項之方法,其中上述之蝕刻步驟 中通入之氣氣流量範圍約在50〜250sccm之間。 ---------^— (請先閲步背*-之注意^項再填寫本頁) I -1T' 經濟部中央揉準局男工消费合作社印製 17 本紙張尺度逋用中國國家橾準(CNS > Α4规格(210X297公釐)
TW88109004A 1999-05-31 1999-05-31 Metal etching in semiconductor manufacturing process TW411530B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW88109004A TW411530B (en) 1999-05-31 1999-05-31 Metal etching in semiconductor manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW88109004A TW411530B (en) 1999-05-31 1999-05-31 Metal etching in semiconductor manufacturing process

Publications (1)

Publication Number Publication Date
TW411530B true TW411530B (en) 2000-11-11

Family

ID=21640919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88109004A TW411530B (en) 1999-05-31 1999-05-31 Metal etching in semiconductor manufacturing process

Country Status (1)

Country Link
TW (1) TW411530B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723273A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
TWI817295B (zh) * 2021-09-08 2023-10-01 南亞科技股份有限公司 具有不同圖案密度的導電層的半導體元件及其製備方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723273A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
CN102723273B (zh) * 2012-05-28 2015-03-11 上海华力微电子有限公司 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
TWI817295B (zh) * 2021-09-08 2023-10-01 南亞科技股份有限公司 具有不同圖案密度的導電層的半導體元件及其製備方法
US12080642B2 (en) 2021-09-08 2024-09-03 Nanya Technology Corporation Semiconductor device with conductive layers having different pattern densities and method for fabricating the same

Similar Documents

Publication Publication Date Title
TW505984B (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
TW436922B (en) Method for etching silicon oxynitride and inorganic antireflection coatings
JP7032139B2 (ja) 磁気トンネル接合をパターニングするためのハードマスク
TW516106B (en) Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
TW535229B (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US9543509B2 (en) Magnatoresistive structure and method for forming the same
TW388937B (en) Method for etching platinum
TW451355B (en) Method for increasing the etching selectivity
TW411530B (en) Metal etching in semiconductor manufacturing process
US6399508B1 (en) Method for metal etch using a dielectric hard mask
KR100432146B1 (ko) 알루미늄계금속막의에칭방법
TW445530B (en) Dry etching method for semiconductor device
TW501199B (en) Method for enhancing etching of TiSix
JPH10189594A (ja) 半導体素子の金属配線形成方法
TW200414345A (en) Method of etching a silicon-containing dielectric material
TW200419666A (en) Method for etching a titanium-containing layer prior to etching an aluminum layer in a metal stack
TW400578B (en) Method of etching aluminum-based layer
TW477040B (en) Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors
TW424278B (en) Method for etching protection layer and anti-reflective layer on a substrate
JPH07297281A (ja) 接続孔の製造方法
TW412785B (en) Improved process of defining gate electrode pattern
KR100333543B1 (ko) 반도체소자의게이트전극형성방법
US7208420B1 (en) Method for selectively etching an aluminum containing layer
TW518720B (en) Manufacturing method for opening of dual damascene structure
CN110890376B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent