CN101192535B - 半导体基板的金属线再蚀刻方法 - Google Patents

半导体基板的金属线再蚀刻方法 Download PDF

Info

Publication number
CN101192535B
CN101192535B CN200610163094XA CN200610163094A CN101192535B CN 101192535 B CN101192535 B CN 101192535B CN 200610163094X A CN200610163094X A CN 200610163094XA CN 200610163094 A CN200610163094 A CN 200610163094A CN 101192535 B CN101192535 B CN 101192535B
Authority
CN
China
Prior art keywords
etching
metal level
mist
semiconductor substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610163094XA
Other languages
English (en)
Other versions
CN101192535A (zh
Inventor
许汉辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN200610163094XA priority Critical patent/CN101192535B/zh
Publication of CN101192535A publication Critical patent/CN101192535A/zh
Application granted granted Critical
Publication of CN101192535B publication Critical patent/CN101192535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体基板的金属线再蚀刻方法，此半导体基板位于一反应室中，此半导体基板包括有一金属层以及位于此金属层之上的一光阻层，此光阻层经过曝光显影，且此光阻层与此金属层经过一蚀刻步骤而中断，此反应室中还包括一等离子体反应器，此方法包括：在此反应室中通入一第一混合气体，以一第一时间进行一气体稳定步骤；将此等离子体反应器激活一第二时间以进行一钝化步骤；以及在此反应室中通入一第二混合气体，并进行再蚀刻。

Description

半导体基板的金属线再蚀刻方法
技术领域
本发明涉及一种半导体蚀刻方法，并尤其涉及一种当蚀刻工艺中断后欲恢复此蚀刻工艺时，能够保护金属层不受到底切现象影响的再蚀刻方法。
背景技术
在半导体的制造程序当中，微影与蚀刻工艺对于线路图案的定义是非常重要的。然而随着半导体工艺技术的演进，各工艺的特征尺寸逐渐缩小，因此半导体中的导线线宽也随之越来越窄。
以金属导线的形成为例，典型的作法是先形成一金属层，接着在此金属层上形成一光阻层。利用一具有预定图形的光罩针对此光阻层进行曝光、显影等步骤，使得光阻层中遭受到曝光与未遭受曝光区域的化学性质产生变化，而对后续的蚀刻工艺有不同的耐受性。接着则利用蚀刻化学物质以将特定区域的光阻以及其下的金属层移除，而留下预定图形的光阻与金属线。在蚀刻的过程当中，先前形成的窄导线经常受到等向性蚀刻的影响而产生底切(undercut)的现象，严重的话甚至会导致导线断路的结果，因此对于半导体工艺的优良率有极大的影响。
此外，蚀刻工艺的进行有可能因为许多因素而被中断，例如人为操作的疏失、工艺机具的不稳定(例如电源不稳定、反应室压力不稳定、气体流量不稳定等)、以及意外灾害(例如地震、火灾或停电等)。一般而言，蚀刻工艺若被中断，典型的作法就是恢复工艺条件并继续进行蚀刻工艺。然而由于在工艺中断之前，蚀刻进度可能已经穿透光阻层而到达金属层并形成岛状结构，此时金属层会露出未被光阻层所覆盖的侧壁结构，若在中断之后直接恢复进行蚀刻工艺，则此时在金属层侧壁非常容易受到等向性蚀刻的影响而发生底切的现象，如图1所示。并且，当金属线的线宽越窄的时候，只要发生轻微的底切就足以导致金属线的损坏，造成产品优良率的大幅降低。
因此，需要一种能够在蚀刻工艺中断之后、重新开始之前，针对金属线结构形成保护以避免底切情形的方法。
发明内容
为了解决上述问题，本发明提供一种半导体基板的金属线再蚀刻方法，此半导体基板位于一反应室中，此半导体基板包括有一金属层以及位于此金属层之上的一光阻层，此光阻层经过曝光显影，且此光阻层与此金属层经过一蚀刻步骤而中断，此反应室中还包括一等离子体反应器，此方法包括：于此反应室中通入一第一混合气体，以一第一时间进行一气体稳定步骤；将此等离子体反应器激活一第二时间以进行一钝化步骤；以及于此反应室中通入一第二混合气体，并进行再蚀刻。
本发明还提供了一种半导体基板的金属线再蚀刻方法，此半导体基板位于一反应室中，此半导体基板包括有一金属层以及位于此金属层之上的一光阻层，此光阻层经过曝光显影，且此光阻层与此金属层经过一蚀刻步骤而中断，此反应室中还包括一等离子体反应器，此方法包括：于此反应室中通入一包括有氯气与三氟甲烷之第一混合气体，以一第一时间进行一气体稳定步骤；将此等离子体反应器激活一第二时间以进行一钝化步骤；以及于此反应室中通入一包括有至少一含氯气体与与含氟气体的第二混合气体，并进行再蚀刻；其中，此金属层是由铝或铝铜所构成。
本发明的主要目的，在于利用本发明的方法，在蚀刻工艺经过中断之后、再次激活之前，以特定比例的含氯气体与含氟气体的混合气体配方，配合等离子体点燃而在先前蚀刻工艺所暴露出的金属侧壁处形成高分子保护膜，而防止金属侧壁受到等向性蚀刻所形成的底切作用。
以下详细说明本发明的结构与方法。本发明内容所说明的并非在于定义本发明。本发明由权利要求书所定义。举本发明的实施例、特征、目的及优点等将可透过下列说明书的内容及附图获得充分了解。
附图说明
图1A至1C是示出了公知再蚀刻方法形成底切现象的示意图。
图2A至2C是示出了本发明再蚀刻方法避免底切现象的示意图。
图3A至3B为电子显微影像，示出了公知再蚀刻方法与本发明再蚀刻方法所形成的金属线的差异。
具体实施方式
请先参阅图1A至1C，它们示出了一公知蚀刻工艺中断后重新进行蚀刻的过程。在图1A中示出了一基板10，其上依序沉积有金属层12、以及光阻层14，并经过微影工艺而定义了待蚀刻部分。接着在图1B中进行蚀刻工艺，而蚀刻出预定形状的沟渠16，并因为如地震停电等事件而暂停。接着重新进行蚀刻工艺后，则在金属层12形成了底切的凹口18。可以想见的是，当金属线的线宽非常窄，例如在0.12微米以下的时候，此种底切现象将会对于半导体组件的性能与稳定性产生相当负面的影响，严重时甚至会造成组件的毁损。
接着请参见图2A至2C，此乃本发明一较佳实施例的示意图。在图2A中，基板20之上的金属层22以及光阻层24已先经过微影步骤，并在蚀刻反应室中进行蚀刻，而本实施例中的金属层为铝铜，因此蚀刻在以一第一配方：压力10mTorr、能源功率500W、偏压功率90W、氯气70sccm、氯化硼50sccm、三氟甲烷6sccm、氮气6sccm、氦气6托耳下，进行反应性离子蚀刻20秒。在本实施例中，此蚀刻工艺在进行了10秒时因故中断了，因此形成了一沟槽26，其结构如图2A所示。
接着请参见图2B，在恢复蚀刻工艺之前，与先前技艺不同之处在于，本发明先以下述的二步骤对于金属层22形成保护：
步骤一：气体稳定阶段。此时以一第二配方：氯气(Cl2)80sccm、三氟甲烷(CHF3)10sccm、氦气10Torr的混合气体，送入蚀刻室中30秒，使得蚀刻室中的各气体含量达到稳定。
步骤二：高分子生成阶段。接着，以一第三配方：氯气(Cl2)80sccm、三氟甲烷(CHF3)10sccm、氦气10Torr的混合气体，在蚀刻室之压力为12mTorr、能源功率为800W、偏压功率为40W的条件下，开启等离子体反应器约5秒。借助于本发明的再蚀刻气体配方，此条件下将会在图2A中的结构之上，形成一高分子薄膜27。此高分子薄膜27将会在稍后重新激活的蚀刻工艺中，保护金属层22的外露部分不会受到蚀刻的严重影响。
在保护步骤完成之后，先以下列第四配方：氯气70sccm、氯化硼50sccm、三氟甲烷6sccm、氮气6sccm、氦气6Torr、反应室压力为10mTorr、能源功率500W、偏压功率90W，进行10秒钟的反应性离子蚀刻(亦即原先应进行20秒的反应性离子蚀刻步骤，在进行了10秒之后就停止了，因此仍须进行10秒)之后，再以下列第五配方：氯气60sccm、氯化硼20sccm、三氟甲烷10sccm、氮气10sccm、氦气6Torr、反应室压力为5mTorr、能源功率400W、偏压功率150W，进行反应性离子蚀刻30秒钟，完成蚀刻步骤。脱除光阻后的金属层，如第2C图所示，其中金属层的侧壁28并未形成底切现象。
在本实施例中，通过图3A与图3B的比较，将更能了解本发明的优点。首先请参见图3A，其为公知金属线蚀刻步骤中断之后，未使用本发明的再蚀刻步骤就直接恢复蚀刻工艺后，金属线的电子显微影像。图中可见，在金属层30的底部形成了严重的底切凹口32。而图3B则是在一金属线蚀刻工艺中断之后，使用了本发明的再蚀刻方法之后所得到的金属线电子显微影像。图中可见，金属层34的侧壁36相当平整，完全没有底切现象的发生，显示本发明的再蚀刻方法确实能够在蚀刻中断后重新继续蚀刻工艺时，有效防止底切现象的发生。
需要注意的是，本发明的再蚀刻方法的保护步骤的配方中，重要的是氯气与三氟甲烷的流量比例。经过本发明人的实验调整后发现，氯气比三氟甲烷的比例在6∶1至10∶1之间时，能够最有效地产生高分子薄膜，进而在后续蚀刻步骤中保护金属层。虽然本发明较佳实施例中的金属层为铝铜，然而铝、铜、氮化钛等金属层，均可运用本发明的方法并微调各步骤的蚀刻配方，而得到相同的效果。本发明的再蚀刻方法中，气体稳定阶段的持续时间并无特别限制，较佳为20至40秒之间；高分子生成阶段的持续时间并无特别限制，较佳为2至8秒之间。
虽然本发明已参照较佳实施例来加以描述，将为人所了解的是，本发明申请并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，并且其它替换方式及修改样式将为本领域技术人员所知。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式处于在本发明于权利要求书及其均等物所界定的范畴之中。任何在前文中提及的本专利申请以及文本，均列为本发明专利申请的参考。
【主要附图标记说明】
10     基板
12     金属层
14     光阻层
16     沟渠
18     底切凹口
20     基板
22     金属层
24     光阻层
26     沟渠
27     高分子薄膜
28     侧壁
30，34 金属层
32     底切凹口
36     侧壁

Claims (6)

1.一种半导体基板的金属线再蚀刻方法，该半导体基板位于一反应室中，该半导体基板包括有一金属层以及位于该金属层之上的一光阻层，该光阻层经过曝光显影，且该光阻层与该金属层经过一蚀刻步骤，并且该蚀刻步骤中断，该反应室中还包括一等离子体反应器，该方法包括：
在该反应室中通入一第一混合气体，以一第一时间进行一气体稳定步骤；
将该等离子体反应器激活一第二时间以进行一钝化步骤；以及
在该反应室中通入一第二混合气体，并进行再蚀刻，
其中，该第一混合气体包括氯气与三氟甲烷，该第一混合气体中的该氯气与该三氟甲烷的流量比为6～10∶1。
2.根据权利要求1所述的方法，其特征在于，该金属层为铝或铝铜。
3.根据权利要求1所述的方法，其特征在于，该第二混合气体包括至少一含氯气体以及一含氟气体。
4.根据权利要求3所述的方法，其特征在于，该第二混合气体包括氯气、氯化硼、以及三氟甲烷。
5.根据权利要求1所述的方法，其特征在于，该第一时间介于20至40秒之间。
6.根据权利要求1所述的方法，其特征在于，该第二时间介于2至8秒之间。
CN200610163094XA 2006-11-30 2006-11-30 半导体基板的金属线再蚀刻方法 Active CN101192535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610163094XA CN101192535B (zh) 2006-11-30 2006-11-30 半导体基板的金属线再蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610163094XA CN101192535B (zh) 2006-11-30 2006-11-30 半导体基板的金属线再蚀刻方法

Publications (2)

Publication Number Publication Date
CN101192535A CN101192535A (zh) 2008-06-04
CN101192535B true CN101192535B (zh) 2010-06-16

Family

ID=39487433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610163094XA Active CN101192535B (zh) 2006-11-30 2006-11-30 半导体基板的金属线再蚀刻方法

Country Status (1)

Country Link
CN (1) CN101192535B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104233202B (zh) * 2013-06-06 2016-07-13 北大方正集团有限公司 一种金属薄膜的制作方法及装置
CN105609438B (zh) * 2016-02-16 2018-02-16 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN107910258A (zh) * 2017-11-01 2018-04-13 睿力集成电路有限公司 金属线的制造方法及隔离金属线的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610079A (zh) * 2003-10-24 2005-04-27 上海宏力半导体制造有限公司 在金属层蚀刻后移除光阻的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610079A (zh) * 2003-10-24 2005-04-27 上海宏力半导体制造有限公司 在金属层蚀刻后移除光阻的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平6-232093A 1994.08.19
JP特开平8-296070A 1996.11.12

Also Published As

Publication number Publication date
CN101192535A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
EP1097257B1 (en) Methods for etching an aluminum-containing layer
US6242358B1 (en) Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same
US5651856A (en) Selective etch process
US5994234A (en) Method for dry-etching a polycide film
TWI336490B (en) Method for fabricating a semiconductor device
CN101192535B (zh) 半导体基板的金属线再蚀刻方法
US20050009323A1 (en) Method for forming metal wiring of semiconductor device
JP2004080045A (ja) マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス
JPH1027804A (ja) 半導体装置及びその製造方法
CN101777485A (zh) 刻蚀方法
CN101937865B (zh) 沟槽的形成方法
JPH10189594A (ja) 半導体素子の金属配線形成方法
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
KR100851922B1 (ko) 반도체 소자의 제조방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
CN111968914A (zh) 厚铝刻蚀方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR20070096600A (ko) 반도체 소자의 제조방법
JP2000150477A (ja) ドライエッチング方法
US20230360925A1 (en) Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers
CN102031524A (zh) 铝刻蚀方法
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant