TW410458B - Process for manufacturing antifuse structure - Google Patents

Process for manufacturing antifuse structure Download PDF

Info

Publication number
TW410458B
TW410458B TW086102289A TW86102289A TW410458B TW 410458 B TW410458 B TW 410458B TW 086102289 A TW086102289 A TW 086102289A TW 86102289 A TW86102289 A TW 86102289A TW 410458 B TW410458 B TW 410458B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
environment
oxygen
dielectric layer
Prior art date
Application number
TW086102289A
Other languages
English (en)
Inventor
Kurt D Humphrey
Bradley S Holway
Craig Hafer
Original Assignee
Utmc Microelectronic Systems I
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Utmc Microelectronic Systems I filed Critical Utmc Microelectronic Systems I
Application granted granted Critical
Publication of TW410458B publication Critical patent/TW410458B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

第S6I02289號專利_請案 中文說明書修正頁(89年3月） 掛3. if修正 年月
五、發明説明（1 ) 技街~領域 · 本發月係關於-種半導體裝置之製造方法 於-種抗K结構之製造方法。 I特別&關
背景技S 如此技藝所已知，許多可_々办社碰π 為其可程式化元件。 式化積體電路使用抗溶絲作 可:式化積體電路為半導體裝置，其提供同類之内部邏 及可允許使用者選擇其所需要之特定邏辑功能之 可程式化兀件。抗熔絲為一種此種可程式化元件。 可程式化積體電路製造在半導體晶圓上。典型之6付半導 體晶圓含數百個可程式化積體電路模，而且典型之積體電
路含數千個抗㈣。因此，—般在單—6pf半導體㈣上有 數百萬個抗溶絲D 柷熔絲使用一層介電材料以得到其可程式化特徵。製造 時，一層介電材料給予抗熔絲非常高之阻抗。經常使用之 種』I %材料為氫化之非晶矽（a_si:H)。抗熔絲藉由對抗熔 絲施加適當量與時間之電壓而程式化。在程式化時，抗熔 絲進行永久物理改變，程式化電壓破碎抗熔絲中之高阻抗 71 物，，其生成具有非常低阻抗之元件。非晶矽之厚度為 决定，式化抗熔絲所需之電壓量之重要因素。因為製造方 法在橫越全邵晶圓並非完美地均勻，一些抗熔絲證驗為比 其他柷熔絲較高或較低之程式化電壓。據信非晶矽介電層 橫越晶圓之變化為此抗熔絲程式化電壓變化之一個原因。 抗熔絲證驗之程式化電壓之範圍稱為程式化電壓分布。 k ·¥絲可程式化邏輯陣列之製造者已尋求具有較窄之程 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X29?公釐） 訂
第S6I02289號專利_請案 中文說明書修正頁(89年3月） 掛3. if修正 年月
五、發明説明（1 ) 技街~領域 · 本發月係關於-種半導體裝置之製造方法 於-種抗K结構之製造方法。 I特別&關
背景技S 如此技藝所已知，許多可_々办社碰π 為其可程式化元件。 式化積體電路使用抗溶絲作 可:式化積體電路為半導體裝置，其提供同類之内部邏 及可允許使用者選擇其所需要之特定邏辑功能之 可程式化兀件。抗熔絲為一種此種可程式化元件。 可程式化積體電路製造在半導體晶圓上。典型之6付半導 體晶圓含數百個可程式化積體電路模，而且典型之積體電
路含數千個抗㈣。因此，—般在單—6pf半導體㈣上有 數百萬個抗溶絲D 柷熔絲使用一層介電材料以得到其可程式化特徵。製造 時，一層介電材料給予抗熔絲非常高之阻抗。經常使用之 種』I %材料為氫化之非晶矽（a_si:H)。抗熔絲藉由對抗熔 絲施加適當量與時間之電壓而程式化。在程式化時，抗熔 絲進行永久物理改變，程式化電壓破碎抗熔絲中之高阻抗 71 物，，其生成具有非常低阻抗之元件。非晶矽之厚度為 决定，式化抗熔絲所需之電壓量之重要因素。因為製造方 法在橫越全邵晶圓並非完美地均勻，一些抗熔絲證驗為比 其他柷熔絲較高或較低之程式化電壓。據信非晶矽介電層 橫越晶圓之變化為此抗熔絲程式化電壓變化之一個原因。 抗熔絲證驗之程式化電壓之範圍稱為程式化電壓分布。 k ·¥絲可程式化邏輯陣列之製造者已尋求具有較窄之程 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X29?公釐） 訂 410458 A7 B7 五、發明説明（ 經濟部中央標準局舅工消費合作杜印製 式化電壓分布之抗㈣結構，以得到較高之產率及較大之 長期可靠性。產率表示起初符合產物規辂之所製造組件之 百刀比。可靠性表示組件隨時間之整體性。即，组件在長 期使用是否持續符合規格。高可靠性需要使抗熔絲在未程 式化時維持高阻抗，有程式化電壓分布亦有助於符合此需 求。由於柷熔絲在半導體中之體積，在個別抗熔絲之產率 或可靠性提供甚至適度改良之抗料結構或方法，可表示 在裝置程度測量時產率或可靠性之大量突破。 發明之揭示 . 本發明t目的爲提供抗熔絲之結構與製造方法，其具有 較窄之程式化電壓範園。 本發明之另一目的爲提供抗熔絲之結構與製造方法，其 具有較南之產率與可靠性。 依照本發明之第一狀態，具有配置於第一與第二障壁層 間之抗溶絲介電層之柷熔絲，進一步包括配置於抗溶絲介 電層與第一障壁層間之界面氧化物膜層。 依照本發明之第二狀態，具有配置於第一與第二障壁層 間疋抗熔絲介電層之抗熔絲，進一步包括兩個界面氧化物 膜層，其各配置於抗熔絲介電層及對應之第一與第二障壁 層之間。 一或更多個界面氧化物膜層之加入窄化抗熔絲程式化電 壓分布，並且改良抗熔絲之產率與長期可靠性.。這些改良 對於高可靠性市場特別重要。 本發明之這些與其他目的、特點、及優點關於以下最佳 -5- 參紙張尺度適用中國國^:標毕（CNS ) Α4· ( 21〇χ w (請先聞讀背面之注f項再填寫本頁} --τ 衣------訂---- 4幼458
、發明説明（ 爲明顯 體實施例、附圖、肖申請專利範園之詳細說明而 圖 圖1爲先行技藝㈣絲—部份之橫切面圖。 圖2_9爲依照本發明第-狀態之抗溶絲—部份之橫切 面 圖 圖10-12爲依照本發明第 態之抗像絲一部份之橫切 面 絰濟部中央標牟局貝工消費合作社印製 ^佳模式 . έ本發明為具有㈣抗溶絲程式化電壓分布、較高抗熔 糸產率肖較大柷溶絲長期可靠性之改良抗落絲。此改良 由㈣絲結構之變化而生成，並JL在以下參考先行技蔹而 敎示。 圖i描述具有抗熔絲47之型式之先行技藝半導體裝置部份 34乏橫切面圖。半導體裝置之部份34進一步包含基質％、 下介電層38、具有位於下介電層38上表面上之複數互連 40a 40b之第一金屬層 '及具有在第一金屬層互連4〇a，上 之複數接點52a，52b (在業界有時稱爲”通路”）之第二金屬 層。金屬間介電層50位於第一金屬層互連4〇a，40b及第二金 屬層接點52a ’ 52b間並且接觸之r抗溶絲47亦位於第一金屬 層互連40a及第二金屬層接點52a間並且接觸之。 基質36可爲但不限於任何MOS、雙極或BICMOS處理裝 置c基質36可爲鈍化或可含活性元件，如電晶體。 下介電層38通常包含秒酸鹽介電物，如棚磷<5夕酸鹽玻 -6 - 本紙張尺度適用中國國家標荜（CNS > A4現格（210_X297公釐） A7 經濟部中央標準局員工消費合作社印製 410458 __B7 五、發明説明（4 ) 璃。在所需之處，下介電層38提供第一金屬層互連40a，40b 及基質36間之電隔離。 第一金屬層互連40a，40b及第二金屬層接點52a，52b —般包 含電導體，如銘或銘合金。第一金屬層互連40a及第二金屬 層接點52a各提供至抗熔絲47之電連接。 金屬間介電層50通常包含矽酸鹽介電物，如二氧化矽。 在所需之處，金屬間介電層50提供第一金屬層互連40a，40b 及第二金屬層接點52a，52b間之電隔離。 抗熔絲47包括第一障壁層42、第二障壁層46、及位於第 一障壁層42與第二障壁層46間並且接觸之抗熔絲介電層 44 ° 第一障壁層42防止第一金屬層互連40a與抗熔絲介電層44 在製造方法時之不欲化學交互作用。第一障壁層42亦作爲 抗熔絲47之下電極。第一障壁層42通常包含導體，其亦爲 化學擴散障壁，如鎢化鈦(TiW)。 抗熔絲介電層44爲抗熔絲47之可程式化元件，而且通常 包含未摻雜含氫非晶矽（a-Si:H)。在其起初未程式化狀態， 抗熔絲介電層44爲高阻抗元件，其提供第一障壁層42與第 二障壁層46間之電隔離。在適當設計電壓之施加時，抗熔 絲介電層44破碎並且繼而提供第一障壁層42與第二障壁層 46間之低阻抗。 第二障壁層46—般包含導體，其亦爲化學擴散障壁，如 鎢化鈦TiW。第二障壁層46防止抗熔絲介電層44與第二金屬 層接點52a在製造方法時之不欲化學交互作用。第二障壁層 本紙張尺度適用中國國家標準（CNS } A4規格（210X297公釐） (請4?閱讀背面之注意事項再填寫本頁)
410458 A7 ___ _ B7 五、發明説明（5 ) 46亦作爲抗溶絲47之上電極。 先行技藝之積體電路抗熔絲藉由將電晶體（未示）定址而個 別地程式化，其對可程式化邏輯陣列爲内部的，而且其電 連接至被程式化之抗熔絲。定址發生在這些電晶體以製造 由外部電源至第二金屬層接點52a，及由第一金屬層互連40a 至接地之電導性路徑，其使指定之程式化電壓施加於抗熔 絲電極42，46。如此提供橫越抗熔絲介電層44之電場，其造 成通過抗熔絲之電流之大量增加。增加之電流產生局部加 熱，而且部份抗熔絲介電層被第一與第二障壁層熔化。生 成之程式化抗熔絲在第一障壁層與第二障壁層之間通過抗 熔絲介電層呈現不可逆之低阻抗路徑。 先行技藝裝置具有程式化電壓之範園比所需爲寬之問 題，生成降低之抗熔絲產率及較低之長期可靠性。 圖2-9爲描述依照本發明第一政態之抗熔絲形成之逐步步 驟之橫切面圖。 如熟悉此技藝者所了解，所有之圖式爲略示示意圖，而 且並不意圖描寫本發明之指定參數或結構細節。 經濟部中央榡準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 參考圖2，半導體裝置之部份74包括基質36，其已在其暴 露之主要表面配置於下介電層78。在所需之處，下介電層 78提供對基質36之電隔離。下务電層78通常包含矽酸鹽介 電物，如硼磷矽酸鹽玻璃（BPSG)。然而，熟悉此技藝者已知 可得下介電層78之許多替代品，包括磷矽酸鹽玻璃（PSG)與 二氧化矽。 下介電層78已在其暴露之主要表面配置第一金屬層80。 -8- 本紙張尺度適用中國國家標孪（CNS ) A4規格（2ί〇Χ297公釐） 410458 經濟部中央榡準局員工消費合作社印製 A7 B7 五、奋明説明（.6 ) 第一金屬層80使用噴鍍沉積或一些其他之半導體處理技術 而>几積’如热發沉積。第一金屬層8〇一般包含電導體，如 鋁或鋁合金。較佳具體實施例使用重量比爲98·5百分比（％) 之鋁、0.5%之鋼、1%之矽合金。熟悉此技藝者已知之替代 包括但不限於銘-矽-鋼及摻雜鈦之鋁與矽之其他合金。 第一障壁層82配置於第一金屬層肋之暴露之主要表面。 第一障壁層82防止第一金屬層8〇與抗熔絲層在製造方法時 之不欲化學交互作用。第一障壁層82亦作爲抗熔絲之下電 極。在較佳具體實施例，第_ 一障壁層82爲Tiw組合物，其包 含重量比爲10 %之鈦與9〇 %之鎢。第一障壁層82之厚度通常 在1,000埃至2,〇〇〇埃之範圍，較佳爲ι，55〇埃。第—障壁層82 使用噴鍵或一些其他之半導體處理技術而沉積，如蒸發沉 積。雖然較佳具體實施例對第一障壁層82使用嘴嫂沉積之 TiW組合物，熟悉此技藝者應了解，氮化鈦或其他導電性擴 散障壁材料亦可作爲第一障壁層。在此情形，應使用適合 本應用之材料之沉積技術，如反應性噴鍍或化學蒸氣沉 積。 現在參考圖3，在第一障壁層82之暴露之主要表面上形成 界面氧化物膜層84。界面氧化物膜層84在抗熔絲程式化電 壓分布、抗熔絲產率與抗熔絲長·期可靠性，提供重大之改 良。形成界面氧化物膜層84而無需考慮任何已存在之原生 金屬氧化。原生金屬氧化通常定義爲在材料暴露於周圍空 氣時，即，溫度、壓力、濕度等，自發地發生之氧化。 在較佳具體實施例，界面氧化物膜層84藉由使第一障壁 -9- 尽紙張尺度適用中國国家標準（CNS ) a4規格（210X297公釐） (請先聞讀#.面之注意事項再填寫本頁)
410458 Α7 Β7 五、發明説明（ 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 層82 ι暴露之主要表面在習知單晶圓下游電漿電阻汽提 器，或任何其他之適當槽，接受一元氧而形成。處理槽录 至低壓並且以氣態氧回充至1〇毫托耳至5〇〇托耳間之壓力， 較佳爲3.75托耳。處理槽中之溫度應在1〇〇度攝氏（度c)至 4〇〇度c之間，較佳爲160度c至26〇度c。在與處理槽分離但 是連接之第二槽，使用虾產生器以游離氣態氧以製造一元 氧。RF產生器設定爲由指定產生器設計、電源、及所選之 處理條件決定之輸出電力。瓦之電力顯示爲適合的。即 產生器之頻率設定爲13 56百_萬赫茲（Mhz) : 13 56 Mhz己被fcc 許可用於涉及低壓電漿之工業耵產生器。亦可使用適合將 氣態氧游離成一元氧之任何其他之頻率或裝置。一元氧自 第二槽流出至處理槽中。界面氧化物膜層84如在處埋槽中 冲洗第一障壁層82之暴露表面之一元氧而產生。在較佳具 體實施例’累積之暴露時間在15秒至3〇分鐘之範圍，較佳 爲1分鐘至10分鐘。可藉其他之累積暴露時間而產生改變程 度之有益效果。此外，熟悉此技藝者應了解，適當之累積 暴露時間視處理參數而定，如溫度與壓力，其均可變化而 產生相同之結果。第一障壁層82之表面對一元氧環境之累 積暴露不需爲連續的，而且實際上已因暴露第—障壁層82 之表面於周圍環境範圍爲19分鐘至2小時之時間而中斷。據 “對此中斷時間並無最大或最小之限制。 界面氧化物膜層84之厚度比其他層小，一般在約1〇埃至 100埃之範圍，較佳爲约40埃至70埃，雖然界面氧化物膜層 並不限於這些範園。然而，比較之下，原生金屬氧化物之 _ -10- 本紙張尺度適用中國國家榇準（CNS ) Λ4規格（2丨0X29?公釐） 410458 A7 ___B7_ 五、發明説明（8 ) 厚度一般小於20埃。 (請先鬩讀背面之注意事項再填寫本頁) 一部份之界面氧化物膜層位於形成界面氧化物膜層之第 一障壁層起初表面之下或穿透之。界面氧化物膜層之穿透 深度大於原生金屬氧化物膜之深度。較佳之方法確定足夠 之厚度與穿透深度，但是亦可使用提供類似結果之其他處 理或方法，如熟悉此技藝者所已知。 現在參考圖4，抗熔絲介電層86沉積於界面氧化物膜層84 之暴露之主要表面上。抗熔絲介電層86使用電漿增強化學 蒸氣沉積（PECVD)，或一些其他之半導體處理技術而沉積， 如低壓化學蒸氣沉積（LPCVD)。界面氧化物膜層84與抗熔絲 介電層86之厚度控制程式化電壓。爲了得到範圍爲7.5伏特 至12伏特之程式化電壓分布，抗熔絲介電層86之厚度實質 上在800埃至1,600埃之範圍。在較佳具體實施例，調整抗熔 絲介電層86之厚度以得到在10.0伏特至10.5伏特之中間程式 化電壓，1.125埃+ /-20埃較佳。其他之抗熔絲介電層86厚度 可用以得到對應之較高或較低之程式化電壓分布。 經濟部中央標準局員工消費合作社印製 抗熔絲介電層86通常包含未摻雜氫化非晶矽（a-Si:H)，其爲 高阻抗絕緣體。然而，亦可使用其他之組合物對熟悉此技 藝者爲明顯的。 抗熔絲介電層86在其暴露之至'要表面上沉積第二障壁層 88。第二障壁層88使用喷鍍沉積或一些其他之半導體處理 技術而沉積，如蒸氣沉積.。第二障壁層88防止抗熔絲介電 層86與以後之層在製造方法時之不欲化學交互作用。第二 障壁層88亦作爲抗熔絲之上電極。在較佳具體實施例，第 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} 410458 A7 B7 五、發明説明（9 ) 二障壁層88爲TiW組合物，其包含重量比爲10%之鈦與9〇% 之鎢。第二障壁層88之厚度通常在L〇00埃至2,〇〇〇埃之範 圍，較佳爲1，550埃。雖然較佳具體實施例使用噴鍍沉積之 TiW組合物，熟悉此技藝者應了解，亦可使用氮化鈦或其他 導電性擴散障壁材料。在此情形，應使用適合本應用之材 料之沉積技術，如反應性噴鍍或化學蒸氣沉積。 現在參考圖5，在第二障壁層88之沉積後，藉由層82，84， 86與88之圖樣化蝕刻而形成抗熔絲89，如以下所述。 許多蝕刻技術對熟悉此技藝者爲已知的。在較佳具體實 施例’塗佈光阻劑及圖樣化。圖樣化光阻劑90界定抗熔絲 89之位置。繼而’然後通常使用四氟甲烷（CF4) '氧（〇2)與氣 (Cb)蚀刻化學至少之一實行蝕刻。位於圖樣化光阻劑9〇之下 之飯刻層部份保持完整作爲抗熔絲89部份，而且藉蝕刻方 法去除其餘各層。第一金屬層8〇作爲蝕刻停止層。 抗熔絲89蝕刻後，將第一金屬層80圖樣化成爲第一金屬 層互連80a，80b。將第一金屬層8〇圖樣化之技術對熟悉此技 藝者爲已知的。在較佳具體實施例，光阻劑在第一金屬層 變成第一金屬層互連80a，80b之區域上圖樣化。繼而，然後 較佳爲使用電漿乾燥蝕刻技術及三氟甲烷（CHP3)、Cl2、與三 氣化硼（BCb)化學實行蝕刻。在圖樣化光阻劑下之第一金屬 層互連80a，80b保持完整’而且其.餘之第一金屬層藉蝕刻方 法去除。下介電層78作爲.赖刻停止層。在第—金屬層互連 80a ’ 80b之圖樣化之後，去除所有之光阻劑。 現在參考圖6，金屬間介電層92沉積於下介電層78、第一 -12- 本紙張尺度賴巾關家辟(CNS ) Α4» ( 2!0^T^i~} {請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 m.II-1'-----;--Ί ΙΊ--- A7 B7 410458 五、發明説明（1〇 ) (請先閱讀背面之注意事項再填寫本頁) 金屬層互連80a，80b、及抗熔絲89之暴露表面上。金屬間介 電層92通常經PEVCD、LPCVD或大氣壓力化學蒸氣沉積 (APCVD)而沉積。這些技術對熟悉此技藝者爲已知的。金屬 間介電層92然後平面化。 金屬間介電層92通常包含二氧化矽、BPSG與PSG至少之 一。金屬間介電層92在平面化之前具有大的厚度，較佳爲 6,000埃至15,000埃之範圍，以造成抗熔絲89與第一金屬層互 連80a，80b之足夠覆蓋，因而將其與以下之層絕緣。 現在參考圖7，將金屬間介電層92圖樣化，以對抗熔絲89 之表面94製造通路98，及對第一金屬層互連80b之表面96製 造通路100。 如以上所述，圖樣化之步驟·加入許多處理步驟。在一個 具體實施例，在相鄰通路98,100之區域上將一層光阻劑圖樣 化。此外，在形成通路98,100之處將光阻劑暴光及顯影。因 此，藉由蝕刻步驟，同時製造通路98,100。然而，在較佳具 體實施例，對各通路98,100使用兩個分別之光阻劑沉積與蚀 刻步驟。此較佳具體實施例之目的爲防止對抗熔絲之早熟 損壞。 經濟部中央標準局員工消費合作社印製 參考圖8，在製造通路98與100時，第二金屬層102蓋在圖 7之生成結構上而形成。第二金'屬層102 —般包含如鋁或鋁 合金之電導體，其具有實質上在6,000埃至10,500埃之範圍之 厚度。在本發明之一個具體實施例，第二金屬層102較佳爲 包含鋁（98.5%濃度重量比）、鋼（0.5%濃度重量比）、與矽（1%濃 度重量比）合金。熟悉此技藝者已知之替代包括但不限於铭 -13- 本紙張尺度適用中國國家標準（CNS > A4規格（2!0乂297公釐） A7 410458 ___B7 五、發明説明（H ) (請先閱讀背面之注意事項再填寫本頁} -矽-銅及摻雜鈦之鋁與矽之其他合金。第二金屬層102之形 成可經各種已知之先行技藝方法而完成，包括蒸發與喷鏡 沉積技術。 參考圖9，將圖8之第二金屬層102圖樣化以界定導電性路 徑，並且製造第二金屬層接點102a，102b。 如以上所述，圖樣化之步驟加入許多處理步驟。在一個 具體實施例，在圖8之第二金屬層102形成圖9之第二金屬層 接點102a，102b之區域上，將一層光阻劑圖樣化。蝕刻步驟 較佳爲使用電漿乾燥蝕刻技術，其包括Cl2、BC13 '或CHF3。 一旦蝕刻，去除其餘之光阻劑。 藉此配置，第二金屬層接點I02a藉表面94而電連接抗熔絲 98。類似地，第二金屬層接點102b藉表面96而電連接第一金 屬層互連80 b。 經濟部中央標準局員工消費合作社印製 圖9之生成結構描述依照本發明第一狀態之抗熔絲結構。 抗熔絲89以如在以上關於圖1所敘述之先行技藝裝置之相同 方法程式化，因而對可程式化積體電路爲内部之電晶體製 造由外部電源至第二金屬層接點102a，及由第一金屬層互連 80a至接地之電導性路徑。正電壓與接地因而各施加於電極 88與電極82 *生成㈣越抗溶絲89之電場施加。抗惊·絲89或 可藉由對電極82施加正電壓及對電極88接地而程式化，然 而，需要稍微調整程式化電壓之量，以補償抗熔絲89之程 式化電壓對程式化電壓極性之敏感度。 正程式化電壓較佳爲約7.5伏特至12伏特之範圍，而且充 份高之足夠電流通過抗熔絲89，以造成抗熔絲介電層86與 -14- 本纸張尺度適用中國國家標準（CNS ) A4規格（L0X 297公釐） 經濟部中央標準局員工消費合作社印裝 410458 五、發明説明（ 界面氧化物膜層84破碎，以製梏批士 ^ , L 暮·造低電阻路徑。程式化後抗 溶4疋生成電阻爲约3〇〇歐姻;f 〇、 @ 1 h 跃姆（Ω)。確實電阻値視程式化電 壓（量與限制程式化電流之雷日 . 包阳體大小而疋。因此，程式 化後電阻可低於3〇〇歐姆（Ώ )。蚨 ^ ；然而，相對地，抗熔絲之程 式化前電阻爲約1 X !〇9Ω。 在抗熔絲介電層86之沉積前之|g〜a 月<界面虱化物膜層84之加入 重大地f化㈣絲之程式化電壓之範園H特量之級 數。界面氧化物膜層84之加入亦在抗溶絲之產率與長期可 靠性產生改良。這些改良對.高可靠性市場特別重要。 對於界面氧化物膜層提供之有益電效果有許多可能之解 釋。界面氧化物膜層在原生金屬氧化物上之較大穿透深度 可邵份地合理。對於成爲良好擴散哮壁之第一障壁層，如 讀’顆粒邊緣必須裝填充填，，）以防止抗溶絲介電層 擴散至第一障壁層。據信界面氧化物膜層之較大穿透深度 在第一障壁層提供顆粒邊緣較完全之裝填，因而降低抗熔 絲介電層至第一障壁層中之擴散β 亦據信有益效果部份由界面氧化物膜層將第一障壁層表 面之細規模特點光滑之能力所生成。例如，第一障壁層在 其表面可具有尖點。這些尖點對應個別之顆粒或小平面。 這些尖點附近之電％非常集中，因而在抗熔絲界電層上生 成非均勻應力’結果爲較不可預測之抗溶絲程式化電壓。 界面氣化物膜層之形成可提供一些將第一障壁層表面上之 尖點光滑。較光滑之表面提供橫越抗溶絲介電層之較均勻 電場，結果爲較可預測之抗溶絲裝置。 15- 本紙張尺度適用中國國家榡準（CNS ) Λ4規格（2lOx297公澄） {請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局貝工消費合作杜印製 410458 A7 —-------B7 五、發明説明（13) 進一步相信，界面氧化物膜層之加入改變抗熔絲介電層 86之表面形態學及/或物理或化學性質。沉積之層之性質受 ，所沉積之表面之性質衝擊。由於界面氧化物“ 單之原生金屬氧化物具有獨特之物理特徵，例如，較大之厚 度，沉積於界面氧化物膜層上之抗熔絲介電層可具有並= 沉積於簡單原生金屬氡化物膜之不同表面形態學、密度或 結晶大小及/或定向。 界面氧化物膜層84亦衝擊抗熔絲89之介電性質。界面氧 化物膜層84之化學组合物並非已知的，但是可假設爲鎢、 鈦與氧之混合物。伴隨鈦與鎢氧化物之高介電常數可解釋 抗溶絲89之所測量介電性質，例如，電容，比較無界“ 化物膜層84之抗橡絲之差異。 播需重大I成本而加入界面氧化物膜層84。此外，生成 之抗熔絲與現存之積體電路製造方法與裝置相容。 雖然爲了本發明之目的，界面氧化物膜層84顯示爲沉積 於第一障壁層82，並且接觸抗熔絲介電層恥，其並非排除 那配置於第-障壁層82與抗熔絲介電層86間之其他材料， 只要界面氧化物膜層84配置於第一障壁層82與抗溶絲介電 層86之間。 ， 此外，雖然抗熔絲89顯示於含將抗熔絲89定址與程式化 之内部電晶體之半導體裝置中，其並非排除其中可形成抗 •溶絲89之其他型式之裝置，半導體與非半導體。如以上所 述，基質36可爲純化或可含活性元件，而且可爲但不限於 任何MOS、雙極或BICMOS處理裝置。因此，半導體可不具 — -16- 本紙張尺度適用中國國家標率（CNS ) A4規格 I 丨丨！ ^€衣 (請也閲讀背面之注意事項再填寫本頁) *1Τ 410458 A7 B7 五、發明説明（14) " ' ' —- 有此將抗熔絲89程式化之内部電晶體，在此情形，程式化 之方法比較以上之説明而修改。或者，例如，有或：：他 鈍化组件之抗熔絲89可形成.並非半導體裝置之裝置之部 份，其可.具有包含如陶瓷或塑膠之介電材料之基質。 〃儘管第-狀態之單-界面氧化物膜層提供在程式化電壓 範圍足改良，藉由將另外之氧化物層加入抗熔絲可得其他 可能之改良。 ” 圖UM2爲描述依照本發明第二狀態之抗熔絲形成之逐步 步驟之橫切面圖《 . 參考圖10 ’半導體裝置之部份124包括基質36，半導體裝 置之部份124進一步包含下介電層π8、第一金屬層13〇、第 障壁層132、第一界面氧化物膜層134 '與抗熔絲介電層 136。層128 ' 130、132、134、與136以如上所述並描述於圖2_4 之對應層之相同方法沉積：下介電層78、第一金屬層8〇、 第一障壁層82、界面氧化物膜層84、與抗熔絲介電層86。 現在參考圖11，第二界面氧化物膜層138形成於抗熔絲介 電層136之暴露之主要表面上。第二界面氧化物膜層138藉由 如上所述並描述於圖3之第一界面氧化物膜層84之相同方法 形成’除了暴露時阉爲4分鐘至30分鐘之間，較佳爲4分鐘 至6分鐘，相對於第一界面氧化物膜層84之15秒至30分鐘暴 露時間。此外，熟悉此技藝者應·了解，適當之暴露時間視 處理參數而定，如溫度與壓力，其均可變化而仍產生相同 之結果。 現在參考圖12，第二界面氧化物膜層138已在其暴露之主 -17- 本紙張尺度適用中國國家標準{ CNS ) Α4規格（2!0'乂297公瘦） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 / A7 B7
41045S 五、發明説明（15) I _|—.-1I-1¾------訂 (請閱讀背面之注意事項再填寫本頁) 要表面上沉積於第二障壁層140。第二障壁層140以如以上所 述並且描述於圖4之第二障壁層88之相同方法沉積。在第二 障壁層140之沉積後，以各如以上所述並且描述於圖5之抗 熔絲89與第一金屬接點80a，80b之相同方法，將抗熔絲141與 第一金屬接點130a，130b圖樣化及蝕刻。 在將抗熔絲141與第一金屬接點i3〇a，n〇b圖樣化之後，中 間介電層144與第二金屬層接點154a，15牝以各如以上所述並 且描述於圖6-9之中間介電層92與第二金屬層接點1〇2a，1〇2b 之相同方法形成。 - 藉此配置’第一金屬層接點154a藉表面146而電連接抗这 絲141。類似地，第二金屬層接點154b藉表面148而電連接第 一金屬層互連130b。 經濟部中央標準局員工消资合作社印製 圖12之生成結構描述依照本發明第二狀態之抗溶絲結 構。抗墙絲141以如在以上關於圖1所敍述之先行技藝裝置 之相同方法程式化，因而對可程式化積體電路爲内部之電 晶體製造由外邵電源至第二金屬層接點154a，及由第一金屬 層互連130a至接地之電導性路徑。正電壓與接地因而各施加 於電極140與電極132，生成橫越抗熔絲141之電場施加。程. 式化電壓爲第一界面氧化物膜層134、抗溶絲介電層136、與 第二界面氧化物膜層138之厚度乏函數。 第一界面氧化物膜層134與第二界面氧化物膜層ι38之加入 重大地窄化抗熔絲之程式化電壓之範圍。實驗試驗顯示， 兩個氧化膜層134 ’ 138之加入降低抗熔絲程式化電壓分布之 標準誤差至少25 %至50 %。界面氧化物膜層丨34，138之加入 -18 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 4ί〇458 Α7 ----------------Β7 五、發明説明（1S ) 亦產生抗稼絲之產率與長期可靠性之改良。實驗加速壽命 試驗顯示，界面氧化物膜層134，138之加入降低正常操作條 件下抗熔絲之預期失敗率數個級數之量。據信大部份之這 些改良.乃由於第一界面氧化物膜層134所造成。這些改良對 於高可靠性市場特別重要。 雖然爲了本發明之目的，第二界面氧化物膜層138顯示沉 積於抗熔絲介電層136上，並且接觸第二障壁層14〇，其並非 排除亦配置於抗熔絲介電層丨3 6與第二障壁層丨4〇間之其他材 料，只要第二界面氧化物膜層138配置於抗熔絲介電層136與 ，二障壁層140之間。此外’雖然第二界面氧化物膜層138與 第一界，，化物膜層134 一起顯示，第二界面氧化物膜層138 可有或無第-界面氧化物膜層134而用於抗熔絲。此外，雖 然抗熔絲141示於含將抗熔絲I41定址與程式化之内部電晶體 之丰導體裝置中，其並非排除其中可形成抗熔絲⑷之其他 型式之裝置’半導體與非半導體。 雖然已參考描述性具體實施例而敘述特定之發明，此説 明並非表7F視爲限制意義。應、了解，描述性具體實施例之 各種修改，及本發明之另外之具體實施W，在參考本説明 時對於熟悉此技藝者爲明顯的，而不背離本發明之精神， 如所附之申請專利範園所列。轧此，纟了解本發明時，熟 悉此技藝者可將本發明用於需要.抗熔絲技術之各種應用， 這些應用包括但不限於可程式化裝置，如可程式化唯讀記 憶體、可程式化陣列邏輯單S、與電場可程式化閑 列、可程式化控制器、及其他之可程式化電路。因此意圖 19- 本紙尺度適用中國國家標準（CNS ) A4^r2r〇x297/>t (請t閱讀背面之注意事項再填寫本頁)
410458 A7 B7 五、發明説明（17) 使所附之申請專利範圍涵蓋在本發明之範圍内之任何此種 修改或具體實施例。 (讀先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消f合作社印製 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

  1. 第 86102289鉍酿 3.代:Π: ! 中文申請專利1園修正本(89年3月）cs 1^/〇 · 、申請專利範圍 1. 一種在基質上製造抗熔絲之方法，包含下列步驟： 在基質上沉積第一障壁層，該第一障壁層具有已暴 露的主要表面， 將基質與該沉積之第一障壁層安置於槽中； 在該槽内提供一元氧環境； 使該第一障壁層接受該一元氧環境有一段時間間 隔，足以在該暴露之主要表面上製造界面氧化物層； 該界面氧化物層具有大於10埃之厚度； 沉積介電層覆蓋於該界面氧化物層上；及 沉積第二障壁層覆蓋於該介電層上。 2. 根據申請專利範圍第1項之方法，其中在該楷中提供一 元氧環境之該步驟包含下列步驟： 製造具有100度攝氏至400度攝氏之周圍溫度及10毫托 耳至500托耳之周圍壓力之槽環境； 將氧氣暴露於射頻電場，以製造游離氧氣；及 將該游離氣體引入該槽環境，以製造該一元氧環 境。/ 3. 根據申請專利範圍第2項之方法，其中將氧氣暴露於射 頻電場之該步驟包含下列步驟： 經濟部中央標準局員工消費合作社印製 以實質上13,500赫茲之頻率提供該射頻電場。 4. 根據申請專利範圍第2項之方法，其中該第一障壁層接 受該一元氧環境15秒至30分鐘之時間間隔。 5. 根據申請專利範園第2項之方法，其中該槽環境周圍溫 本紙張尺度適用中國國家揉準（CNS ) A4規為·（ 210X297公釐） 第 86102289鉍酿 3.代:Π: ! 中文申請專利1園修正本(89年3月）cs 1^/〇 · 、申請專利範圍 1. 一種在基質上製造抗熔絲之方法，包含下列步驟： 在基質上沉積第一障壁層，該第一障壁層具有已暴 露的主要表面， 將基質與該沉積之第一障壁層安置於槽中； 在該槽内提供一元氧環境； 使該第一障壁層接受該一元氧環境有一段時間間 隔，足以在該暴露之主要表面上製造界面氧化物層； 該界面氧化物層具有大於10埃之厚度； 沉積介電層覆蓋於該界面氧化物層上；及 沉積第二障壁層覆蓋於該介電層上。 2. 根據申請專利範圍第1項之方法，其中在該楷中提供一 元氧環境之該步驟包含下列步驟： 製造具有100度攝氏至400度攝氏之周圍溫度及10毫托 耳至500托耳之周圍壓力之槽環境； 將氧氣暴露於射頻電場，以製造游離氧氣；及 將該游離氣體引入該槽環境，以製造該一元氧環 境。/ 3. 根據申請專利範圍第2項之方法，其中將氧氣暴露於射 頻電場之該步驟包含下列步驟： 經濟部中央標準局員工消費合作社印製 以實質上13,500赫茲之頻率提供該射頻電場。 4. 根據申請專利範圍第2項之方法，其中該第一障壁層接 受該一元氧環境15秒至30分鐘之時間間隔。 5. 根據申請專利範園第2項之方法，其中該槽環境周圍溫 本紙張尺度適用中國國家揉準（CNS ) A4規為·（ 210X297公釐）
    410458 abI ___ g® L........................................ 六、申請專利範圍 度在160度攝氏至260度攝氏之範園，而且該第—障壁層 接受該一元乳每境1分鐘至10分鐘之間隔。 6.根據申請專利範圍第1項之方法，其中該足以製造界面 氧化物滑之時間間隔並非連續的，，而且被暴露於周園 環境所中斷。 7· —種在基質上製造抗稼絲之方法，包含下列步驟： 在基質上沉積第一障壁層’並且沉積介電層覆蓋於 該第一障壁層上’該介電層具有已暴露的主要表雨； 將基質與該沉積之第一障壁層及介電層安置於槽 中； 在該槽内提供一元氧環境； 使該介電層接受該一元氧環境有一段時間間隔，足 以在該暴露之主要表面上製造界面氧化物層；該界面 氧化物層具有大於10埃之厚度； 沉積第二障壁層覆蓋於該界面氧化物層上。’ 8.根據申請專利範園第7項之方法，其中在該槽中提供~ 元氧環境之該步驟包含下列步驟：/ 製造具有100度攝氏至400度攝氏之周圍溫度及10毫托 耳至500托耳之周圍壓力之槽環境； 將氧氣暴露於射頻電場，以製造游離氧氣；及 將該游離氣體引入該槽環境，以製造該一元氧環 境。 9-根據申請專利範圍第8項之方法，其中將氧氣暴露於射 -2- 本紙乐尺度適用中國國家標準（CNS )八4雜（210X297公釐） n n n --c ^^1 I --- Ϊ (請先閔讀背面之注意事項再填寫本頁} 訂 經濟部尹央標準局員工消費合作社印製
    410458 abI ___ g® L........................................ 六、申請專利範圍 度在160度攝氏至260度攝氏之範園，而且該第—障壁層 接受該一元乳每境1分鐘至10分鐘之間隔。 6.根據申請專利範圍第1項之方法，其中該足以製造界面 氧化物滑之時間間隔並非連續的，，而且被暴露於周園 環境所中斷。 7· —種在基質上製造抗稼絲之方法，包含下列步驟： 在基質上沉積第一障壁層’並且沉積介電層覆蓋於 該第一障壁層上’該介電層具有已暴露的主要表雨； 將基質與該沉積之第一障壁層及介電層安置於槽 中； 在該槽内提供一元氧環境； 使該介電層接受該一元氧環境有一段時間間隔，足 以在該暴露之主要表面上製造界面氧化物層；該界面 氧化物層具有大於10埃之厚度； 沉積第二障壁層覆蓋於該界面氧化物層上。’ 8.根據申請專利範園第7項之方法，其中在該槽中提供~ 元氧環境之該步驟包含下列步驟：/ 製造具有100度攝氏至400度攝氏之周圍溫度及10毫托 耳至500托耳之周圍壓力之槽環境； 將氧氣暴露於射頻電場，以製造游離氧氣；及 將該游離氣體引入該槽環境，以製造該一元氧環 境。 9-根據申請專利範圍第8項之方法，其中將氧氣暴露於射 -2- 本紙乐尺度適用中國國家標準（CNS )八4雜（210X297公釐） n n n --c ^^1 I --- Ϊ (請先閔讀背面之注意事項再填寫本頁} 訂 經濟部尹央標準局員工消費合作社印製
    經濟部中央標隼局員工消費合作社印製 A8 B8 410458_^ ττ、申請專利乾圍 頻電場之該步騾包含下列步驟： 以實質上13,500赫茲之頻率提供該射頻電場。 10. 根據申請專利範圍第8項之方法，其中該介電層接受該 一元氧環境4分鐘至30分鐘之時間間隔。 11. 根據申請專利範圍第8項之方法，其中該槽環境周圍溫 度在160度攝氏至260度攝氏之範圍，而且該介電層接受 該一元氧環境4分鐘至6分鐘之間隔。 12. 根據申請專利範圍第7項之方法，其中該足以製造界面 氧化物層之時間間隔並非連續的，而且被暴露於周圍 環境所中斷。/_ 13. —種在基質上製造抗熔絲之方法，包含下列步驟： 在基質上沉積第一障壁層，該第一障壁層具有已暴 露的主要表面； 將基質與該沉積之第一障壁層安置於槽中； 在該槽内提供一元氧環境； 使該第一障壁層接受該一元氧環境有一段時間間 隔，足以在該第一障壁層之該暴露之主要表面上製造 第一界面氧化物層；該第一界面氧化物層具有大於10 埃之厚度；/ 沉積介電層覆蓋於該第一界面氧化物層上；該介電 層具有已暴露的主要表面； 將基質與該沉積之第一障壁層及該第一界面氧化物 層及該介電層安置於槽中； 在該槽内提供一元氧環境； -3 - 本紙浪尺度適用中國國家榇準（CNS ) Αβ見格（2!0Χ297公釐） (請先閱讀背面之注意事項再填寫本頁)
    經濟部中央標隼局員工消費合作社印製 A8 B8 410458_^ ττ、申請專利乾圍 頻電場之該步騾包含下列步驟： 以實質上13,500赫茲之頻率提供該射頻電場。 10. 根據申請專利範圍第8項之方法，其中該介電層接受該 一元氧環境4分鐘至30分鐘之時間間隔。 11. 根據申請專利範圍第8項之方法，其中該槽環境周圍溫 度在160度攝氏至260度攝氏之範圍，而且該介電層接受 該一元氧環境4分鐘至6分鐘之間隔。 12. 根據申請專利範圍第7項之方法，其中該足以製造界面 氧化物層之時間間隔並非連續的，而且被暴露於周圍 環境所中斷。/_ 13. —種在基質上製造抗熔絲之方法，包含下列步驟： 在基質上沉積第一障壁層，該第一障壁層具有已暴 露的主要表面； 將基質與該沉積之第一障壁層安置於槽中； 在該槽内提供一元氧環境； 使該第一障壁層接受該一元氧環境有一段時間間 隔，足以在該第一障壁層之該暴露之主要表面上製造 第一界面氧化物層；該第一界面氧化物層具有大於10 埃之厚度；/ 沉積介電層覆蓋於該第一界面氧化物層上；該介電 層具有已暴露的主要表面； 將基質與該沉積之第一障壁層及該第一界面氧化物 層及該介電層安置於槽中； 在該槽内提供一元氧環境； -3 - 本紙浪尺度適用中國國家榇準（CNS ) Αβ見格（2!0Χ297公釐） (請先閱讀背面之注意事項再填寫本頁)
    化物層；該第二界面氧化物廣具有大於10埃之厚度； 及 沉積第二障壁層覆蓋於該第二界面氧化物層上/ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -4- 本紙浪尺度適用中國國家榇準（CNS ) A4規格（2I0X297公釐）
    化物層；該第二界面氧化物廣具有大於10埃之厚度； 及 沉積第二障壁層覆蓋於該第二界面氧化物層上/ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -4- 本紙浪尺度適用中國國家榇準（CNS ) A4規格（2I0X297公釐）
TW086102289A 1995-11-01 1997-02-25 Process for manufacturing antifuse structure TW410458B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/551,387 US5658819A (en) 1995-11-01 1995-11-01 Antifuse structure and process for manufacturing the same

Publications (1)

Publication Number Publication Date
TW410458B true TW410458B (en) 2000-11-01

Family

ID=24201068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086102289A TW410458B (en) 1995-11-01 1997-02-25 Process for manufacturing antifuse structure

Country Status (6)

Country Link
US (1) US5658819A (zh)
EP (1) EP0858675A1 (zh)
JP (1) JPH11514796A (zh)
KR (1) KR19990067218A (zh)
TW (1) TW410458B (zh)
WO (1) WO1997016850A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581111A (en) 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
EP0774164A1 (en) 1995-06-02 1997-05-21 Actel Corporation Raised tungsten plug antifuse and fabrication process
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5741720A (en) 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
US6828230B2 (en) * 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6536370B2 (en) * 1998-11-25 2003-03-25 Advanced Micro Devices, Inc. Elapsed time indicator for controlled environments and method of use
US20070069241A1 (en) 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
EP2565635B1 (en) 2011-09-02 2017-11-15 Sensirion AG Sensor chip and method for manufacturing a sensor chip
US10314563B2 (en) 2014-11-26 2019-06-11 Devicor Medical Products, Inc. Graphical user interface for biopsy device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4881114A (en) * 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5475253A (en) * 1992-08-21 1995-12-12 Xilinx, Inc. Antifuse structure with increased breakdown at edges
US5248632A (en) * 1992-09-29 1993-09-28 Texas Instruments Incorporated Method of forming an antifuse
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
EP0660408A1 (en) * 1993-12-16 1995-06-28 United Technologies Corporation A method of manufacturing antifuse devices

Also Published As

Publication number Publication date
US5658819A (en) 1997-08-19
EP0858675A1 (en) 1998-08-19
JPH11514796A (ja) 1999-12-14
KR19990067218A (ko) 1999-08-16
WO1997016850A1 (en) 1997-05-09

Similar Documents

Publication Publication Date Title
TW318277B (zh)
US7459763B1 (en) Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
KR100299340B1 (ko) 앤티퓨즈구조체와그형성방법
US7491585B2 (en) Electrical fuse and method of making
US4792835A (en) MOS programmable memories using a metal fuse link and process for making the same
US7390726B1 (en) Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
JPH0722513A (ja) 半導体装置及びその製造方法
TW457685B (en) Manufacturing of cavity fuses on gate conductor level
JPH06260558A (ja) プログラミング可能なアンチヒューズ要素
JPH05274993A (ja) 電気的にプログラム可能なアンチヒューズ素子
TW410458B (en) Process for manufacturing antifuse structure
WO1997016851A9 (en) Antifuse structure and process for manufacturing the same
US5573971A (en) Planar antifuse and method of fabrication
JPH0758209A (ja) プログラム可能なアンチヒューズ素子およびその製造方法
JPH06510634A (ja) アモルファスシリコンアンチヒューズ及びその製造方法
US6159836A (en) Method for forming programmable contact structure
US5434448A (en) Programmable contact structure
WO2005081976A9 (en) Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US6291352B1 (en) Method of manufacturing a semiconductor device
TW502394B (en) Anti-fuse structure and method for producing the same
JPH05152243A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees