TW410390B - Improvement of photolithography error after chemical mechanical polishing - Google Patents

Improvement of photolithography error after chemical mechanical polishing Download PDF

Info

Publication number
TW410390B
TW410390B TW088103922A TW88103922A TW410390B TW 410390 B TW410390 B TW 410390B TW 088103922 A TW088103922 A TW 088103922A TW 88103922 A TW88103922 A TW 88103922A TW 410390 B TW410390 B TW 410390B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
wafer
chemical mechanical
difference
scope
Prior art date
Application number
TW088103922A
Other languages
English (en)
Inventor
Jian-Jr Lin
Yau-Bi Shiu
Nian-Tzu Peng
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW088103922A priority Critical patent/TW410390B/zh
Priority to US09/286,005 priority patent/US6214722B1/en
Application granted granted Critical
Publication of TW410390B publication Critical patent/TW410390B/zh
Priority to US09/788,706 priority patent/US20010018265A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

經濟部中央標準局員工消費合作社印製 410390 A7 4173twf.d〇c/〇〇8 Η? ~~——一.—— —_ . - 五、發明説明(f ) 本1發明是有關於一種積體電路的製造方法,且特別 是有關於一種改善化學機械硏磨後因圖案密度差異造成 微影失誤的方法。 當積體電路的積集度(integration)愈來愈高之後,爲了 配合金氧半導體(metal·oxide-semiconductor transistor; M0S) 縮小後所增加的內連線需求,兩層以上的金屬層設計,便 逐漸地成爲許多積體電路所必須採用的方式。而金屬內連 線結構中,通常都具有內層介電層(inter-layer dielectrics ; ILD)或是內金屬介電層(inter_met;ai dielectrics ; IMD)等, 用以作金屬線間電性隔離之用。 爲了使金屬內連線的製作較容易進行,並且使導線的 圖案能精確地轉移,減少晶圓(wafer)表面的高低起伏是非 常重要的。因爲高低起伏較小的表面才能減少微影失誤的 機率,以達成精密的圖案轉移(pattern transfer)^ 第1A圖至第1B圖繪示習知一種圖案轉移的流程剖面 圖。 請參照第1A圖,此圖簡單表示一個晶圓的剖面結構’ 包括基底100、金屬層120、金屬導線120a'金屬導線120b 和介電層122。圖中虛線的左側係表示晶圓的內圍116, 而虛線的右側則表示此晶圓的外緣Π8。所謂的內圍116 係指晶圓中,具有有效晶粒(effective die)的區域。至於外 緣118,則係指其晶粒並不完整,而爲無效晶粒的區域。 造成表面高低起伏的一個原因,在於晶圓外緣118的 金屬層120分佈較晶圓內圍Π6被蝕刻而成的各式金屬導 3 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
410390 4173twf.doc/008 A7 B7 經濟部中央標準局男工消費合作社印袈 五、發明説明(夂) 線l2〇a' l2〇b分佈密度高的許多,使得在利用像化學機 械硏磨法(Chemical Mechanical Polishing,CMP)等技術平 坦晶圓表面,也就是平坦形成在金屬層120上的介電層122 時,晶圓外緣118的介電層122受到較晶圓內圍116爲少 的硏磨,而使晶圓外緣118高於晶圓內圍116。這種高低 不平的情形使得靠近外緣118的金屬導線上方的介 電層122呈現一傾斜表面124,而略尚於其他金屬導線120b 附近的介電層122。 特別注意的是,這種金屬導線.並非只有一層。在要求 高積集化的晶圓中,這種金屬導線的層數會愈來愈多,使 得這種高度落差愈來愈明顯。換句話說,隨著金屬導線層 數的增加,靠近外緣的金屬導線上方的介電層高出其他金 屬導線上方介電層的情形將會愈來愈嚴重。 請參考第1B圖,於介電層Π2上形成光阻層128,並 對此光阻層128進行曝光顯影等製程。特別注意的是,雖 然位在金屬導線120b上方的光阻層128落在DOF聚焦深 度(depth of focus ; D0F)範圍內(即由中間的最佳焦距BF 到兩側AF),可曝出所要的窗胃,但是位在金屬導線 120a上方的光阻層128則因爲電層122的突起,而跟 著高於其他內圍116的光阻層因而無法落在DOF範 圍內,容易造成微影失誤,使13〇a無法完全曝開。 其實不僅窗口 130a無法完ϋ開,就連晶圓外緣118 金屬層也會因爲地勢太高而超出DOF而引發離焦 (defocus),致使金屬層倒塌或消失不見。 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 4173twf.doc/ ^0390 A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(〉) 一·般而固’弟一層金屬導線所引起的光阻層局度落差 約爲1000至2000埃,也就是說在靠近外緣的金屬導線上 方的光阻層高出其他內圍的光阻層約1000至2000埃。這 樣的落差尙在微影誤差容忍的範圍之內。然而,隨著層數 的增加,這個落差也將愈來愈大,而超過約4000-5000埃 之微影誤差容忍上限。這將使得窗口與金屬層無法完全曝 開(Scumming),而難以達成精確的圖案轉移。 因此,本發明提供一種改善化學機械硏磨後因圖案 密度差異造成微影失誤的方法,用以避免在以微影蝕刻 製程製造晶圓內圍的開口與金屬層時,所發生的微影失 誤。 本發明提供一種改善化學機械硏磨後因圖案密度差 異造成微影失誤的方法,用以改善晶圓內圍導線上方的 介電層高低起伏的情形。 爲達成本發明之上述和其他目的,提供一種改善化 學機械硏磨後因圖案密度差異造成微影失誤的方法,應 用於一晶圓,此晶圓包括內圍與外緣,此方法係先於於晶 圓上依序形成第一介電層與光阻圖案。然後,以光阻圖案 爲蝕刻罩幕,蝕刻該第一介電層,以形成第一開口並去除 晶圓外緣之第一介電層。之後,於第〜介電層上形成第二 介電層覆蓋晶圓與第一介電層。接著,進行第二介電層之 微影蝕刻製程,以於晶圓內圍的第二介電層中形成第二開 □。 晶圓外緣介電層的去除’可使得後續形成在晶圓內圍 5 本紙張尺度適用中國國家樣準(CNS ) Α4规格(210x297公釐) II - n I---ί^ν^衣-- (請先閲讀背面之注項再填寫本頁〕 、1Τ 經濟部中央標準局員工消費合作社印製 4Ϊ0390 at 4173twf.doc/008 g7 五、發明説明(Φ ) 的介電層高度一致,不發生習知靠近外緣的導線上方介 電層大幅突起的情事。如此即可減少在製作形成導線所需 的光阻圖案時,所發生的微影失誤。_ 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1A圖至第1B圖繪示習知一種圖案轉移的流程剖面 圖;以及 . 第2A圖到第2L圖繪示根據本發明之較佳實施例,一 種開口的製造流程剖面示意圖。 圖式之標記說明: 100 ' 200 ;基底 120 :金屬層 1 16、216 :晶圓內圍 118、218 __晶圓外緣 120a、120b :金屬導線. 122 :介電層 124、226a :傾斜表面 128、204、228 :光阻層 130a、130b、230a、230b :窗口 DOF :聚焦深度 AF : DOF範圍之上下限 BF :最佳焦距 6 — 1 — 16 裝 —I (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用申國國家標準(CNS ) A4规格(210X297公釐) 4 1 0 08 A7 B7 五、發明説明(t) 202 :第一介電層 ,光阻圖案 234 :導體層 光罩. :第一曝光光源 :第二曝光光源 、220b :導線 第二介電層 HDP介電層 . PE氧化層 、232b、206a、206b :開口 經濟部中央標準局負工消費合作社印裝 204a 220、 215 : 217a 217b 220a 222 224 226 232a 實施例 本發明的特徵之一即在晶圓內圍的第一介電層中,形 成接觸窗或介層窗的同時,去除晶圓外緣的第一介電層, 以使後續形成於晶圓外緣的第二介電層,能低於形成於晶 圓內圍的第二介電層,或者使兩者的高度差縮小到微影誤 差所能容許的範圍內。所謂的內圍係指晶圓中,具有有效 晶粒(effective die)的區域,外緣則係指其晶粒並不完整, 而爲無效晶粒的區域。至於此處微影的目的則係用以製造 形成後續介層窗所需的光阻圖案。 請參照第2A圖,於基底200上依序形成第一介電層202 與第一光阻層204。此處的第一介電層202可以是內層介 電層(inter-layer dielectrics ; ILD),或者是內金屬介電層 (inter-metal dielectrics ; IMD)。至於此處的第一光阻層 204 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注_項再填寫本頁)
經濟部中央標準局員工消費合作社印I 410390 4173twf-doc/008 五、發明説明(乙) 係以正光阻爲例。 特別注意的是,第2A圖中虛線的左側係表示一晶圓 的內圍216,而虛線的右側則表示此晶圓的外緣218。所 謂的內圍216係指晶圓中,具有有效晶粒(effective die)的 區域。至於外緣218,則係指其晶粒並不完整,而爲無效 晶粒的區域。 請參照第2B圖,在一步進機中,利用第一光罩215 進行晶圓內圍216之第一光阻層204的第一曝光步驟,以 將所欲形成的圖案由光罩215轉移至第一光阻層204。圖 中的箭頭係指第一曝光光源。 請參照第2C圖,‘進行第一光阻層204的第二曝光步 驟,以將晶圓外緣218的第一光阻層204曝光。例如另使 用一空白光罩爲罩幕,或者不使用光罩,以將晶圓外緣218 的第一光阻層2〇4曝光。圖中的箭頭係指第二曝光光源。 此第二曝光步驟可在其他步進機中實施。 請參照第2D圖,進行第一光阻層(第2C圖中之204) 之顯影製程,以完成形成導線所需的光阻圖案2〇4a。 請參照第2E圖,利用光阻圖案(第2D圖中之204a)爲 蝕刻罩幕,蝕刻第一介電層202,以得到開口 2〇6a與開口 206b。同此之時,晶圓外緣218的第一介電層202也會被 去除,這是本發明的重要特徵之一。 請參照第2F圖,於開口 2〇6a與開口 200b中形成導體 層220覆蓋整個基底2〇〇,此導體層220的材質例如爲金 屬或複晶矽,而其厚度約爲5000埃左右,得視實際狀況 8 (請先閱讀背面之注意事項再填寫本頁) 、裝- 訂· 本紙張尺度適用中國國家標準(CNS)八4規格(210><297公釐) 經濟部中央標準局員工消費合作社印製 410390 4173twf.doc/008 五、發明説明(1) 而定。 請參照第2G圖,定義第一介電層220a上的導體層 22〇,以得到導線220a與導線220b。 請參照第2H圖,先以高密度電漿(high density plasma ; HDP)於基底200上形成一低介電常數的HDP介 電層224,接著再以加強型電獎(plasma enhancement ; PE) 於HDP介電層224上形成一 PE氧化層226,而與HDP 介電層224共同構成第二介電層222。事實上第二介電 層222的作法有很多,並非限定於·上述的方法,只是HDP 介電層224的間隙塡充(Gap Fill)能力較佳,有利於達成 導線220a、220b之間的電性隔離。然而,HDP介電層224 的輪廓常顯得陡峭而具有稜角,且HDP介電層224在無 效晶粒的大塊金屬層上易沈積較厚之介電層,使晶圓外 緣218高度更高,更惡化晶圓之平坦性,而不利於晶圓 之平坦化。縱使隨後再於其上形成一層PE氧化層226, 其表面的平坦程度仍深受HDP介電層224的影響而不盡 理想。 請參照第21圖,進行晶圓表面的平坦化製程。例如 以化學機械硏磨法(CMP)磨平晶圓表面。因爲此時晶圓 外緣218低於晶圓內圍216,所以在硏磨之後,晶圓外 緣218會略低於晶圓內圍216。雖然這樣的落差也會造 成一個傾斜表面226a,但是這個傾斜表面226a並非出現 在晶圓內圍216,而是出現在晶圓外緣218。換句話說, 晶圓內圍216包括導線220a、22〇b上方的介電層相當平 9 (請先閲讀背面之注$項再填寫本頁) $ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 410390 A7 4173twf .doc/008 37 五、發明説明() 坦,其高度是一致的,不會有習知靠近外緣的導線上方 介電層突起的情事發生。 請參照第2J圖,於第二介電層222上形成圖案化的 第二光阻層228。其作法是先於第二介電層222上形成 未圖案化的第二光阻層(未顯示),再實施微影法,也就 是進行曝光與顯影等製程,將此第二光阻層圖案化,形 成窗口 23〇a與窗口 23〇b。因爲導線22〇a、22〇b上方的 第二介電層222高度相當,使其上方的第二光阻層228 均落在DOF範圍內(即由中間的最佳焦距BF到兩側AF), 可曝出所要的窗口 230a與窗口 230b。 請參照第2K圖,以圖案化的第二光阻層(第2F圖中之 228)爲罩幕,蝕刻第二介電層222,以於第二介電層222 中形成開口 232a與開口 232b。這些開口 232a、232b可以 是介層窗開口,或者是接觸窗開口,並不影響本發明之精 神。 請參照第2L圖,以這些開口 232a、232b係介層窗開 口爲例,形成一導體層234覆蓋包含開口 232a、232b的 整個晶圓。特別注意的是,有時在導體層234上會再陸續 形成其他的介電層,而這些介電層與第2A圖中的第一介 電層202情況類似,故亦可對其實施本發明。換句話說, 去除晶圓外緣介電層的作法並非僅限定於去除一層,去除 兩層以上的介電層亦是容許的,並不影響本發明之精神。 以多重金屬內連線製程爲例,這種去除多層的作法可以是 在奇數層,也就是第一、三、五等介電層中實施,或者選 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 B7 4173t 五、發明説明(q) 擇其中的幾層來實施》 特別要說明的是’無論用哪一種方式來實施,其目的 都疋要使晶圓外緣能低於晶圓內圍,或者使兩者的落差縮 小到微影誤差所能容許的範圍內。更淸楚地說,只要去除 任一層或一層以上晶圓外緣的介電層,以降低晶圓外緣的 高度’都可以減少於製作晶圓內圍光阻圖案時,容易發生 的微影失誤。 更要注思的是’習知每片晶圓的內圍中,因爲這種微 影失誤所造成的晶粒損失高達約1.5%。換句話說,在實施 本發明之後,晶圓的產能最大可提高約兩成左右。 由上述本發明較佳實施例可知,應用本發明至少具有 優點如下: 在晶圓內圍的第一介電層中,形成接觸窗或介層窗的 同時,去除晶圓外緣的第一介電層。這將使得形成在晶圓 內圍包括導線的上方的介電層高度一致,不發生習知靠 近外緣的導線上方介電層大幅突起的情事。這種作法有 利於使整個後續形成在介電層上的光阻層均落在DOF範 圍內,或者在微影誤差的容許上限之內,以曝出所要的窗 口,以及製出後續所需的金屬層,而完成精確的圖案轉移。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾。因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 【裝 訂. 經濟部中央標準局貝工消費合作社印製 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 410390 it C8 4173twf.doc/OOS D8 六、申請專利範圍 1. 一種改善化學機械硏磨後因圖案密度差異造成微影 失誤的方法,應用於一晶圓,該晶圓包括內圍與外緣,該 改善化學機械硏磨後因圖案密度差異造成微影失誤的方法 包括: 於該晶圓上依序形成一第一介電層與一光阻層; 利用一光罩進行該晶圓內圍之該光阻層的一第一曝光 步驟; 進行該光阻層的一第二曝光步驟,以將該晶圓外緣之 該光阻層曝光; . 進行該光阻層的一顯影製程,以形成一光阻圖案; 以該光阻圖案爲一蝕刻罩幕,鈾刻該第一介電層 > 以 形成一第一開口並同時去除該晶圓外緣之該第一介電層; 於該第一介電層上形成一第二介電層覆蓋該晶圚與該 第一介電層;以及 進行該第二介電層之一微影蝕刻製程,以於該晶圓內 圍的該第二介電層中形成一第二開口。 4 2. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第一介電層 包括內層介電層。 3. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的万法,其中該第一介電層 包括內金屬介電層。 4. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第一開口包 (請先閲讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 410390 B8 C8 4173twf.doc/008 £>g 六、申請專利範圍 括介層窗開口。 5. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第一開口包 括接觸窗開口。 6. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第二開口包 括介層窗開口。 7. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第二開口包 括接觸窗開口。 8. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第二曝光步 驟可不使用光罩來進行。 9. 如申請專利範圍第1項所述之改善化學機械硏磨後 因圖案密度差異造成微影失誤的方法,其中該第二曝光步 驟可用一空白光罩進行。 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
TW088103922A 1999-03-15 1999-03-15 Improvement of photolithography error after chemical mechanical polishing TW410390B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW088103922A TW410390B (en) 1999-03-15 1999-03-15 Improvement of photolithography error after chemical mechanical polishing
US09/286,005 US6214722B1 (en) 1999-03-15 1999-04-05 Method for improving wafer topography to provide more accurate transfer of interconnect patterns
US09/788,706 US20010018265A1 (en) 1999-03-15 2001-02-20 Method of manufacturing interconnect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088103922A TW410390B (en) 1999-03-15 1999-03-15 Improvement of photolithography error after chemical mechanical polishing

Publications (1)

Publication Number Publication Date
TW410390B true TW410390B (en) 2000-11-01

Family

ID=21639944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103922A TW410390B (en) 1999-03-15 1999-03-15 Improvement of photolithography error after chemical mechanical polishing

Country Status (2)

Country Link
US (2) US6214722B1 (zh)
TW (1) TW410390B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353740B2 (ja) * 1999-04-21 2002-12-03 日本電気株式会社 半導体装置の製造方法
KR100343286B1 (ko) * 1999-11-05 2002-07-15 윤종용 웨이퍼 가장자리의 결함 요인 처리 방법
JP3972988B2 (ja) * 2003-09-17 2007-09-05 沖電気工業株式会社 半導体装置の製造方法
US8691690B2 (en) * 2010-09-13 2014-04-08 International Business Machines Corporation Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN111029297B (zh) * 2019-12-10 2022-09-23 上海华力微电子有限公司 半导体器件的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459340A (en) * 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
WO1995017007A1 (en) * 1993-12-14 1995-06-22 Oki America, Inc. Efficient routing method and resulting structure for integrated circuits
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
US5966628A (en) * 1998-02-13 1999-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Process design for wafer edge in vlsi
US5972798A (en) * 1998-05-29 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Prevention of die loss to chemical mechanical polishing

Also Published As

Publication number Publication date
US20010018265A1 (en) 2001-08-30
US6214722B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
TWI294640B (en) Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
JP4757909B2 (ja) フラッシュメモリ装置のポリシリコン−1を規定する方法
US8698206B2 (en) Feature patterning methods and structures thereof
TW408432B (en) The manufacture method of shallow trench isolation
KR100901054B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
TW410390B (en) Improvement of photolithography error after chemical mechanical polishing
US8673543B2 (en) Method for manufacturing semiconductor device
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
TW436961B (en) Method for forming the dielectric layer of an alignment marker area
TW411515B (en) Method for alleviating photolithography error caused by difference of pattern density after chemical mechanical polishing
US9748139B1 (en) Method of fabricating dual damascene structure
TW410391B (en) Alignment mark structure and method for reproducing the alignment mark
TW391054B (en) Method for manufacturing metal oxide semiconductor transistors
TW410474B (en) Method for manufacturing embedded ROM with multiple metal layers capable of reducing the turn around time
JPH09260647A (ja) 半導体装置およびその製造方法
KR100507362B1 (ko) 반도체소자의 제조방법
KR20060113282A (ko) 반도체소자의 제조방법
KR100513366B1 (ko) 반도체소자의 제조방법
KR100546168B1 (ko) 반도체소자의 제조방법
TW425666B (en) Manufacturing method for borderless via on semiconductor device
TW434679B (en) Process for exactly transferring latent images in photo-resist layer non-uniform in thickness in fabrication of semiconductor integrated circuit device
KR20060114446A (ko) 반도체소자의 제조방법
TW469584B (en) Manufacturing method of dual damascene structure
KR100944344B1 (ko) 반도체소자의 제조방법
TW471125B (en) Manufacturing method of dual metal damascene

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees