TW409408B - Method and apparatus having improved control of a buried strap in trench capacitors - Google Patents

Description

40940S Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ ί ) 1 1 I 1 明 背 景 1 1 | 本 發 明 關 於 半 導 體 裝 置 i 更 特 別 的 是 有 關 用 於 m 渠 1 1 I 式 電 容 器 之 埋 入 帶 高 度 之 改 良 控 制 之 方 法 及 裝 置 〇 請 1 ί 具 有 溝 渠 式 電 容 器 之 半 導 體 元 件 之 製 造 典 型 地 包 含 —^ 閲 1 背 1 節 點 由 一 襯 環 及 淺 溝 渠 隔 離 物 (ST1)所隔離。 -埋 之 1 注 1 入 帶 曰 疋 放 置 至 溝 渠 中 並 摻 雜 以 提 供 電 氣 連 接 至 溝 渠 意 事 1 式 電 容 器 之 節 點 〇 項 再 1 填 \ 埋 入 帶 必 須 形 成 在 預 定 高 度 範 圍 之 内 » 以 使 能 合 適 寫 本 装 地 蓮 行 於 當 此 半 導 體 元 件 操 作 之 時 0 參 考 第 1 至 6 圖 所 頁 1 1 説 在 一 半 導 體 元 件 10上 之 習 知 形 成 之 一 埋 入 帶 1 2 (第 6 圔） 1 I 之 m 程 〇 特 别 參 考 第 1 圖 i 基 體 14具有在其内 形 成 之 1 溝 渠 1 6 〇 溝 渠 1 6在其 上 方 部 加 襯 有 襯 環 18 0 典 型 的 是 襯 1 訂 璟 是 自 - 類 如 二 氧 化 矽 之 氣 化 物 形 成 並 充 填 有 多 結 晶 之 Ί 1 矽2 Μ多晶矽， 或Ρ 0 1 y) 〇 在 溝 渠 1 6形成之先 9 一 溝 渠 堆 1 1 蠱 是 形 成 在 基 體 14之表面 上 〇 襯 墊 堆 昼 典 型 地 包 括 各 種 1 I 元 件 層 類 例 如 — 襯 墊 氣 化 物 2 2及 一 襯 墊 氣 化 物 層 24用作 1 為 抛 光 停 止 層 。 另 外 一 硬 光 罩 層 (未顯示）包括 T E 0 S 1 (四乙基矽酸鹽）或其他適宜 之 m 質 者 是 形 成 在 襯 墊 堆 蠱 1 | 之 上 〇 硬 光 罩 層 圓 說 為 在 溝 渠 形 成 後 被 移 除 0 在 有 Ub 應 1 I 用 中 ， 硬 光 罩 層 是 在 後 來 才 移 除 〇 第 1 圖 之 結 構 已 被 拋 1 1 光 以 平 面 化 其 頂 上 表 面 〇 ί | 參 考 第 2 圖 » 多 晶 矽 2 0被蝕刻為 一 預 定 深 度 以 形 成 一 1 1 凹 下 2 6 0 此 凹 下 通 常 是 參 考 為 本 技 術 中 之 11 {U 】下2 II 0 第 1 1 3 圖 圖 襯 琛 18之濕蝕刻以 自 溝渠1 6之側壁移除 襯 璟 18〇 1 I 3 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 297公釐） 40940b B7 五、發明説明（Μ 參考第4圖，溝渠16是充填有另加之多晶矽28，其是亦 沈積在半導體元件10之表面上，即是在氮化物層24上。 移除在氤化物層24上沈積之多晶矽28需執行一化學機械 之抛光（CMP)過程，造成第5圖所示之結構。參考第6圖 一另加之蝕刻步驟僳執行以去除另一部分之多晶矽28並 形成一凹下30。凹下30是參考為在本技術中之"凹下3 % 剩餘之多晶矽28部分成為埋入帶12。 埋人帶12具有如埋入帶12之頂上表面32與襯環18之頂 上表面34間之距離之差所界定之髙度。上述說明之過程 包含很多步驟。特別是凹下2之形成，濕襯環蝕刻及一 凹下3形成。每一步驟提供在該步驟内形成之特性之滿 意的深度及滿意之變化範圍。要圖説此點，故呈現一實 例如下，其計算滿意之埋入帶之深度及變化之範圍均按 表1中之數據。 ^^1· In I -I - ^^^1 m -*^ ^fr : - ^—^1 ____ J. ,¾. i. (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 409408 五、發明説明（4 ) 表1 步驟 標稱滿意之基 體下之深度（又） 深度之 變化ΰ) 變化之估計 基準U) 凹下2 10 0 0 5 0 Q 20 %之凹下2 之深度（i 0 0 ) + 襯墊氪化物厚 度（1500) 襯環濕 蝕刻 500 50 深度之1 0 % 凹下3 5 0 0 4 0 0 2 0 %之凹下3 之深度（5 0 0 ) + 襯墊氮化物厚 度（150(Π (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 以上述數據為基礎，標稱埋入帶高度能估算如下： BS= 1000+500-500= 1000A 其變化能以下面計算估計， V = 0,( 5 0 0 2 + 5 0 2 + 4 0 0 2 ) = 6 4 0 A 所以BS高度能在此實例中表示如1000± 由於埋入帶高度之大變化如上述實例中如圖説者，在 當埋入帶高度之製造時，需要有一減少埋人帶高度變化 之方法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 409408 A7 B7 五、發明説明（< ) 發明概袜 (請先閱讀背面之注意事項再填寫本頁) 本發明關於在一溝渠式電容器中之埋人帶之形成。根 據本發明之一實施例，提供有減少高度及厚度變化之埋 入帶》此埋人帶是由凹進填充物材料至基體表面之下， 以界定其頂上表面。襯環即被凹進至埋入帶之頂上表面 之下以界定下方表面。其結果，形成一低降區域。一層是 沈積在此表面上。此層沿溝渠之側壁，镇充物材料之頂 上表面加襯逋充填低降區域。此層之過剩材料被移除， 留下自此層材料充填之低降區域，此層之過剩材料是由 一約以同一速率水平及垂直蝕刻之蝕刻而移除。 本發明將詳細以提示於下之圖式實施例説明並參考下 面之各圖示。 圖式簡簠說明 第1-6圖顯示用於形成埋入帶之習知過程。 第7-2D圓顯示圖説用於形成一埋入帶及一隔離區域之 本發明之實施例。 最诖甯旆例詳紬説明 經濟部智慧財產局員工消費合作社印製 本發明之掲示m關於半導體元件，並特別是關於更精 確控制埋入帶之高度，類如利用於溝渠式電容器中之埋 入帶。習知形成埋入帶之過程産生橫過元件之埋入帶高 度有大大之變化。埋入帶高度之大變化降低控制此帶向 外擴散之能力。例如較厚之埋入帶是由於埋入帶高度之 大變化而需要滿足最小設計要求。其結果是較大之向外 擴散，以及能降低電晶體性能之向外擴散變化。本發明 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 409406 A7 B7 五、發明説明（了） 有能力作更精確之控制埋入帶高度，致能使埋入帶之向 外擴散有較佳之控制，産生改良電晶體性能之结果。 為便於討論，本發明是以一溝渠式電晶體之論據作為 説明。但是本發明較為廣擴並是可應用於半導體元件之 埋入層。例如此元件包含記億器積體電路（ICs),類如 隨機存取記億器UAHs),動態隨機存取記億器（DRAM), 同步DRAMs(SDRAMs),或高速型DRAMs。類如待定用途ICs (ASICs),合併DRAM邏輯電路（埋入式DRAMs)，或其他邏 輯電路之元件亦可應用。典型的是這些元件是用於，例 如消費産品，如電腦糸統，行動電話（cellular phone) ，個人數位輔肋器（P D A s ),及其他電子産品等， 及結 遍術 別技 識前 字先 數明 考說 參圖 之 1 樣第 同。 其件 ,元 示之 圖等 諸相 考或 參似 細相 詳中 ay - 待圖 現諸 於 ^ϋ-n·— .m ^1^1. >llv I n^i nd ^^^1-7J. I e 口- (請先閲讀背面之注意事項再填寫本頁) 表本 上據10 頂根 Η 之即晶 面示導 平所半 以圖 , 光 1 _ 抛第？ 已如第 之，考 中構參 構結 此下 〇 如 渠明 溝說 之玆 填 > 充理 一 處 之明 面發 體 基 之 成 形 矽 自1 有 示 顯 有 具 2 ο IX 體 基 Ο 的 用 有 是 亦 體 基 體 導 半 之 式 型 其 經濟部智慧財產局員工消費合作社印製 Η ο 力 10之 ο 1 片 叠晶 堆體 0 導 襯半 之利 上便 其為 在作 成層 形些 一 這 層 的 種 各 括 包 « 堆 墊 襯 堆 塾 襯 此 是 的 型 典 括 包10璺1 19 Β9 層 物 化 氣 墊 襯 成 形 而 中 氣 氧 至 二 度10 溫層 高 止 升停 在刻 如Μ 例墊 ，襯 包 層 止 停 刻VD 蝕{C 墊積 襯沈 ，相 中氣 例學 施化 實一 一 用 在使 0 是 上成 之形 層其 物 ， 化砂 氧化 墊氮 襯括 法 例 積 沈 相 氣 學 化 壓 低 如 沈 相 氣 學 化 強 加 揍 f - 或 法 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製

A7 B7五、發明説明（) 積（P E C V D )法。其他型式之蝕刻停止層亦是有用的。襯 墊堆疊可包含另一個層或多個層，類如一硬光草層（未 顯示）。典型的硬光罩層是在溝渠形成之後被移除。 基體包含一局部完成之溝渠式電容器。襯環UQ是提 供在溝渠式電容器之上方部分。襯環包括，例如電介質 材料，類如自四乙基矽酸鹽（TEOS)形成之氧化物β —氮 化物層可提供在氣化物襯環之上以改良襯琛之隔離待性 。一镇充物材料112充填溝渠1ϋ8,加襯此襯環之内部側 壁。填充物材料包ίέ ,例如多晶矽。非晶質矽之使用亦 是可行。在一實施例中，填充物材料是摻雜有，例如類 砷或磷之η型摻雜劑。溝渠式電容器之形成，到此點已 是使用習知技術而成功。類此之技術是說明於，I E D Μ技 術文摘（1993)中Nesbit等所箸之"有自動對準之埋入帶 (BEST)之 Q.6# m2 256Mb 溝渠式 DRAM 晶格’MA (3.6/U m2 256Mb Trench DRAM Cell with Self-Aligned BuriEd STrap(BEST)),其徵以參考合併於此以供各種用途。 參考第8圖，填充112凹進（recess)於一預定深度。 根據本發明，凹下之深度有效界定一埋入帶之頂上。其 次之過程可産生更多之填充物材料之凹進。但是由這些 其次過程加添之凹下是頗為不顯著，典型的凹下之深度 約為50nm (奈米，10s米）。自然，其實際深.度依賴設計 參數而定且能有適當的變化，凹下是由例如一乾式蝕刻 法或其他蝕刻法來達成。 參考第9圖，櫬環110之暴露部分是由使用，例如HF H—· —^^1 ί· -- - HI .^n —I— - - I. HI 1 1 (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作杜印製 40940S a? B7 五、發明説明（7 ) (氫氟酸）化學作用之濕蝕刻法所移除。襯環是凹進於填 充物材料112之頂上表面118之下至一深度120。深度120 界定此埋入帶之底部。如此，在120與118間之距離決定 埋入帶之厚度。根據本發明之一賁施例，深度120是約 50-60nm。此建立一大約50-6Qnra之埋人帶深度β 參考第10画，層122是沈積在半導體元件100之上。層 1 2 2 ,例如包括矽。此矽層，例如是由習知技術沈積， 類如一化學氣相沈積（CVD)法。在一實施例中，沈積之 矽層是多晶矽。同樣地，無定形的沈積矽亦是有用的。 在某些應用中，層122可以與如镇充物材料相同塱式之 摻雜劑所摻雜。在一實施例中，此摻雜劑是ίί型，類如 砷或磷。 矽層122充镇襯環之凹進部分124。層之厚度至少是襯 環厚度之半以確保充填襯環之凹進部分〇最佳之襯環厚 度充填此凹進部分而不會充镇溝渠之凹進部分113。在 一實施例中，矽層之厚度是大於襯環厚度之一半但較小 於溝渠寬度或直徑之一半，最佳是較大於襯環厚度之一 半但小於或等於溝渠寬度之4分之1。典型之溝渠形狀 是圓形。但其他溝渠形狀亦是有用的。在溝渠形狀不是 圓形時，其寬度或直徑尺寸儘可能以溝渠之最窄部分或 最小直徑表示。此確保溝渠不會完全充填。典型應用有 一約為1 5 0 - 3 5 之襯環時，砂層之厚度約自7 5至3 0 0 ^ , 最佳是約2(10至275^，更佳是約225-25(ΰ。 更加，滿意的是其有一矽層厚度正好足以充填凹進部 -9 - 本紙張尺度適用中國國家標準（CNS ) A4规格（2ί〇Χ297公釐） ^^^^1 ^in ^^^^1 i^^^^1 un \ y (请先閱讀背面之注意事項再填寫本頁) 409406 a7 B7 五、發明説明（及） (讀先閲讀背面之注意事項再填寫本頁) 分，如此可減少需用於自基體之表面襯環之侧壁之表面 ，及在填充物材料112之表面126移除多餘矽層之蝕刻時 間。加之較薄之矽層能致層之部分氧化以加襯於溝渠制 壁及填充物材料之頂上表面。所以最佳是層厚度是較大 於襯環厚度之半並是充分之薄以能致層之氣化。在一實 施例中，矽層之厚度大約是襯環厚度加上20%之半以確 保低降區域之充镇。最佳是砂層之厚度是襯環厚度加上 1 0 %之一半。 經濟部智慧財產局員工消費合作社印製 參考第圖，層122是自溝渠108之横向倒面及半導體 元件10E)之頂上表面123移除，留下凹進區域124以層122 之材料充填。在一實施例中，層122是由移除層122之部 分之蝕刻過程所移除以在垂直及水平方向二者同等之速 率移除。此蝕刻過程包含使用，例如C F 4 (四氟化磺）之 化學作用之化學乾蝕刻（CDE)。典型之CF4 CDE之反應及 處理情況包含，例如介入至反應廂室中大約100至大約 120SCCB (每分鐘標準立方厘米）之氣及大約50至S0SCCB1 之CF4 ,並在壓力大約35«)Torr(毫托爾）至45mTorr，經 約2 5秒至3 5秒之時間。其他CD E化學作用亦是有用的^ 蝕刻過程亦可包含介入類如N2之混合物或類如He或Ar 之撺性混合物。用於蝕刻過程之射頻（RF)電力最佳是在 約4 5 0與5 5 Q W a 11 s (瓦特）之間。精於本技術之人士可變化 電力情況以增加或降低蝕刻速率。有利益的是亦可減慢 蝕刻速率以使確保層122之移除。此包含自襯墊堆《之 表面，襯環之倒壁及填充物112之表面移除層122,留下 -10-本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X四7公釐） 409408 at B7 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 凹進區域124被層122之部分充填。一埋入帶126是在此 蝕刻過程後建立。埋入帶126包含層122之一部分及填充 物112之一部分。埋入帶是自導電材料形成或由另外過程 製成導電性的。 本發明迄今已説明為橫過晶Μ之高度或深度減小變化 之埋成之結深1崖^$之改良控制能致一具 有一薄的及淺的埋入帶之電容器之形成。一淺的及薄的 帶能産生一較小接面之結果，有利的減小疆H承增加 保留時間。 本發明已能改良埋入層之高度變化在約4Q-5〇h埃， 1〇-8厘米此幾乎是較優於習知過程之約60〇ί -高度變 化之十位大小。因此本發明J致一齡薄的埋入帶之使用 。例如，埋人帶之約4(10-50^厚是使用於習知過程需要 埋入帶厚度是約之情況，如上面説明，本發明是 能達成一約為習知過程之50%之減小之埋入帶厚度自 然實際埋入帶厚度是依賴類如電阻之設計參數。 經濟部智慧財產局員工消費合作社印製 參考第12圖，第11圔之結果再被處理。此處理包含， 例如界定半導體元件之活性區域（AA)。界定AA是使用習 知照相撤影技術而逹成。類此之技術包含沈積一光阻層 於晶片之上。此作用如蝕刻光罩之光阻層是由以一界定 AA區域之曝光源及光罩作選擇性曝光而成圖案。視使用 一正性或負性光阻層而定，使已曝光或未曝光之光阻層 部分在顯像時被移除。光阻層之移除部分暴露非活性區 域及留下之光阻層部分保護AA。 -1 1 -本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 409408 B7 五、發明説明（、° ) (請先閲讀背面之注意事項再填寫本頁) 一抗反射塗敷層（ARC)可在光阻層之沈積之先，沈稹 在基體表面上。此ARC層是用作改良照相撤影術之解析 度。此ARC層，例如是由旋塗（spin-on)技術沈積，充填 溝渠並提供一平面型表商。 未活性區域是由，例如ΙΠΕ(反應離子蝕刻）之各異向 性蝕刻以形成淺溝道128。參考第13_,類如TE0S(四乙 基矽酸鹽）之一電介質材料143被沈積以充镇此淺溝道。 多餘之TE0S材料被平面化以産生一淺溝道隔離物（ST1) 。如圖所示此ST1重# 一部分溝道。ST1之底部是在氣化 襯環頂上之下面。此底部是充分的深，而隔離埋入帶於 鄰近之電容器或電路元件（circuit element)。典型的STI 約是250“。 經濟部智慧財產局員工消費合作社印製 參考第14及15圖，其是形成一 STI之另一種方法。此 方法是有利的在加先罩及作蝕刻之活動區域之先，不需 要蝕刻層1 2 2。自顯示於第1 Q圖之結構開始，一部份埋 入帶126，襯環11G及電介質層1G6被掩罩，而剩餘被曝 光之部分是由一蝕刻法移除，例如由貶應離子蝕刻（RIE) ，産生第14圖之結構之結果。曝光之多晶矽13 8被氧化 以形成一電介質13 9於曝光之表面上，如第15圖所示。 電介質材料143,例如一氣化物是用於形成STI,如第16 圖所示。 在一替代之實施例中，一升高之淺溝道隔離（RSTI), 如熟知在精於此技術之人士所採用者。參考第17及18圖 ，一溝渠頂上隔離物134是由以一最佳為氣化物之材料 -12™ 本紙張尺度適用中國國家標準（CNS ) A4規格（2]0Χ 297公釐） 409408 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明説明（) 131充瑱第11_中所示之結構而形成於溝渠108之内》材 料131接觭在溝渠108中之層122並在半導體元件100之表 面上。多餘材料136是由蝕刻或CMP(化學機械磨光法）自 半導體元件i〇〇之表面移除。用於形成RSTI之過程繼鏟 下去，如說明於1977年超大型積體電路技術討論會文摘 (SymposiUB VLSI Technical Digest(1977)中 Alsieier 等人之H具有升高淺溝渠隔離USTI)之新的16位元之溝渠 DRAM胞格 ”（A Novel 16b trench DRAM Cell with Raised Shallow Trench Isolation),例如其是由為各種目的 參考而合併於此。電介質層106及襯墊層1(H可予以移除 而用於電晶體閘極之形成卽可開始，如本技術中所熟知 者。 參考第19及20圖，用於升高淺溝渠隔離（RSTI)之溝渠 頂上隔離物13G形成之一代替方法並不需要在沈積材料 131之先，蝕刻層122。以第10圖之結構開始，溝渠頂上 隔離物之形成是沈積最佳是氣化拗之材料131至溝渠108 中。材料13].接觸溝渠108之層122及半導體晶片100之表 面。多餘材料132是由蝕刻或CMP自半導體元件lQtl之表 面移除。在填充物U2之頂上表面上面之層122之局部是 被氣化以建立一電介質材料，相似於第15圖中之層139 。一未氧化部分12 3餘留為埋人帶12 6之局部。此方法排 除裔用一蝕刻過程以蝕刻此層122,因此更減少處理時 間。用於形成RSTI之過程繼鐮下去，如説明於1977年超 大型積體電路技術討論文摘中Alsiaeier等人之”具有升 -13- 本紙張尺度適用中國國家標牟（CNS ) A4規格（210 X 297公釐） -%-----:—訂； (請先閲讀背面之注意事項再填寫本頁) 409406 A7 B7 五、發明説明（ 高淺溝渠隔離物（RSTI)之新的16位元之溝渠DRAM胞格” 者 除 目移知 種予熟 各 Ϊ 所 為Γ 是10術 其層技 ，墊本 如襯如 例及 ， 層 質 介 電 Ο 此 於 併 合 而 考 參 之 的 始 開 可 卽 成 形 之 極 閘 匱 sn 晶 電 於 用 而 方 說制 圖限 之以 度加 高是 帶不 入而 埋明 制說 控例 舉 為# 作上 欲由 意 士 是人 其之 上術 如 明 說 已 法 意 注 應 技 此 發本 本 ， 在者 解繪 瞭描 應所 以圍 所範 〇 利 化專 變請 及申 正隨 修伴 之如 多 -甚内 作神 可精 示及 啓圍 之範 導之 教明 已保 既證 明可 發許 本利 。專 化由 變其 干 ， 若明 作說 可別 中特 例及 施細 實詳 別之 特求 之要 示法 掲利 所專 明合 發符 項 各 之 圍 範 利 專 請 申 之 随 伴 於 出 提 均 者 求 要 及 請 Φ 。 之中 護目 (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐） 409408 A7 B7 五、發明説明（〇) 符號之說明 12......埋入帶 10,100.....半導體元件（晶Η ) 14,102.....基體 16,108.....溝渠 18,110.....襯環 2 0,2 8,1 3 8 .....多晶矽 22......襯墊氣化物 24......襯墊氮化物層 2 6 , 3 0 ...凹下 3 2,3 4 , 1 1 8 , 1 2 3 ......頂上表面 100 .....半導體晶片/半導體裝置 101 .....襯墊堆β 104.....襯墊氣化物層 10Β.....襯墊蝕刻停止層 112 .....填充物材料/镇充物 113 ,124...凹進部分 12 0.....深度 經濟部智慧財產局員工消費合作社印製 ..... . . 士，nn —^1 \ ¥ (诗先閱讀背面之注意事項再填寫本頁) 122.....層 12 6.....表面 128.....淺溝渠 130, 134,...溝渠頂上隔離 13 1........木料 132,136....多餘材料 139.....電介質/層 143.....電介質材料 本紙張尺度適用中國國家標準（CNS ) Α4規格（2·ΐΦ；§297公釐） -15

Claims (1)

1. 40940S A8 B8 C8 D8 申請專利範園 種控制溝渠式賓容器埋入帶中變化之方法，包括： 提供一基體，其具有一形成在一頂上表面之襯墊蠱 溝一中方 物 •，形 之域上層刻 之 分上 充面以 渠區頂該蝕 成罾部該 填表下 溝降之中向 形 方之 該上之 該低料其方 部 上器 中頂面 於該材，平 局^之容 其一表 襯填物料水 該 P 器電 *之上；加充充材及 中 容式 面層頂域層並填之直 其 電渠；表入該區該，該層垂 ，彳式溝體之埋之降，面及該向 器^; 渠該基體該料低上表壁之率 容Μ溝在該基定材一之上側域速 該離開該界物之體頂該區等 渠 於隔離至地充料基之之降同 溝 襯以料料效填材値料渠低以 之 加-材材有該物整材溝該刻 成 環壁物物面至充該物該填蝕 形 襯倒充充表墊填於充至充 一 部 一之填填上襯該層填層下括 局 及體之該頂該繞一該該留包 一 ，基中進之進圍積，除，除 及 渠該分凹料凹一沈壁移面移 層渠溝之部 材 成 侧 表之 裝 ！ 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公嫠）