TW408451B - Method for fabricating semiconductor wafers - Google Patents

Method for fabricating semiconductor wafers Download PDF

Info

Publication number
TW408451B
TW408451B TW086114414A TW86114414A TW408451B TW 408451 B TW408451 B TW 408451B TW 086114414 A TW086114414 A TW 086114414A TW 86114414 A TW86114414 A TW 86114414A TW 408451 B TW408451 B TW 408451B
Authority
TW
Taiwan
Prior art keywords
wafer
seed
wafers
oxide film
patent application
Prior art date
Application number
TW086114414A
Other languages
English (en)
Inventor
Seong-Eun Lee
Seung-Moo Lee
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW408451B publication Critical patent/TW408451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

408451 A7 B7 五、發明説明（j ) 發明背景 發明領域 本發明係關於用於製造半導體晶圓之方法，尤關於用 於製造结合之絕緣體上之矽（SOI)晶圓之方法。 先前技藝之說明 已知有多種用於製造SO I晶圓之方法。習用so I 晶圓製造方法中的一個例子將連同第一至三圖加Μ說明。 第一至三圖係分別顯示用於製造S 0 I晶圓之習用方 法之連續步班的剖面圖。 根據此方法，首先製備二Η晶圓1和1 1Κ製造结合 之SO I晶圓，如第一圖所示。 晶圓1和1 1而後互相结合。结合之晶圓结構係接受 薄化處理，其涉及背研磨步驟及蝕刻步驟。藉由薄化處理 ，晶圓结構後薄化至數微米之厚度。 最後*晶圓结構係接受化學櫬械拋光（C Μ P )處理 * Μ致其具有薄矽層，所需之裝置將形成於其上。 提供相闞於装置形成之薄矽層的二晶圓1和11其中 之一偽稱為「種子晶圓」。支持薄矽層的另一 Η晶圓則'稱 為「支持晶圓」。 在大部份情況下，CMP處理係利用LOCOS (矽 之局部氧化）方法實行，於該方法中*用於元件隔雜之場 氣化物膜係用作為拋光擋止層。 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X 297公釐） 請 讀 背 之 注 意 事 項 再: f 經濟部中央標準局一貝工消費合作社印製 A7 408451 ____ B7 五、發明説明（夕） 然而，根據上述之習用方法*埸氣化物膜在分別對應 於栢關半導體装置之單元與周圍區域的部份之間具有厚度 差。结果，半専體裝置具有不均勻的矽活化層。鼙因於如 此之不均勻的矽活化層，則不可能設定後績輯射處理的聚 焦參考。因此，無法製造所需的半導體裝置。 發明槪述 因此，本發明之目的係在解決先前技藝中涉及之上逑 問題•並提供一種用於製造半専體晶圓之方法*其可形成 在軍元與周圍區域具有均勻厚度之矽活化層，由是達到最 終生產之半導體裝置之產能及可靠度的改良。 本發明之另一目的係提供一種用於製造半導體晶圓之 方法，其可抑制造成LOCO S處理之不穩定的因素，例 如因用於D RAM裝置之降低的設計標準而發生的場氧化 物向内生長。 根據一特點，本發明提供一種用於製造半導體晶圓之 方法，包括步驟有：提供種子晶圓和支持晶圓；在種子晶 圓的上表面彤成溝渠；在形成有溝渠之種子晶圓的上表面 上形成〇3 TEOS USG薄膜：移除〇3 T E 0 S USG薄膜不具有溝渠的部份；將支持晶圓结合至種 子晶圓的上表面；研磨並蝕刻種子晶圓之下表面；以及藉 由化學機械拋光法拋光種子晶画之下表面，由是彤成矽活 化層。 本紙張尺度適用中國國家標準（CNS ) A4规格（210XW?公釐） ---------- (請先閱讀背面之注意事項再填寫本頁) βτ 經濟部中央標準局貝工消費合作社印製 經濟部中央標準局員工消費合作杜印製 408451 a? B7 五、發明説明（今） 圖式之簡軍說明 本發明之其他目的及特點將由K下實施例之說明並參 照所附圃式而更臻顯明，於該等圖式中： 第一至三圖係分別顯示用於製造SO I晶圓之習用方 法之連缜步驟的剖面圖；Μ及 第四至十画係分別顯示根據本發明之用於製造SO I 晶圓之方法之連縯步驟的剖面圖。 較佳實施例之詳细說明 第四至十圖係分別顯示根據本發明之用於製造so I 晶圓之方法的連壤步驟。 根據本方法，種子晶圓2 1首先接受輻射及蝕刻處理 Μ形成淺溝渠於其中。亦即，溝渠2 3係形成在種子晶圖 2 1之上表面，如第四圖所示。較佳而言，溝渠具有大約 至0 * 05至0+♦ 5tfm之深度。 其後，〇3 TEOS USG材料係沈積於種子晶 圓2 1之整個上表面，由是形成溝渠填塞氧化物膜2 5， 如第五圖所示。 0 3 T E 0 S USG材料之沈積係在如下之條件 下實行：使用90 SLM之量的N2H及含3至10 SLM之量之N2及濃度為1〇〇至150 G/m3之 ◦ 3的T E0S流，K致溝渠填塞氧化物膜2 5具有5 0 -5- 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X29?公釐） --------裝-- (請先聞讀背面之注意事項再填寫本頁) -訂 經濟部十央標準局®:工消费合作社印製 408451 kl • _ B7__ 五、發明説明（七） 0至5000埃之厚度。 溝渠填塞氧化物膜2 5而後接受密集化（ densification)處理K獲致元件隔離氧化物膜所需之改良 之特性。 密集化處理涉及在950至1 ，150t：在N2氧中 實行30至60分鐘之退火（annealing)。 接著，實行CMP處理Μ移除沈積在種子晶圓2 1未 彤成有溝渠之部份的溝渠填塞氧化物膜2 5，如第六圖所 示。在完成CMP處理之後，溝榘填塞氧化物膜僅留在溝 渠2 3中。在第六圖中，留.下的溝渠填塞氧化物膜係由參 考號碼2 5 a所表示。 種子晶圔2 1之已移除溝渠填塞氧化物膜的部份係被 加K處理以具有平坦的表面。利用種子晶圓2 1之平坦表 面的優點*可抑制會導致二晶固接合時之晶画表面非均匀 性的裂隙產生。 將溝渠填塞氧化物膜2 5從種子晶圓2 1形成有溝渠 2 3之部份以外的部份移除可利用氧化物膜移除装置或C Μ P方法實行。 其後，欲接合至種子晶圓2 1之支持晶圓3 1'係利用 皮拉那清洗處理（pirana cleaning process)及/或SC - 1清洗處理而加以清洗，如第t圖所示。 在將溝渠填塞氧化物膜2 5從種子晶圓2 1形成有溝 渠2 3之部份Μ外的部份移除之後，種子和支持晶圓2 1 本紙張尺度適用中國國家標率（CNS ) Α4規格（2S0X297公釐〉 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 408451 A7 B7 經濟部中央標準局貝工消費合作社印掣 五、發明説明 ( ) 1 ( I 和 3 1 之 接 合 可 直 接 flftr Η 行 而 不 需 實 行 任 何 額 外 的 處 理 0 1 1 為 了 達 成 種 子 和 支 持 晶 圓 2 1 和 3 1 輕 易 的 接 合 > ! I 使 用 沈 稹 Μ 熱 氧 化 物 膜 或 0 3 T E 0 S U S G 材 料 製 讀 先 1 1 閱 I 成 的 中 間 層 氧 化 物 膜 的 支 持 晶 圓 作 為 支 捋 晶 圓 3 1 0 為 了 讀 背 ( 面 I 相 同 巨 的 t 種 子 和 支 持 晶 画 2 1 和 3 1 亦 可 藉 由 利 用 各 種 之 注 1 I 意 1 表 面 處 理 方 法 之 表 面 ( hy d r ophi li city) 程 序 加 >x 處 理 0 事 1 \\ 種 子 和 支 持 晶 固 2 1 和 3 1 之 接 合 在 低 真 空 狀 態 中 實 丹_· 填 .)i 寫 太 裝 行 0 接 合 的 晶 圓 结 構 而 後 接 受 热 處 理 致 其 具 有 足 夠 的 結 个 頁 1 1 合 力 >λ 防 止 晶 圓 2 1 和 3 1 之 結 合 表 面 在 後 m 的 薄 化 處 理 1 1 中 披 此 分 開 0 1 1 在 種 子 晶 圓 2 1 沈 積 以 0 3 T E 0 S U S G 材 料 1 訂 之 前 • 其 可 在 表 面 接 受 電 漿 處 理 〇 1 I 電 漿 處 理 係 在 如 下 的 條 件 下 實 行 使 用 ( 1 至 3 ) / 1 1 ( 2 至 1 0 ) S L Μ 之 比 例 的 N Z / N Η 3 1 ( 0 * 1 至 1 i 0 • 9 ) / ( 0 * 1 至 0 * 6 ) 之 比 例 的 Η L / L Η » 1 » 0 至 2 0 托 之 壓 力 * 3 0 0 至 4 0 0 之 溫 度 % Μ 及 1 | 1 0 至 6 0 秒 的 時 間 〇 1 [ 而 後 利 用 如 背 研 磨 器 或 旋 轉 蝕 刻 器 等 加 工 裝 置 研 磨 结 1 ί 合 表 面 > 如 第 八 圖 所 示 ΰ ί 1 而 後 根 據 C Μ Ρ 處 理 拋 光 研 磨 過 的 晶 圓 K 降 低 研 磨 處 ί I 理 専 致 的 晶 圓 表 面 粗 糙 度 9 同 時 獲 致 所 需 的 矽 活 化 層 2 1 1 i b » 如 第 九 ΓΒΤ 圆 所 示 0 1 1 實 行 拋 光 處 理 Μ 致 最 终 獲 7- 得 的 矽 活 化 層 2 1 b 具 有 0 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央樣準局負工消费合作社印装 408451 A7 B7 五、發明説明（k ) .05至0 . 3〇um之厚度。 可實行利用CMP處理的晶圓拋光，考盧在種子晶圆 2 1尚未與支持晶圚3 1结合之狀態中形成於種子晶圓2 1之满渠2 3中的溝渠填充氧化物膜2 5 a與種子晶圓2 1未形成有溝渠2 3之矽曆之間的抛光遘擇性。在此情形 下，可獲致具有高品質之均勻且薄的矽活化靥。 同時，本發明之方法可應用於一種情況：種子晶固2 1在與支挎晶圓21结合之前形成有霣晶體或電容器。 此外*支持晶圓3 1可包括未處理之晶圓，形成有熱 氧化物膜之晶圓，沈積有BP SG材枓之晶圓·沈稹有〇3 TEOS USG材料於種子晶画2 1之單元區域。如上 所述·〇3 TEOS USG材料填塞形成在種子晶園 2 1之溝渠，並用作為後鑛的CMP處理中的拋光播止層 〇 由K上說明可知*本發明提供各種功效。 亦即，本發明之半専體晶圓製造方法可解決在溝渠元 件隔離方法中涉及之問題，亦即，LOCO S處理之不毽 定，如場氧化物因DRAM裝置之降低的設計標準而發生 的向內生長。 根據本發明之方法，可藉由利用CMP處理（其中形 成Μ填塞元件隔離溝渠之03 TEOS USG係被使 用）而獲致具有高品霣之均勻的矽活化層。 因此•根據本發明之方法•可在後鑛的輻射處理中輕 本紙張尺度遄用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 408451 A7 B7 五、發明説明（ 面 方 度 靠 可 及 能 產 之 置 裝 邇 導 半 在 成 達 是 由 樣 圖 〇 定 良 界改 易的 示能 掲可 K為 加均 而代 的取 目及 之加 釋添 閲 , 為正 已修 例種 施各 實知 佳應 較者 之藝 明技 發項 本此 然知 雖熟 然 精 及 赌 範 的 示 掲 所 圍 範 利 專 請 串 附 所 如 發 本 離 悖 不 而 神 ---------1，—^—-. (請先閲讀背面之注意事項，ΐ填寫本頁) 、1Τ " 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標华（CNS ) A4規格（2!〇X297公釐）

Claims (1)

  1. 408451 A8 B8 C8 D8 六、申請專利範園 1 · 一種用於製造半導體晶圓之方法*包括步驟有： 提供種子晶圖及支持晶圓； 在種子晶圓之上表面中形成溝渠； 在彤成有溝渠之種子晶圓的上表面形成氧化物膜； 移除無溝渠之氧化物膜的部份； 將支持晶圓结合至種子晶圓的上表面； 研磨並蝕刻種子晶圓之下表面；Μ及 藉由化學機械拋光法拋光種子晶圓之下表面。 2 ·如申請專利範圃第1項之方法*其中形成於種子 晶圓之溝渠具有大約0·〇5至0·5μΓη之深度。 3 ·如申請専利範圍第1項之方法•其中該氧化物膜 係由〇3 Τ Ε 0 S USG材科製成。 4 ·如申請專利範圍第1項之方法，其中該氧化物膜 具有大約為500至5，000埃之厚度。 5 ·如申請專利範圍第1項之方法，尚包括步驟有在 氧化膜形成壩於種子晶圓之前，將種子晶圓之上表面電漿 處理。 經濟部中央標隼局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 6 *如申請專利範圍第5項之方法•其中電漿處理係 在Κ下的條件下實行：使用（1至3) / (2至10)之 比率的 Ν2/ΝΗ3 SLM， （0.1 至 0.9)/( 0 · 1 至 0 · 6)之比率的 HL/LH，1 . 0 至 2 ‘ 〇 托之壓力·300至400¾之溫度K及10至60秒之 時間。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 408451 AS A8 B8 C8 D8_ 々、申請專利範園 7 *如申請專利範圍第1項之方法，其中種子晶圓拋 光步驟係利用反研磨機械旋轉蝕刻器實行。 8 *如申請專利範圍第1項之方法*其中化學機構拋 光處理之種子晶圓拋光步驟利用係實行Μ致矽活化層具有 大約為0 . 05至0 ♦ 30«m之厚度。 9 *如申請專利範圍第1項之方法*其中支持晶圓包 括未經處理的晶圓，形成有熱氧化物膜之晶圓，沈積有B PSG材科之晶圓，沈積有03 Τ E 0 S USG材料 之晶圓*沈潰有S 0G材料之晶圓，或利用化學疣積法形 成有Si〇2層之晶圓。 1 0 ·如申請専利範圃第1項之方法，其中移除氧化 物膜不具有溝渠的部份之步驟係在结合種子和支.持晶圓之 前利用化學機械拋光法實行。 1 1 ·如申請專利範圍第1項之方法*其中移除氣化 物膜不具有溝渠的部份之步驟係在结合種子和支持晶圓之 前利用氧化物膜移除裝置實行。 經濟部中央標準局員工消費合作社印製 (请先閲讀背面之注意事項再填寫本頁) 1 2 ·如申請專利範圍第1項之方法，尚包括步驟有 在结合種子和支持晶圓之前清洗種子晶圓。 13 ·'如申請專利範圍第12項之方法，其中清洗種 子晶圓之歩驟係在结合種子和支持晶圓之前，以同時的方 式利用皮拉那清洗法（pirana cleaning process)和S C —1清洗法而實行。 1 4 ·如申請專利範圍第1 2項之方法，其中清洗種 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210X297公釐） 408451 H C8 D8 _ 六、申請專利範圍 子晶圓之步驟係在结合種子和支持晶圓之前利用皮拉那清 洗法或SC—1清洗法實行。 1 5 .如申請專利範圃第1項之方法，尚包括步驟有 在氧化物膜形成之後，使形成在種子晶圇上的氧化物.膜密 集化。. 1 6 *如申請専利範圍第1 5項之方法，其中密集化 步驟包括步驟有在N2氣中以大約950至1 * 150t： 之溫度將氧化物膜退火3 0至6 0分鐘° 1 7 ·如申請專利範圍第1項之方法*其中结合種子 和支持晶圓之步驟像在移除氧化物膜不具有溝渠的.部份之 步驟後即貧行》而不對種子晶圓實行任何處理步驟。 1 8 *如申請專利範圔第1項之方法*其中結合種子 和支持晶圓的步驟係在移除氧化物膜不具有溝渠的部份之 後在電晶體和電容器形成於種子晶圓的條件下實行。 經濟部中夬標準局員工消費合作社印袋 (请先閲绩背面之注意事項再填寫本頁) 1 9 ·如申請專利範圃第1項之方法*其中種子晶圓 係在其對應於單元區域的部份沈積K03 TEOS U S G材料，其係根據溝渠元件隔雔法，其方式係使沈積曆 填塞溝渠Μ致在利用化學機械抛光法之拋光步驟中，該沈 積曆係作用為拋光擋止層，該種子晶圓同時根據LO CO S (局部矽氧化）方法在其對應於周圍區域之部份沈積Κ 場氧化物膜，Μ致場氧化物膜作用為拋光擋止層。 2 0 · —種用於製造半専體晶圓之方法，包括步驟有 本紙張尺度適用中國囷家標準（CNS ) Α4規格（210Χ297公釐） 4〇β45ΐ AS BS , C8 D8 六、申請專利範国 提供種子晶圓及支持晶圓； 在種子晶圓之上表面中形成溝渠； 在形成有溝渠之種子晶圓的上表面胗成〇3 TEOS U S G 膜； 移除無溝渠之〇3 TEOS USG膜的部份； 將支持晶圓结合至種子晶圓的上表面； 研磨並触刻種子晶圓之下表面；以及 藉由化學機械拋光法抛光種子晶圓之下表面，由是形 成矽活化層。 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 '線_ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐）
TW086114414A 1996-12-31 1997-10-03 Method for fabricating semiconductor wafers TW408451B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080223A KR19980060856A (ko) 1996-12-31 1996-12-31 반도체용 에스.오.아이(soi) 기판의 제조 방법

Publications (1)

Publication Number Publication Date
TW408451B true TW408451B (en) 2000-10-11

Family

ID=19493478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086114414A TW408451B (en) 1996-12-31 1997-10-03 Method for fabricating semiconductor wafers

Country Status (3)

Country Link
JP (1) JPH10209267A (zh)
KR (1) KR19980060856A (zh)
TW (1) TW408451B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587038B1 (ko) * 1999-11-04 2006-06-07 주식회사 하이닉스반도체 이중막 실리콘 기판의 제조 방법
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
FR2876219B1 (fr) 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Also Published As

Publication number Publication date
JPH10209267A (ja) 1998-08-07
KR19980060856A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US20070032039A1 (en) Sti process for eliminating silicon nitride liner induced defects
US7915173B2 (en) Shallow trench isolation structure having reduced dislocation density
US5726090A (en) Gap-filling of O3 -TEOS for shallow trench isolation
TW469568B (en) Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
TWI291711B (en) Substrate and manufacturing method therefor
US6242320B1 (en) Method for fabricating SOI wafer
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
US6093618A (en) Method of fabricating a shallow trench isolation structure
US6410403B1 (en) Method for planarizing a shallow trench isolation
JPH07142432A (ja) 半導体装置の製造方法
US6426272B1 (en) Method to reduce STI HDP-CVD USG deposition induced defects
JP2001007195A (ja) 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法
TW408451B (en) Method for fabricating semiconductor wafers
TW409344B (en) Method of producing shallow isolation trench
US6235608B1 (en) STI process by method of in-situ multilayer dielectric deposition
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
US6627492B2 (en) Methods of forming polished material and methods of forming isolation regions
US6133114A (en) Method for fabricating a shallow trench isolation
KR100268783B1 (ko) 접합형 soi기판의 제조방법
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JPH11284061A (ja) 半導体装置の製造方法
US6897121B2 (en) Method of removing HDP oxide deposition
KR100511903B1 (ko) 에스오아이 기판의 제조방법
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
TW403998B (en) Manufacturing method of shallow trench isolation structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent