TW404036B - The manufacture method of avoiding back-etch loss in the plug process - Google Patents

The manufacture method of avoiding back-etch loss in the plug process Download PDF

Info

Publication number
TW404036B
TW404036B TW88100429A TW88100429A TW404036B TW 404036 B TW404036 B TW 404036B TW 88100429 A TW88100429 A TW 88100429A TW 88100429 A TW88100429 A TW 88100429A TW 404036 B TW404036 B TW 404036B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
substrate
item
conductor layer
Prior art date
Application number
TW88100429A
Other languages
English (en)
Inventor
Bo-Ren Shr
Bo-Ren Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW88100429A priority Critical patent/TW404036B/zh
Application granted granted Critical
Publication of TW404036B publication Critical patent/TW404036B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

"".."'屮次^::^^:-只^消费合:^^印^. 404U36 at B7 五、發明説明() 發明領域= 本發明係與一種半導體製程有關,特別是有關於半導 體製程中一種應用於形成插塞的製程之中,以防止回蝕導 體層時產生材質損失的製程方法。 發明背景= 在半導體製造繁複的製程步驟中,於基材上形成或定 義完成各個元件的主要結構後,最為重要的製程之一,即 是形成各種連線與接觸的製程,以達成各元件間的電路連 結,而形成積體電路完整的電路、達成晶片的功能,因此, 在形成晶片上導體連線的製程之中,其主要要求即是須形 成結構完整、定義精確、且接觸特性良好的連線。 在目前應用的連線結構之中,是以多層導體層的方式 來形成完整的電路,而在各層導體層之間,即須使用插塞 (plug)的方式來連結上下層的導體層,以形成所須的電路。 參見第一圖所示,即為一基材 10上局部區域的載面示意 圖,一般而言,在完成對基材上介電層12中的連結洞14, 也就是接觸洞(contact hole)或介層洞(via hole)的定義之 後,即進行形成插塞的過程,其主要可包含導體材質沈積、 以及其後的回蝕步驟,目前較常應用的導體材質之一,即 是以鎢做為插塞的材質。 在沈積鎢的過程之中,為了確保鎢沈積的品質及穩定 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) I— m - IT m - n - ^ m n In τ I 爿 4-=° (請先閱讀背面之注意事項再填{:si本頁) 404036 at B7 五、發明説明() 性,在機台中會有各項檢測製程異常狀況的步驟,其中的 一例即!是監測晶圓背面處所通氣體的壓力(backside pressure),以了解晶圓是否有良好的定位;而當製程發現 有異常狀況或是如晶圓偏移特情形時,即會中止製程,並 將製程進行至一半的晶圓移出,並將鎢層未完全沈積完成 的晶圓再重新進行製程,以形成完整的鎢層1 6於連結洞1 4 之内及介電層12之上,如第二圖所示。 然而,在傳統的製程之中,此類曾經經過重新沈積的 晶片在沈積之後並無任何異常或不良的狀況,卻會在進行 回蝕過程之中產生意外的材質損失,如第三圖所示,而使 原本應留存於連結洞1 4内的鶴材質1 6產生大量的損失, 而無法形成所需的插塞,並且由於此類晶圓在後續修復過 程進行上的不易,而導致晶圓的報廢,大幅增加製程的成 本。 發明目的及概述: 本發明的目的為提供一種形成插塞的製程方法。 本發明的另一目的為提供一種形成插塞之製程,以防 止傳統製程中導體材質於回蝕時產生不當的材質損失。 本發明的再一目的為提供一種插塞製程中防止回蝕損 失的製程方法,可解決目前製程中因沈積時之異常狀況, 導致重新沈積並回蝕時的材質損失問題,增加製程的良 率。 本紙張尺度適州中國S家標苹((’NS ) Λ4規格(210X 297公t ) --I —1 I I -----I —卜 士 K - » I 1 I I - - - Js (請先閱讀背面之注意事項再填巧本頁) ----------一·'*麵404036 A7 ___ B7 五、發明説明() 本發明中應用於插塞製程中防止回姓指失的製程方 法’可包含以下步驟:首先提供一半導體基材,基材上具 有已定義連結洞的介電層,連結洞係定義至介電層下方之 第一導體層處;並形成第二導體層於連結洞内及基材上方; 當製程產生異常情況時,即中止第二導體層形成之製程; 接著於第二導體層形成之製程中止後,對基材進行一熱處 理製程;之後並重新進行形成第二導體層之製程;再回姓 第二導體層、以形成插塞於連結洞内。 上述中之方法,並可包含於形成第二導體層之步驟 前,形成一黏著層於連結洞内及介電層上,以改善第二導 想層與下方層間的介面特性;亦可於插塞形成後,形成第 三導體層於插塞及介電層上,以製作下一層的導體連線。 _囷式簡嚴説明: - —i In I - I— - I - —1 1 \ -- .1 I (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印製 第一圖顯示一半導體基材’其上方具有已定義連結洞 之介電層的截面示意圖。 第二圖顯示傳統製程中形成導體層於連結洞内介電層 上之截面示意圊。 第三圖顯示傳統插塞製程,於回蝕製程後產生材質損 失的截面示意圖β 第四圖顯示本發明中所使用之半導體基材,其上方具 有已定義連結洞之介電層的截面示意囷。 第五圖顯示本發明中形成黏著層及第二導體層於連结 4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公兑)
•IV 經濟部中央標準局員工消资合作社印製 404036 A7 B7 五、發明説明() 洞内及基材上方之截面示意圖。 第六圖顯示本發明中回蝕第二導體層、以形成插塞於 連結洞内,並形成第三導體層於插塞及介電層上之截面示 意圖。 發明詳細說明: 本發明中提供一種形成插塞的製程方法,利用對重新 沈積導體層前,對基材所進行的熱處理製程,可防止傳統 製程中導體材質於回蝕時產生不當的材質損失,並解決傳 統製程中因沈積時之異常狀況所導致之重新沈積並回蝕時 的材質損失問題,可有效改善傳統的插塞製程,增加形成 插塞等連結結構時的良率。 參見第四圖所示,在進行插塞製程時,首先提供一半 導體基材20,基材20上具有已定義連結洞26的介電層24, 連結洞26係定義至介電層24下方之第一導體層22處,插 塞係用以產生其上下層間的電性連接,因此,在本例之中, 第一導體層22可為一矽層,例如目前常見於半導體製程應 用中的第二多晶矽層(2nd polysilicon layer;P2),亦可為金 屬層,例如多層金屬内連線結構中的各金屬層之一等,因 此連結洞 26即可為用以連接不同導體材料間的接觸洞 (contact hole)、或是應用於金屬連線層間的介層洞(via hole) 〇 參見第五圖所示,在形成做為插塞的導體材質於連結 本紙張尺度適用中國國家橾準(CNS ) Λ4規格(210X297公釐) ----^-----「裝-----^ I訂r------線 I . (請先閱讀背面之注意事項再填"?本頁) 經濟部中央標準局只工消費合作社印裝 404036 A7 ___B7 五、發明説明() 洞26内及基材20上方之前,為了增加導體材質與第一導 體層22間的附著特性、調整電性特性或介面特性,可先行 形成黏著層(glue layer)28於連結洞26内及介電層24之 上’黏著層28亦可同時具有做為阻障層(barrier layer)的 效果’以金屬與矽接面間的應用為例,即可使金屬對發接 面形成歐姆式接觸(ohmic contact),一般較常應用的黏著 層28材質可包含氮化鈦(titanium nitride)層及鎢化鈦 (tungsten titanium)等。在形成黏著層 28後,並可進行— 道在形成黏著層後的熱處理程序,以及基材清洗過程 (scrubber),以消除基材20上方的污染物或粒子。 接著並形成第二導體層30於連結洞26内及基材20 的上方、也就是黏著層28的上方,以做為形成插塞的材 質,本例中第二導體層30可使用鎢層,而在進行形成第 二導體層30的過程之中’當製程有產生異常情況時,例 如前述中晶圓定位有偏移的狀況時,即可由監測晶圆背面 處所通氣體的壓力,了解晶圓固定的位置及狀況,並可由 晶圓背面所通入之氣體壓力的變化,判斷出異常的狀況, 在製程有異常狀況時,即中止形成第二導體層30製程。 一般在製程中止時,可將製程進行至—半的基材2〇 自反應室中取出,由於形成第二導體層30的製程今未完全 完成,因此可在需重新進行製程時,重新置入基材30至反 應室之中。 因此’在第一導體層30形成之製程中止後,即對基 6 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ 297公釐) n !| - %— I— i -I 1 - - y - I (請先閱讀背面之注意事項再填{ϊ5本頁) 、1Τ V: 五 404036 A7 Η 7 、發明説明( 經濟部中央標準局只工消费合作社印^ 材2〇進行一熱處理製程’以改善基材20上方材質的表面 H Μ理製程可應用多種不同的加熱或處理方式,本 例中的熱處理製程可使用快速熱處理製程(rapid thermai Processing; RTP)、或稱為快速加熱熱處理製程,以此實施 例而s ’熱處理製程之溫度約為5G『C至讓。c之間,其較 佳值可為65〇t至75〇t,而其處理時間約在1〇秒以上’ 即可產生良好的效果,而達到回蝕時防止第二導體層3〇材 質損失的目的。 在熱處理製程之後,即重新進行形成第二導體層3〇 之製程’以形成完整復蓋於基材2〇上的第二導體層3〇, 如第玉圖所示。之後並回蝕第二導體層3〇,以形成插塞3 0a 於連結洞2ό之内。藉由本發明中之製程,即可改善傳統製 程在發生異常狀況時重新沈積時的缺點,而使回蝕第二導 體層3 0的製程能順利進行,消除材質因附著力或鍵結等問 題所導致的損失’以形成完整的插塞30a。 為了進一步製作連線,可於插塞形成後,形成第三導 體層32於插塞30a及介電層24上,以製作下一層的導體 連線,本例中之第三導體層可為一般常使用之金屬層。 因此,藉由本發明中之插塞製程方法及對基材上方表 面所進行的處理,可防止傳統製程中導體材質於珥蝕時所 產生的材質損失,解決傳統插塞製程中因異常狀況重新沈 積時所導致之問題,形成具有良好接觸及附著能力的插 塞,增加製程的良率及產品的可靠度。 本纸張尺度適用中國國家標隼(CNS)/\4規格(210X 297公犛) (請先閱讀背面之注意事項再填艿本頁) 丨裝.
、1T 404036 ΑΊ Β7 五、發明説明() 本發明以一較佳實施例說明如上,僅用於藉以幫助了 解本發明之實施,非用以限定本發明之精神,而熟悉此領 域技藝者於領悟本發明之精神後,在不脫離本發明之精神 範圍内,當可作些許更動潤飾及等同之變化替換,其專利 保護範圍當視後附之申請專利範圍及其等同領域而定。 (讀先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局貝工消费合作社印奴 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公势)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 404036 μ 齡丨_4 2f 墨 々、申請專利範圍 1. 一種插塞製程中防止回蝕損失的製程方法,至少包 含以下步驟: 提供一半導體基材,該基材上具有已定義連結洞的介 電層,該連結洞係定義至該介電層下方之一第一導體層處; 形成第二導體層於該連結洞内及該基材上方; 當製程產生異常情況時,中止該第二導體層形成之製 程; 於該第二導體層形成之製程中止後,對該基材進行一 熱處理製程; 重新進行該形成第二導體層之製程;以及 回蝕該第二導體層以形成插塞於該連結洞内。 2. 如申請專利範圍第1項之方法,更包含於該插塞形 成後,形成一第三導體層於該插塞及該介電層上以製作導 體連線。 3. 如申請專利範圍第1項之方法,更包含於該第二導 體層形成之t程中止後、以及進行該熱處理製程前,進行 以下步驟: 將該基材自反應室中取出;以及 重新置入該基材至反應室中。 4. 如申請專利範圍第1項之方法,更包含於形成該第 本紙張尺度逋用中國國家標隼(CNS ) A4規格(21〇><297公釐) ru 裝 訂 '線 (請先閱讀背面之注意事項再填寫本頁) 404Q36 ΟΛ 8 S 8 ABC0 經濟部中央標準局負工消费合作社印製 六、申請專利範圍 二導體層之步驟前,形成一黏著層於該連結洞内及該介電 層上。 5. 如申請專利範圍第4項之方法,其中上述之黏著層 至少包含氮化鈦層及鎮化鈦層其中之一。 6. 如申請專利範圍第4項之方法,更包含於形成該黏 著層後進行一黏著層後熱處理及一基材清洗過程。 7. 如申請專利範圍第1項之方法,其中上述之連結洞 至少包含接觸洞及介層洞其中之一。 8·如申請專利範圍第1項之方法,其中上述之第一導 想層至少包含一金屬層及一石夕層其中之一。 9. 如申請專利範圍第1項之方法,其中上述之第二導 體層至少包含一鎮層。 10. 如申請專利範圍第1項之方法,其中上述之製程異 常情況係為基材背面氣體壓力異常之狀況。 11. 如申請專利範圍第1項之方法,其中上述之熱處理 製程至少包含一快速熱處理製程。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 404036 S cs D8 六、申請專利範圍 12.如申請專利範圍第1項之方法,其中上述之熱處理 製程之溫度約為5 0 0 °C至8 0 0 °C之間。 13_如申請專利範圍第1項之方法,其中上述之熱處理 製程之處理時間為1 0秒以上。 14. 如申請專利範圍第1項之方法,其中上述之第三導 體層至少包含一金屬層。 15. —種插塞製程中防止回蝕損失的製程方法,至少包 含以下步驟: 提供一半導體基材,該基材上具有已定義連結洞的介 電層,該連結洞係定義至該介電層下方之一第一導體層處; 形成一黏著層於該連結洞内及該介電層上; 形成第二導體層於該連結洞内及該基材上方; 當製程產生基材背面氣體壓力異常之狀況時,中止該 第二導體層形成之製程; 將該基材自反應室中取出; ----------裝------訂-------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印褽 行 進 材: 基 該 對 後 止 ;中 中程 室製 應之 反成 至形 材層 基體 該導 入二·’ 置第程 新該製 重於理 處 熱 内 及洞 以結 •, 程該 製於 之塞 層插 體成 導形 二以 第層 成體 形導 該二 行第 進該 新蝕 重回 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消费合作社印製 404G36 % cs D8 六、申請專利範圍 16. 如申請專利範圍第15項之方法,更包含於該插塞 形成後,形成一第三導體層於該插塞及該介電層上以製作 導體連線。 17. 如申請專利範圍第15項之方法,其中上述之黏著 層至少包含氛化鈦層及鎮化鈦層其中之一。 18. 如申請專利範圍第15項之方法,更包含於形成該 黏著層後進行一黏著層後熱處理及一基材清洗過程。 19. 如申請專利範圍第15項之方法,其中上述之連結 洞至少包含接觸洞及介層洞其中之一。 20. 如申請專利範圍第15項之方法,其中上述之第一 導體層至少包含一金屬層及一石夕層其中之一。 21. 如申請專利範圍第15項之方法,其中上述之第二 導趙層至少包含一鎮層。 22. 如申請專利範圍第15項之方法,其中上述之熱處 理製程至少包含一快速熱處理製程》 23. 如申請專利範圍第I5項之方法,其中上述之熱處 理製程之溫度約為5 0 0 °C至8 0 0 °C之間。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------l」v裝------訂------^ (請先閣讀背面之注意事項再填寫本頁) 404036 5« 1一 Λ D8 六、申請專利範圍 24. 如申請專利範圍第15項之方法,其中上述之熱處 理製程之處理時間為1 〇秒以上。 25. 如申請專利範圍第15項之方法,其中上述之第三 導艘層至少包含一金屬層。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
TW88100429A 1999-01-12 1999-01-12 The manufacture method of avoiding back-etch loss in the plug process TW404036B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW88100429A TW404036B (en) 1999-01-12 1999-01-12 The manufacture method of avoiding back-etch loss in the plug process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW88100429A TW404036B (en) 1999-01-12 1999-01-12 The manufacture method of avoiding back-etch loss in the plug process

Publications (1)

Publication Number Publication Date
TW404036B true TW404036B (en) 2000-09-01

Family

ID=21639377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88100429A TW404036B (en) 1999-01-12 1999-01-12 The manufacture method of avoiding back-etch loss in the plug process

Country Status (1)

Country Link
TW (1) TW404036B (zh)

Similar Documents

Publication Publication Date Title
CN111095532B (zh) 用于互连的扩散阻挡衬层
US7407835B2 (en) Localized slots for stress relieve in copper
TW389993B (en) Method for producing thin film resistance of dual damascene interconnect
TW417269B (en) Integrated circuit interconnect lines having sidewall layers
KR20000057879A (ko) 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
TW441019B (en) Manufacturing method of copper damascene
TW404036B (en) The manufacture method of avoiding back-etch loss in the plug process
TW451402B (en) Manufacturing method of inter-metal dielectric layer
TW445572B (en) Inter-metal dielectric forming method in metallization processing
TW409384B (en) The plug process method of applying the plasma treatment to avoid back-etching loss
TW395025B (en) Manufacturing method of the unlanded via plug
TW315517B (en) Eliminating poisoned via problem
TW381331B (en) Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids
TW437000B (en) Method for increasing the contact area of unlanded via
TW466736B (en) Manufacturing method of multiple metal interconnection
TW408398B (en) A method of fabricating a semiconductor memory device
TW379410B (en) Method of adding space of contact without contacting unlanded via
TW408436B (en) The manufacture method of metal plug having passivation layer
TW513771B (en) Method for detecting defects of interconnects in semiconductor manufacturing process
KR20050052630A (ko) 반도체 소자의 메탈 콘택 형성방법
TW410433B (en) Method of re-generating wafer after interrupting wolfram chemical vapor deposition process
TW476139B (en) Manufacturing method of metal interconnect
TW426957B (en) Method for fabricating contact
TW447107B (en) Manufacturing method for preventing the tungsten plug loss of barrier layer in the semiconductor device
TW409381B (en) Process of avoiding producing the dishing after etching the silicide

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent