TW403973B - Manufacturing a high voltage device compatible with low voltage device - Google Patents

Description

經满部中次標潭局Si-T消费合竹社印；^ 3獅德8__^__ 五、發明説明（（） 本發明是有關於一種之相容於低電壓元件之高電壓元 件製造方法，且特別是有關於一種以摻雜離子之井（Well) 當作高電壓元件漂移區之高壓元件製造方法。 當元件日益縮小時，隨之縮短的通道長度（Channel Length)會使電晶體的操作速度變快，但因通道縮短而衍生 的問題也會日益嚴重，此即所謂的短通道效應（Short Channel Effect)。若施加的電壓不變，而電晶體的通道長 度縮短，根據電場=電壓/長度的公式可以得知，通道內的 電子的能量將會藉由電場增強而提升，進而增加電崩潰 (Electrical Breakdown)的情形。另一方面，若電晶體的通 道長度不變，而電壓增大，電場的強度也會增強，使得通 道內的電子能量提高，同樣會產生電崩潰的現象。 舉例而言，元件做爲高密度數位影音光碟（Digital Versatile Disk ; DVD)和液晶顯示器（Liquid Crystal Display ; LCD)的驅動器時，需承受12〜30伏特的高電壓。 一般的高壓元件主要是利用隔離層和隔離層下方的漂移區 (Drift Region)，來增加源極/汲極區和聞極之間的距離，使 元件在高電壓的狀況下，仍能正常運作。 第1A-1D圖是習知一種高電壓元件製造流程剖面示意 圖。首先，請參照第1A圖，提供一具有第一型雜質的半 導體基底（未圖示），其中已形成具有第二型雜質的井1〇。 當第一型雜質是N型雜質時，則第二型雜質是P型雜質； 當第一型雜質是P型時，則第二型雜質是N型。P型雜質 例如是硼或鎵，而N型雜質例如是砷或磷。其次，以加熱 3 本紙張尺度適州中國®家標彳（CNS ) Λ4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 a7 B7 五、發明説明（>) 氧化的方式’在井10上形成墊氧化層20 °接著’以低壓 化學氣相沉積法（Low Pressure Chemical Vapor Deposition)，在墊氧化層20上’形成氮化砂層30。 其次，請參照第1B圖，進行微影蝕刻步驟，去除部 分未被光阻40覆蓋的氮化砂層30，形成氮化砂層50。接 著，以離子植入法’進行砷植入’形成具有第一型雜質的 漂移區60。 接著，請參照第1C圖，先去除光阻40，然後以溼式 氧化法和使用氮化矽層50做爲罩幕，在漂移區60上和氮 化矽層50兩側，形成鳥嘴(BircTs Peak)外觀的場氧化層 (Field Oxide)70，同時，剛才植入的砷，因高溫而往下驅 入(Drive In)井10內，擴大漂移區60。場氧化層70的鳥 嘴部分伸入氮化矽層50兩側的下方，使得氮化矽層50兩 側翹起。 然後，請參照1D圖，以溼式蝕刻法，去除氮化矽層 3G。再以溼式蝕刻法，去除墊氧化層20。接著，以乾式氧 化法，在場氧化層7 0和井10上，形成一層薄而電性品質 佳的氧化層，用以做爲閘氧化餍8〇。然後，沉積一層導電 材料’例如多晶矽，在閘氧化層80上，形成多晶矽層， 用以做爲聞極90。然後，進行微影蝕刻步驟，去除未被光 阻覆蓋的多晶矽，留下閘極90。之後，使用離子植入技術’ 植入一低濃度且高能量的第一型雜質，接著去除光阻，並 以熱驅入法，形成具有第一型雜質的漂移區100。隨後’ 植入一高濃度且低能量的第一型雜質，分別在閘極90兩 i^i I ·ϋ m n· 1^1 n I In 1— Ί ^^1 TV -¾. ，v'° (請先閲讀背而之注意事項再填寫本頁) 、 ♦ ^竭用中國囤家樣啤（（'NS ) Λ4規格（210Χ 297公嫠） ^满部中决楮"局只竹^印來 Λ7 B7 五、發明説明（々） 側的井10表面下，形成源極110和汲極區120。 然而，如第1D圖所示，習知利用一種漂移區的結構， 以提高崩潰電壓之方法，需多層光罩才能達到要求，消耗 很多製作漂移區光罩的時間與成本，使得生產效率受到限 制。 因此本發明的主要目的就是在提供一種可以與低電壓 元件製造流程相互配合之高電壓元件製造方法，與低電壓 元件之製程相互配，減少所使用的光罩次數，降低循環時 間（Cycle Time)。 爲達成本發明之目的，提出一種相容於低電壓元件之 高電壓元件製造方法，以植入離子之井當作習知高電壓元 件之漂移區來進行高電壓元件之製作，因此可以僅用一個 光罩即可同時定義高電壓元件之部份井與低電壓元件之 井，而不必以一個光罩定義低電壓之井，再以另一光罩定 義高電壓元件之漂移區，省下一道製作漂移區光罩之成本 與時間，降低循環時間。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1A-1D圖繪示習知一種高電壓元件製造流程剖面示 意圖；以及 第2A-2G圖繪示依照本發明一較佳實施例，一種相容 於低電壓元件之高電壓元件製造方法剖面示意圖。 5 本紙張尺度適用中國國家標绛（（’NS ) Λ4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· -5 4if93t〇F.V〇3O〇8 A7 B7 五、發明説明（K ) 圖式之標記說明： 10 、 202 、 206 、 206b :井 2Q、208、208a :墊氧化層 30、50、210 :氮化矽層 40、300 :光阻 60、100 :漂移區 70、212 :場氧化層 80、216、216b :閘氧化層 90、218、218b :閘極 200 :半導體基底 200a:局壓兀件區 200b :低壓元件區 204 :氧化層 220、220b :源極 222、222b :汲極 224 :其它離子摻雜區 實施例 第2A-2G圖繪示依照本發明一較佳實施例，一種相容 於低電壓元件之高電壓元件製造方法剖面示意圖。 請參照第2A圖，提供一具有第一型雜質的半導體基 底200，定義一高壓元件區200a與一低壓元件區200b。 \ 首先，以加熱氧化的方式，在半導體基底200上形成氧化 層204，於高壓元件區2〇〇a以微影和離子植入技術，植入 第二型雜質，在半導體基底200中形成具有第二型雜質的 6 本纸張尺度適川中國國家標岑（（'NS ) Λ4規格（210X 297公釐） -- I ^^1 In I— m HI ----1 , 士R· - ^^1 m —>^ί -9 (請先閱讀背面之注意事項再填寫本頁) ' , 經Μ部中Λ#"局β-χ消费At竹私印*'1木 43〇93分.7。3。。8 A7 1 _B7_________ 五、發明説明（k) 井202，藉高溫擴散，使所植入的離子往下趨入矽底材內。 其中當第一型雜質是n型雜質時，則第二型雜質是p型雜 質；當第一型雜質是p型雜質時，則第二型雜質是N型雜 質。 請參照第2B圖，再以微影和離子植入技術，植入第 一型雜質，於高壓元件區200a之井202中形成兩個具有 第一型雜質的井206,作爲高壓元件源/汲極區在高電壓操 作之漂移區，同時，於低壓元件區200b形成一個具有第 一型雜質的井206b。藉高溫擴散，使所植入的離子往下趨 入矽底材內。 請參照第2C圖，以蝕刻法去除氧化層204，於含氧 的環境中，以熱氧化的方式形成一層墊氧化層208於半導 體基底200之上，再沉積一層氮化矽層（Si3N4)210，例如 低壓化學氣相沉積法。 請參照第2D圖，進行微影蝕刻步驟，去除部分未被 光阻300覆蓋的氮化矽層210,而留下部份氮化矽層210a， 以供後續場氧化層之製作。 請參照第2E圖，將晶片送入氧化爐管內，利用濕式 氧化法，於含有水氣的環境中，進行場氧化層212的成長。 部份墊氧化層208遭氮化矽層210a所覆蓋，因爲水分子 與氧不易透過氮化矽層210a，因此遭氮化矽層210a所覆 蓋之墊氧化層208不會有二氧化矽的產生，但其他未被氮 化矽層210a覆蓋的部份墊氧化層208，將被氧化而形成由 二氧化矽所構成鳥嘴外觀的場氧化層212。 7 本紙張尺度诮用中國國家標彳（ms ) Λ4規格（2ίΟΧ 297公釐) '— -- - - - · - - - I -- 11 - - 1 - - I - - - - - Τ» -έ (請先閲讀背面之注意事項再填寫本頁) ， 魏 A7 B7 五、發明説明（6 ) 請參照第2F圖，以溼式蝕刻法，去除氮化矽層214。 再以溼式蝕刻法，去除墊氧化層2〇8a。接著，以乾式氧化 法’在高壓元件區200a之場氧化層212和井202上，形 成一層薄而電性品質佳的氧化層，用以做爲閘氧化層216。 同時在低壓元件區200b之場氧化層212和井206b上，形 成一層薄而電性品質佳的氧化層，用以做爲閘氧化層 216b。 在閘氧化層216、216b上，形成多晶矽層，然後，進 行微影蝕刻步驟，去除未被光阻覆蓋的部分多晶矽層以做 爲高電壓元件之閘極218和低電壓元件之閘極218b。 請參照第2G圖，之後，使用離子植入法，分別在高 電壓元件閘極218兩側的井206表面下與低壓元件區200b 之兩場氧化層212之間、井206的表面下之摻雜區，植入 一高濃度且低能量的第一型雜質，同時在低壓元件區200b 之閘極218b兩側的井206b表面下植入一高濃度且低能量 的第二型雜質。以完成高壓元件區200a之源極220和汲 極222、低壓元件區200b之源極220b和汲極222b與其它 離子摻雜區224。 由上述本發明較佳實施例可知，應用本發明具有下列 優點。 (1) 以植入離子之井當作習知高電壓元件之漂移區，因 此可以用一個光罩即可同時定義高電壓元件之部份井與低 電壓元件之井，省下一道製作漂移區光罩之成本。 (2) 可以僅用一個光罩即可同時定義高電壓元件之部份 8 dn 1— ^^^1 ^^^1 ^^^1 I am \ UJ. ，-" (讀先聞讀背面之注意事項再填寫本頁) ' ¾¾‘部中央樣準局β.τ.消f合竹社印？本 ^紙張尺度適用中國國家標碑((’NS ) Λ4規格（210X 297公釐） A7 五、發明説明（Q) 井與低電壓元件之井，如此高電壓元件與低電壓元件有共 同的製程，可以降低製程時間。 (3)藉由摻雜離子之井當作習之高電壓元件的漂移區， 利用摻雜離子之井所提供不同的電荷傳導特性，得以驅動 各種顯示器所需的電壓値。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。

In-·1 - m In ml , 士m - -.....ml HI ^~* X 、-° * I (讀先閲讀背面之注意事項再填寫本頁) - 經滴部中央標準局炅J-消费合作社印犁 9 本紙張尺度適州中國國家摞岑（（’NS ) Λ4規格（210X 297公釐）

Claims (1)

1. oc/008 Λ: A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1.一種相容於低電壓元件之高電壓元件製造方法，包 括下列步驟： 提供一具有一含第一型雜質的一半導體基底，並定義 出一高壓元件區與一低壓元件區； 形成一氧化層於該半導體基底上； 形成一含第二型雜質的井於一高壓元件區； 形成複數個含第一型雜質的井於該高壓元件區，並同 時形成一含第一型雜質的井於一低壓元件區； 去除該氧化層並形成一墊氧化層於該半導體基底上； 形成一氮化矽層； 以微影和蝕刻的方法定義該氮化矽層； 形成複數個場氧化層； 去除該氮化矽層； 去除該墊氧化層； 形成一第一閘氧化層於該高壓元件區之該場氧化層及 該含第二型雜質的井之上，同時形成一第二閘氧化層於該 低壓元件區之該含第一型雜質的井上； 形成一第一閘極於該第一閘氧化層之上，同時形成一 第二閘極於該第二閘氧化層之上；以及 於該高壓元件區中，形成一第一源極和一第一汲極於 該第一閘極兩側，於該低壓元件區中，形成一第二源極和 一第二汲極於該第二閘極兩側； 其中當該第一型雜質是一 N型雜質時，則該第二型雜 質是一 P型雜質；當該第一型雜質是一 P型雜質時，則該 10 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） /008 Α8 Β8 C8 D8 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 第二型雜質是一 N型雜質。 2. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中該N型雜質包括磷。 3. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中該N型雜質包括砷。 4. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中該P型雜質包括硼。 5. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中該P型雜質包括鎵。 6. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該含第一型雜質的井之方 法包括微影及離子植入。 7. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該含第二型雜質的井之方 法包括微影及離子植入。 8. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該含第一型雜質的井之方 法包括提供一高溫，使該第一型雜質往下趨入該半導體基 底。 9. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該含第二型雜質的井之方 法包括提供一高溫，使該第二型雜質往下趨入該半導體基 底。 10. 如申請專利範圍第1項所述之相容於低電壓元件之 11 — I —-I n 1— Is 8·^— n^i I-- ---- -- I In n (請先閲讀背面之注意事項再填寫本頁) - 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 3 593twf.403973 doc/008 AS B8 C8 D8 •申請專利範圍 高電壓元件製造方法，其中去除該氧化層之方法包括濕式 蝕刻法。 11. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該墊氧化層之方法包括熱 氧化法。 12. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該氮化矽層之方法包括低 壓化學氣相沉積法。 13. 如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中形成該些場氧化層之方法包括 濕式氧化法。 如申請專利範圍第1項所述之相容於低電壓元件之 件製造方法，其中去除該墊氧化層之方法包括濕 /雀 高電

   蝕亥 申請專利範圍第1項所述之相容於低電壓元件之 高電元件製造方法，其中去除該氮化矽層之方法包括濕 I —I— I- ml - - II - I .......- I - - i --- -I (請先閲讀背面之1意事項再填寫本頁) - 經濟部中央標準局負工消費合作社印製 蝕亥止法

   如申請專利範圍第1項所述之相容於低電壓元件之 件製造方法，其中該些源極之製造方法包括以光 並進行離子植入。 .如申請專利範圍第1項所述之相容於低電壓元件之 高電壓元件製造方法，其中該些源極之製造方法包括以光 罩定義並進行離子植入。 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）