TW402791B - Manufacture method of the metal-oxide semiconductor transistor - Google Patents

Manufacture method of the metal-oxide semiconductor transistor Download PDF

Info

Publication number
TW402791B
TW402791B TW087120716A TW87120716A TW402791B TW 402791 B TW402791 B TW 402791B TW 087120716 A TW087120716 A TW 087120716A TW 87120716 A TW87120716 A TW 87120716A TW 402791 B TW402791 B TW 402791B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
region
scope
spacer
Prior art date
Application number
TW087120716A
Other languages
English (en)
Inventor
Shiou-Wen Huang
Jiun-Ji Shr
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087120716A priority Critical patent/TW402791B/zh
Priority to US09/270,026 priority patent/US5972764A/en
Application granted granted Critical
Publication of TW402791B publication Critical patent/TW402791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

A7 Η 7 402791 3989twf.doc/006 五、發明説明（/ ) 本發明是有關於一種金氧半電晶體（Metal-Oxide Semiconductor Transistor)的製造方法，且特別是有關 於可以應用至嵌入式記憶體元件（Embedded Memory)之 一種具有局部口袋型結構（Local Pocket Structure)的 金氧半電晶體之製造方法。 習知邏輯電路元件和記憶體元件是分別位於不同的 晶片上，然在目前速度要求愈來愈快的時代，已經漸漸趨 向於將兩種不同的元件同時製造於同一晶片上，以增加資 料處理的速度，此種將邏輯電路元件和記憶體元件佈局於 一晶片上的半導體元件比如是嵌入式動態隨機存取記憶 然而，邏輯電路元件和記憶體元件在製程上的要求不 同，由於邏輯電路元件主要是做邏輯運算之用，需要求其 資料傳送的速度，所以源極/汲極區所摻雜的濃度較濃， 且需降低源極/汲極區的片電阻（Sheet Resistance)， 於是會在源極/汲極區的表面形成一層金屬矽化物。然而 在記憶體元件方面，由於記億體元件是做爲資料儲存之 用，因爲需避免有漏電流的情形發生，以維持儲存資料的 正確性，所以源極/汲極區所摻雜的濃度較淡，且在源極 /汲極區的表面不會形成金屬矽化物層。 對於目前線寬愈來愈窄的趨勢，爲了避免邏輯電路區 之金氧半電晶體的源極/汲極區間因摻質的擴散所造成的 短通道效應，因此習知會於源極/汲極區的外圍基底中形 成具有相反電性的摻雜區，即所謂口袋型結構的摻雜區。 ih 閱 讀 背
I 奮 裝 訂 線 經消部中央標準局只工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4说格（210X297公筇） A7 Η 7 4Q^9?w?c^c/006 五、發明説明（五） 然而，如此會衍生出其他問題，比如會導致源極/汲極區 和口袋型結構的摻雜區之間存在有較大的ΡΝ接合電容 (Junction Capacitance)，且口袋型結構的摻雜區會和 反轉區相重疊，而產生大反轉短通道效應（Large Reverse Short Channel Effect)，使電流變小，造成元件效能的 降低。 因此本發明的目的，就是在提供一種金氧半電晶體的 製造方法，可以降低PN接合電容的區域。 本發明的另一目的，就是在提供一種金氧半電晶體的 製造方法，可以避免口袋型結構的摻雜區會和反轉區相重 疊。 爲達成上述和其他目的，本發明提出一種局部口袋型 結構的製造方法的製造方法，包括：於已形成元件隔離區 的基底表面形成閘極氧化層，再於閘極氧化層上形成閘極 電極和頂蓋層。於閘極氧化層、閘極電極和頂蓋層表面依 序形成共形之一第一絕緣層和一第二絕緣層；並以頂蓋層 和元件隔離區罩幕，以於閘極電極兩側下方之基底中形成 具有第一導電性之第一摻雜區。之後，於閘極電極和頂蓋 層側壁之第一和第二絕緣層外形成第一間隙壁。形成一罩 幕層覆蓋記憶胞區，並佐以邏輯電路區之第一間隙壁、頂 蓋層和元件隔離區爲罩幕，以於邏輯電路區之基底中形成 具有第一導電型之第二摻雜區，再將罩幕層剝除。形成已 平坦化之第三絕緣層覆蓋於已形成第二摻雜區之基底 上，剝除邏輯電路區之部份第三絕緣層和部份第二絕緣 ----:-----參------1T------.^ - - (邻先閱讀背而之注意事^^填_κ?本頁) . . 經濟部中央標準局貝工消費合作社印% 本紙張尺度適用中國國家標準（CNS ) Λ4规枯（210X2^7.公垃） 402791 3989twf.doc/006 A? B7 五、發明説明（；） 層，至暴露出部份第一間隙壁；剝除邏輯電路區之第一間 隙壁、部份第一絕緣層和頂蓋層；然後，進行摻雜製程， 在邏輯電路區，於約對應於第一間隙壁之第一摻雜區下方 之基底中，形成具有第二導電性之一第三摻雜區。 依據本發明之一較佳實施例，記憶胞區的源極/汲極 區係爲第一摻雜區，邏輯電路區的源極/汲極區係由第一 摻雜區和第二摻雜區所組成。另外，本發明所形成之第三 摻雜區即爲口袋型結構，由於第三摻雜區僅位於約對應於 第一間隙壁之第一摻雜區下方的基底中，所以產生的PN 接合電容較小。再者，由於口袋型第三濃度摻雜區未占據 源極區和汲極區之間的表面通道區，因此在操作閘極電壓 以於表面通道區形成強反轉區時，不會因爲口袋型第三濃 度摻雜區的存在而造成強反轉區變大。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1 A圖至第1H圖係繪示根據本發明較佳實施例之 一種嵌入式DRAM電容器的製造方法之流程頂視圖或剖面 圖。 其中’各圖標號與構件名稱之關係如下： 10〇基底 102 元件隔離區 103 邏輯電路區 5 張尺度適财 (eNS 丨 Λϋ (21Qx2g^-p* 經漓部中央標準局員工消费合作社印製 物⑽ 8/1)6 A7 B7 五、發明説明（f ) 118、118a、112、112a、112b、122、122a、122b 絕 緣層 128、132 間隙壁 120、110 摻雜區 104 ' 104a 閘極氧化層 105 記憶胞區 106 多晶矽層 106a 閘極電極 108、140 罩幕層 108a 頂蓋層 實施例 第1 A圖至第1H圖所示，爲根據本發明較佳實施例 之一種金氧半電晶體的製造流程剖面圖。 首先請參照第1A圖，提供一基底100,比如是矽基底， 接著進行隔離製程以形成元件隔離區102,比如是場氧化 層、淺溝渠隔離結構（STI)或其他類似此結構者，圖式 中以淺溝渠隔離結構爲例。其中基底100包括邏輯電路區 (Logic Ci rcui t Region ) 103 和記憶胞區（Memory Cel 1 Region) 105。之後於基底100表面依序形成閘極氧化層 104、多晶矽層106和罩幕層108。其中閘極氧化層104的 形成方法比如是熱氧化法；多晶矽層106的形成方法比如 是化學氣相沈積（CVD)法，其厚度比如約爲2000〜3000A ; 罩幕層106的材質比如是氮化矽（Si队），其形成方法比 如是CVD法，其厚度比如約爲1000〜2000A。 6 本纸張尺度適用中國國家標準（CNS ) Λ4210X 297^ΊΓ) ---------襄— > * (对先聞讀背面之注意事項^填寫本頁) -5 線 經满部中央標準局員工消资合作社印掣 杏⑽分8)3[〇06 A7 五、發明説明（J) 請參照第1B圖，定義多晶矽層106和罩幕層108，以 形成閘極電極l〇6a和其頂蓋層108a。之後，於整個基底 100結構上方依序覆蓋一層共形的絕緣曆118和絕緣層 112。其中絕緣層118的厚度約爲100A ’其材質不同於其 上方之絕緣層112和其下方之閘極氧化層1〇4,絕緣層118 較佳的材質是氮化矽。絕緣層Π2的厚度約爲ι〇0Α，其材 質較佳的是氧化矽。 以頂蓋層l〇8a和淺溝渠隔離結構102爲罩幕，進行第 一濃度的離子植入（Ion Implant )步驟，以於閘極電極 108a兩側下方的基底1〇〇中形成第一濃度的摻雜區110。 所植入的摻質端看所形成之金氧半電晶體的電性而定，如 爲N型M0S電晶體，則植入的摻質爲N型；反之，若爲P 型M0S電晶體，則植入的摻質爲P型。 接著請參照第1C圖，於頂蓋層108a和閘極電極106a 側壁之絕緣層118和112外形成間隙壁128，其材質不同 於絕緣層112，間隙壁128的比如是氮化矽，其形成方法 比如是利用CVD法於整個基底100結構形成一層氮化矽 層，再利用非等向性蝕刻進行蝕刻而得之。 接著請參照第1D圖，於基底100的記憶胞區105覆蓋 —層罩幕層140，佐以邏輯電路區103之間隙壁128、頂 蓋層108a和淺溝渠隔離結構102爲罩幕，進行第二濃度 的離子植入步驟，以約於邏輯電路區103之閘極電極l〇8a 兩側下方的基底100中形成第二濃度的摻雜區120。 其中第一濃度的摻雜區110所植入之摻質的劑量比如 7 ----.-----^------1T------^ (对先閱讀背而之注意事$填寫本頁) . 本紙張尺度適用中國國家榡準（CNS ) /\4彡見格（2]0X29*^>^ > 402791 3989twf.doc/006 A 7 __B7 五、發明説明（ό) 小於第二濃度的摻雜區120所植入之摻質的劑量。所植入 的摻質與第一濃度的摻雜區110之摻質同。於邏輯電路區 103所形成之第一濃度的摻雜區110和第二濃度的摻雜區 120則組成具有LDD結構的源極/汲極區。另外，爲避免 於記憶胞區105的記憶體元件有漏電流產生之虞，因此記 憶胞區105的MOS電晶體僅具有第一濃度的摻雜區110。 接著請參照第1E圖，將罩幕層140移除後，於整個基 底100結構的表面覆蓋一層絕緣層122，並進行一平坦化 製程，比如是化學機械硏磨（CMP)。絕緣層122的材質 不同於間隙壁128，其材質比如是氧化矽。 接著請參照第1F圖，於記憶胞區105的絕緣層122 上方覆蓋一層光阻層123。以光阻層123爲罩幕，剝除邏 輯電路區103的部份絕緣層122,至裸露出部份間隙壁 128，以利於後續間隙壁128之移除，而使絕緣層122轉 爲如圖不之絕緣層122a，此時頂蓋層108a上方的絕緣層 112亦會被移除，使絕緣層丨12轉爲絕緣層112a。剝除部 份絕緣層122的方法比如是回蝕刻（Etching Back)法。 接著請參照第1G圖，剝除光阻層123。以絕緣層112 爲終止層，選擇性的移除邏輯電路區103的間隙壁128， 此時閘極電極106a上方的頂蓋層108a和絕緣層118亦會 被剝除，使絕緣層118轉爲絕緣層118a。之後，以絕緣層 122a、閘極電極i〇6a和淺溝渠隔離結構1〇2爲罩幕，進 行口袋型植入步驟，以於約對應於間隙壁128之第一濃度 摻雜區110的下方基底1〇〇中形成第三濃度摻雜區130。 8 本纸張尺度適用中國國家標率（CNS ) Λ侧λ ( 210Χ297-ϋΓ5 402791 3989twf.doc/006 \η ___ B7 五、發明説明（q) 第三濃度摻雜區130的電性與第一濃度摻雜區110的電性 相反，植入於第三濃度摻雜區130的劑量約爲1〇|7-1〇21) a t oms /γπι2 ° 本發明的特徵之一即在於所形成之口袋型第三濃度 摻雜區130，僅位於約對應於間隙壁128之第一濃度摻雜 區110 (即LDD結構）的下方，並未占據源極區和汲極區 之間表面通道區（Surface Channel )的部份。由於口袋 型第三濃度摻雜區130僅位於對應於約對應於間隙壁128 之第一濃度摻雜區110 (即LDD結構）的下方，所以產生 的PN接合電容僅限於約對應於間隙壁128之第一濃度摻 雜區110與口袋型第三濃度摻雜區130接面，不會有習知 之接合電容過大的情況發生。由於口袋型第三濃度摻雜區 130未占據源極區和汲極區之間表面通道區，因此在操作 閘極電壓以於表面通道區形成強反轉區時，不會因爲口袋 型第三濃度摻雜區130的存在而造成強反轉區變大，因爲 強反轉區不會和口袋型第三濃度摻雜區130相重疊。 接著請參照第1H圖，將邏輯電路區103的絕緣層122a 和絕緣層112a予以剝除，使絕緣層122a和112a分別轉 爲僅覆蓋於記憶胞區105的絕緣層122b和112b。之後剝 除邏輯電路區103的絕緣層118a，直至暴露出閘極氧化層 104止。再於邏輯電路區103之閘極電極106a的側壁形成 間隙壁132，其材質比如是氧化矽，其私成方法比如於整 個基底100結構的表面覆蓋一層氧化矽，再利用非等向性 蝕刻法進行蝕刻至暴露出基底100表面止，此時亦會使閘 9 本紙张尺度“川屮國s家榡冷（) Λ4说格（210X297公釐) -------；-----餐------1T------^ (讀先閲讀背面之注填寫本頁) - 402791 3989twf.doc/006 A 7 B7 五、發明説明（》） 極氧化層104轉爲如圖所示之閘極氧化層104a。 此外，亦可以保留絕緣層118a (未繪示於圖中），直 接於閘I極電極106a側壁之絕緣層118a外形成間隙壁。若 將絕緣層118a保留住，則可以將本發明的製程應用於無 邊際接觸窗（Borderless Contact)的製程中。 之後，於邏輯電路區103進行自動對準矽化物製程 後，然而此後續製程爲熟習此技藝者所熟知，故此處不再 贅述。 本發明的特徵如下： (1) 本發明於邏輯電路區之M0S電晶體的LDD結構下 方形成口袋型摻雜區。 (2) 由於口袋型摻雜區僅位於LDD結構的下方，所以 產生的PN接合電容小於習知之製程的PN接合電容。 (3) 由於口袋型摻雜區未占據源極區和汲極區之間表 面通道區，因此在操作閘極電壓以於表面通道區形成強反 轉區時，強反轉區不會和口袋型摻雜區相重疊，因此可以 有效避免大反轉短通道效應。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 本紙张尺度^中國^家標呤（（'NS ) Μ現格（2丨0X297公釐） -------；-----^------.訂------^ (請先閱讀背面之注意事$填寫本頁)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印装 A8 3989twf.doc/006 g D8 六、申請專利範圍 1. 一種金氧半電晶體的製造方法，包括下列步驟： 提供一基底，該基底已形成一元件隔離區； 於該基底表面形成一閘極氧化層； 於該閘極氧化層上形成一閘極電極和一頂蓋層； 於該閘極氧化層、該閘極電極和該頂蓋層表面依序形 成共形之一第一絕緣層和一第二絕緣層； 以該頂蓋層和該元件隔離區爲罩幕，於該閘極電極兩 側下方之該基底中形成具有第一導電性之一第一摻雜 於該閘極電極和該頂蓋層側壁之該第一和第二絕緣 層外形成一第一間隙壁； 以該第一間隙壁、該頂蓋層和該元件隔離區爲罩幕， 於該基底中形成具有第一導電性之一第二摻雜區； 於包括該第一間隙壁的該基底上形成已平坦化之一 第三絕緣層； 剝除部份該第三絕緣層和部份該第二絕緣層，至暴露 出部份該第一間隙壁； 剝除該第一間隙壁、部份該第一絕緣層和該頂蓋層； 以及 進行一摻雜製程，以於約對應於第一間隙壁之該第一 摻雜區下方的該基底中形成具有第二導電性之一第三摻 雜區。 2. 如申請專利範圍第1項所述之金氧半電晶體的製 造方法，更包括： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----·-----^------1T------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印製 40^91 3989twf.doc/006 六、申請專利範圍 剝除該第三絕緣層和該第二絕緣層，至暴露出該第一 絕緣層；以及 於該閘極電極側壁之該第一絕緣層外形成一第二間 隙壁。 3. 如申請專利範圍第1項所述之金氧半電晶體的製 造方法，更包括： 剝除該第三絕緣層、該第二絕緣層和該第一絕緣層； 以及 於該閘極電極側壁形成一第二間隙壁。 4. 如申請專利範圍第1項所述之金氧半電晶體的製 造方法，其中該第一絕緣層、該第一間隙壁和該頂蓋層的 材質相同，該第二絕緣層和該第三絕緣層的材質相同。 5. 如申請專利範圍第1項所述之金氧半電晶體的製 造方法，其中該第一絕緣層、該第一間隙壁和該頂蓋層的 材質包括氮化矽，該第二絕緣層和該第三絕緣層的材質包 括氧化砂。 6. 如申請專利範圍第2項所述之金氧半電晶體的製 造方法，其中該第一絕緣層、該第一間隙壁和該頂蓋層的 材質包括氮化矽，該第二絕緣層和該第三絕緣層的材質包 括氧化砂。 7. 如申請專利範圍第3項所述之金氧半電晶體的製 造方法，其中該第一絕緣層、該第一間隙壁和該頂蓋層的 材質包括氮化矽，該第二絕緣層和該第三絕緣層的材質包 括氧化砂。 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） —^--.-----^------、钉------ii (請先閲讀背面之注$&填寫本頁) ， 經濟部中央標準局員工消費合作社印製 3989twf.doc/006 D8 六、申請專利範圍 8. 如申請專利範圍第2項所述之金氧半電晶體的製 造方法，其中該第一導電性包括N型，該第二導電性包括 P型。 9. 如申請專利範圍第3項所述之金氧半電晶體的製 造方法，其中該第一導電性包括N型，該第二導電性包括 P型。 10. 如申請專利範圍第2項所述之金氧半電晶體的製 造方法，其中該第一導電性包括P型，該第二導電性包括 N型。 11. 如申請專利範圍第3項所述之金氧半電晶體的製 造方法，其中該第一導電性包括P型，該第二導電性包括 N型。 12. —種金氧半電晶體的製造方法，用於具有一邏輯 電路區和一記億胞區之一基底，該基底已形成一元件隔離 區，包括下列步驟： 於該基底表面形成一閘極氧化層； 於該閘極氧化層上形成一閘極電極和一頂蓋層； 於該閘極氧化層、該閘極電極和該頂蓋層表面依序形 成共形之一第一絕緣層和一第二絕緣層； 以該頂蓋層和該元件隔離區爲罩幕，於該閘極電極兩 側下方之該基底中形成具有第一導電型之一第一摻雜 於該閘極電極和該頂蓋層側壁之該第一和第二絕緣 層外形成一第一間隙壁； ----.-----^------ΐτ------^ (請先閲讀背面之注意事項#{填寫本頁) · 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A8 B8 C8 D8 402791 3989twf.doc/006 六、申請專利範圍 形成一罩幕層覆蓋該記憶胞區，並配合以該邏輯電路 區之該第一間隙壁、該頂蓋層和該元件隔離區爲罩幕，於 該邏輯電路區之該基底中形成具有第一導電型之一第二 摻雜區； 剝除該罩幕層； 形成已平坦化之一第三絕緣層覆蓋已形成該第二摻 雜區之該基底； 剝除該邏輯電路區之部份該第三絕緣層和部份該第 二絕緣層，至暴露出部份該第一間隙壁； 剝除該邏輯電路區之該第一間隙壁、部份該第一絕緣 層和該頂蓋層；以及 進行一摻雜製程，在該邏輯電路區，於約對應於第一 間隙壁之該第一摻雜區下方的該基底中形成具有第二導 電性之一第三摻雜區。 13. 如申請專利範圍第12項所述之金氧半電晶體的 製造方法，更包括： 剝除該第三絕緣層和該第二絕緣層，至暴露出該第一 絕緣層；以及 於該閘極電極側壁之該第一絕緣層外形成一第二間 隙壁。 14. 如申請專利範圍第12項所述之金氧半電晶體的 製造方法，更包括： 剝除該第三絕緣層、該第二絕緣層和該第一絕緣層； 以及 )4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----.-----餐------tr------^ (請先聞讀背面之注填寫本頁) ， 經濟部中央標準局員工消費合作社印製 4 0 ii^4W*doc/006 D8 六、申請專利範圍 於該閘極電極側壁形成一第二間隙壁。 15.如申請專利範圍第12項所述之金氧半電晶體的 製造方法，其中該第一絕緣層、該第一間隙壁和該頂蓋層 的材質相同，該第二絕緣層和該第三絕緣層的材質相同。 . ^-----^-1 (請先閲讀背面之注填寫本頁 訂 •線 經濟部中央樣準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087120716A 1998-12-14 1998-12-14 Manufacture method of the metal-oxide semiconductor transistor TW402791B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087120716A TW402791B (en) 1998-12-14 1998-12-14 Manufacture method of the metal-oxide semiconductor transistor
US09/270,026 US5972764A (en) 1998-12-14 1999-03-16 Method for manufacturing MOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087120716A TW402791B (en) 1998-12-14 1998-12-14 Manufacture method of the metal-oxide semiconductor transistor

Publications (1)

Publication Number Publication Date
TW402791B true TW402791B (en) 2000-08-21

Family

ID=21632284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120716A TW402791B (en) 1998-12-14 1998-12-14 Manufacture method of the metal-oxide semiconductor transistor

Country Status (2)

Country Link
US (1) US5972764A (zh)
TW (1) TW402791B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258671B1 (en) * 1997-05-13 2001-07-10 Micron Technology, Inc. Methods of providing spacers over conductive line sidewalls, methods of forming sidewall spacers over etched line sidewalls, and methods of forming conductive lines
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
US6316321B1 (en) * 1999-05-19 2001-11-13 United Microelectronics Corp. Method for forming MOSFET
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
US6265274B1 (en) * 1999-11-01 2001-07-24 United Microelectronics Corp. Method of a metal oxide semiconductor on a semiconductor wafer
US6248623B1 (en) * 1999-11-12 2001-06-19 United Microelectronics Corp. Method for manufacturing embedded memory with different spacer widths
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US6291279B1 (en) * 2000-06-01 2001-09-18 United Microelectronics Corp. Method for forming different types of MOS transistors on a semiconductor wafer
US6509235B2 (en) * 2001-01-19 2003-01-21 United Microelectronics Corp. Method for making an embedded memory MOS
US6509223B2 (en) * 2001-01-19 2003-01-21 United Microelectronics Corp. Method for making an embedded memory MOS
KR100381026B1 (ko) * 2001-05-22 2003-04-23 주식회사 하이닉스반도체 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법
US6808943B2 (en) 2002-06-10 2004-10-26 Texas Instruments Incorporated Method of fabricating wire bond integrity test system
US6833292B2 (en) * 2003-03-31 2004-12-21 Texas Instruments Incorporated Reducing dopant losses during annealing processes
DE102004060346B4 (de) * 2004-12-15 2006-10-19 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
US7858458B2 (en) * 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US20070018253A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell and manufacturing methods
US7504309B2 (en) * 2006-10-12 2009-03-17 International Business Machines Corporation Pre-silicide spacer removal
KR100789629B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8575701B1 (en) * 2009-01-13 2013-11-05 Renesas Electronics Corporation Semiconductor device where logic region and DRAM are formed on same substrate
US11367721B2 (en) * 2020-04-01 2022-06-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5595919A (en) * 1996-02-20 1997-01-21 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned halo process for reducing junction capacitance
US5736446A (en) * 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure

Also Published As

Publication number Publication date
US5972764A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
TW402791B (en) Manufacture method of the metal-oxide semiconductor transistor
TW402807B (en) Reduced parasitic leakage in semiconductor devices
TW451433B (en) Method for providing dual workfunction doping and protective insulating cap
TW521399B (en) A computer made of random access memory cells
US11139306B2 (en) Memory device and method for fabricating the same
TW487910B (en) Manufacturing method of embedded DRAM
JPH0821694B2 (ja) 超高集積半導体メモリ装置の製造方法
JPH11284141A (ja) 集積回路の形成方法
JP3068568B2 (ja) 集積回路を形成する方法
TW466684B (en) Method for forming deep trench capacitor under shallow trench isolation structure
TW492091B (en) Reliable polycide gate stack with reduced sheet resistance
TW456028B (en) Semiconductor device and process for manufacturing semiconductor device
KR20140112935A (ko) 반도체 장치 및 그 제조 방법
US7358575B2 (en) Method of fabricating SRAM device
TW461047B (en) Manufacturing method of embedded DRAM
JPH11177064A (ja) 過剰の浸食を減少する方法
TW434706B (en) Field effect transistors, integrated circuitry, methods of forming field effect transistor gates, and methods of forming integrated circuitry
TW396613B (en) Low resistance bitline structure with low bitline to bitline coupling capacitance and its methods
TW432657B (en) Reduction of black silicon in semiconductor fabrication
JP2008021935A (ja) 電子デバイス及びその製造方法
TW423080B (en) Semiconductor device and its manufacturing method
TW381309B (en) Manufacturing method for gates
TWI231989B (en) Method of fabricating a MOSFET device
KR100477811B1 (ko) 반도체 소자 제조방법
TWI331393B (en) Memory device and method of fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent