TW401684B - Generator of clock signals for the synchronization f a system for processing digital data packets - Google Patents

Generator of clock signals for the synchronization f a system for processing digital data packets Download PDF

Info

Publication number
TW401684B
TW401684B TW87101725A TW87101725A TW401684B TW 401684 B TW401684 B TW 401684B TW 87101725 A TW87101725 A TW 87101725A TW 87101725 A TW87101725 A TW 87101725A TW 401684 B TW401684 B TW 401684B
Authority
TW
Taiwan
Prior art keywords
pcr
value
signal
clock
packet
Prior art date
Application number
TW87101725A
Other languages
English (en)
Inventor
Gerard Chauvel
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW401684B publication Critical patent/TW401684B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

401684
^Λ/^ 專利申請案第87101725號 ROC Patent Appln. No. 87101725 五、發明說明($ _ιπ ir—7 y γ naff圣弟f日-|竹1干四 Amaxted fege 7 of the Qiinese Specificatica- Enel. (88年Ϊ月ίί?日送呈) (Submitted on September lb , 1999 經濟部智慧財產局員工消费合作社印製 =出新影像序列或聲音序列,或者有用信號包含一影像 序列或聲音序列,以及 \ X值表示有用信號為接收裝置包含-適應攔位32 ’不需在現存的—時鐘參考值上供應-指示。 依據上述結構,其中適應攔位控制指示器等於,,lx", ^收裝置的適應㈣32特別包含时時鐘參考值36數瑪的 j攔位34 ’此後稱之為取之42位元編碼,以非連績指 ^38的1位福碼’顯轉後的pCR絲絲啟始產生 益以及1位7Ό的訊標4〇,顯示封包中PCR值的出現,此 後稱之為PCR訊標。 V 本發π内未使用之有用信號14中的其它位元,以父表 不且此後不再說明。 圖2表示已知型式之同步時鐘信號產生器的架構,一 方面為促其可行,由方才所敘述架構的資料封包榻取時鐘 參考值PCR’且另-方面由此值產生—時鐘信號,使接收 裝置與傳輸裝置逹到同步。 時鐘信號產生器42接收數位資料封包1〇,在圖中僅以 其-作為代表H將假定此資料封包1G包括—適應棚 位14在其中將一PCR值編碼。 產生器42包括一容量為42位元的封包解碼裝置46、裝 置48以儲存一新的PCR、位元容量為42位元的pcR計數^ 50、52儲存現行PCR的裝置 '一中央處理單元54及一電壓 控制振盪器56。它更包括數位濾波器57、—暫存器 含-類比的PCR值、-sigma-delta型的數位·類比轉換器= (請先閱讀背面之注意事項再填寫本頁) II ϋ I ϋ n ai_i _1 I n . 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 401684 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 本發明與處理數位信號封包(10)系統之同步時計信號 產生器有關,特別適用於數位電視信號接收裝置與傳輸組 合之同步。 —般而言,數位電視信號在一接收裝置的解碼器中解 碼,由入射的信號選擇聲音及影像資料封包,並將這些封 包解碼分別形成聲音及影像的資料串。 為了形成一類比音響信號,將聲音資料串使用一聲音 解碼器解碼。 類似的,將影像資料串形成一彩度及光度信號的影 像。 現行數位電視信號的傳輸使用稱之為MPEG的標準格 式,它將傳輸裝置的頻率固定於27M赫茲。 為了使影像及聲音間獲得正確的同步,需要將接收裝 置與傳輸裝置同步。 依據MPEG標準,特別是在MPEG2格式下,電視訊 號中的資料封包用來傳輸非常精確且非常可靠的時鐘參考 值,使接收裝置基於同步處理聲音及影像信號的觀點,產 生一時鐘信號。 目前,接收裝置可由資料封包擷取一程式時鐘參考 值,並可經由此值解析如此的同步時鐘信號將所有的封包 完全的解碼,且接著需要相對複雜的解碼裝置及高容量的 健存裝置。 更甚者,現行應用達成此功能的時鐘信號產生器為硬 體的型式且因而限定於一個格式。 (請先閱讀背面之注意事項再填寫本頁) -* Λ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨0;<297公釐) 經濟部中央標準局員工消費合作社印t 401684 A7 _______B7 五、發明説明(2 ) 本發明之目的在於克服這些缺點。 本發明的主題因此為-種處理數位資料封包系統同步 的時社號產生益’每-包括一有用的信號及包含與有用 信號内容相關資訊的信號頭,在一傳輸裝置中,每一以程 式時鐘參考值為基礎由該封包之—傳輸,包含適用儲存一 程式時鐘參考值的計數裳置,且在電壓控制振&器的㈣ 下累進,以及儲存計數裝置内容的裝置,其特徵包括將每 一封包信號頭解碼的硬體裝置,且其剌於由此信號頭棟 取一特徵,顯7F包含程式時鐘參考值碼位元之適應摘位, 2在於相職封包的有則請巾。因此造成計數裝置的内 谷轉移至儲存裝置,以及一中央處理單元提供每一封包的 有用信號解碼,並以介於顯示出現_適應欄位之該特性位 置及該有用信號參考時計值之間電壓控制振盪器轉換數的 函數來修正保存於儲存裝置的值。此該中央處理器單元更 ^供用以計算該控制電壓,驅動該電壓控制振盪器使產生 該同步信號。 產生器更包括將每一封包有用信號解碼的軟體裝置, 1侍以從其上擷取一攔位,顯示在此有用信號上出現一時 t參考值及-啟始控制欄。該中央處理單元使該程式時鐘 >考值儲存於該計數裝置作為對該攔位的響應,且該解碼 軟肢裝置包括該中央處理單元。 鐘^據特別的實施例’計數裝置包括適用於餘存程式時 里二考值數碼一些位元的計數電路,以及由中央處理單元 所操作的記憶體組成的一延伸補充容量,對由該記數器所 本纸張尺度相(21GX W公 ----, ----:-----拍衣------1T------Ί (請先閲讀背面之注意事項再填寫本頁) 401684 A7 B7 五、發明説明( 產生一中斷信號的響應。 該時知參考值較宜的以42位元編碼,記數器一 =計數器且延伸區域為一補充容量的靜態隨機 依據另-實施例,儲存計數器裝置内容 具記憶體的暫存器及延伸補充區域,包含-記憶體區域以儲存計數器裝置的内容。.〜、機存取 該程式時鐘參考值有利的以4 2位元碥 量為16位元,且# φ ^ ,,閂鎖器的容 體。 叫伸《為—32位_靜態隨機存取記憶 元:;。依據上述樹施例’促進#化中央處理單 清楚在的閱睁之描述及參考⑽後將更會 -圖1說明一習知數位電視訊號; -圖2為—基於由如圖丨信號所傳輸時 將接收裝置同步的習知時鐘信號產生器方‘圖.的時1里, •圓3為一方塊圖顯示依據本發 , 生器的架構; R步時鐘信號產 -圖4顯示如圖3產生器的同步時鐘參老 期;以及 之累進週 -圖5為—方塊圖說明一參考時鐘參考 的適期。 值的獲件及處理 圖1表示MPEG2格式中數位電視信錄的結構。 401684 A7 B7 五、發明説明(4 ) 這些圖由上至下放大表示資料封包各個組成的元件。 依據MPEG2的格式,信號包含一組數位資料封包,例 如10,每一包括188位元組並以一傳輸裝置以串聯每秒接 近60佰萬位元,並聯每秒接近7.5佰萬位元的速率傳輸。 每一封包10包括一含有4位元組的信號頭12,及含有 184位元組的有用數位資料信號14。 圖1也顯示信號頭12包括個各種用來將對應封包識別 及解碼的有用欄位。這些欄位如下: -一個以8位元編碼之同步指示器16, -一個以1位元編碼的傳遞錯誤指示器18, -一個以1位元編碼的起始或載入信號指示器20 -一個以1位元編碼的傳遞優先次序指示器22, -一個以13位元編碼的封包識別器24, 個以2位元編碼的轉移混雜控制指示器26, -一個以2位元編碼的適應欄位控制指示器28,以及 -一個以4位元編碼的連續記計數器30。 經濟部中央標準局負工消費合作社印製 m He utt. —^ϋ ^1^11 n^fl nn —^n ^ . 、-° . ... (請先閱讀背面之注意事項再填寫本頁) 每一信號頭12提供與有用數位資料信號14内容相關的 資訊。因此,封包識別器24辨識封包所屬位址,封包含有 被唯一封包識別器24所辨識的時鐘參考值。 因此,依據下述數碼,適應欄位控制指示器提供一有 用信號14内容的指示: -以值表示對應封包應予除去, -以”01”值表示,如果有用信號指示器20的起始值為”1” ,有用信號以表示資料串PES的信號頭開始,它表示已傳 本紙張尺度適用中國國家標準(CNS ) A4規桔(210:< 297公釐) 401684
^Λ/^ 專利申請案第87101725號 ROC Patent Appln. No. 87101725 五、發明說明($ _ιπ ir—7 y γ naff圣弟f日-|竹1干四 Amaxted fege 7 of the Qiinese Specificatica- Enel. (88年Ϊ月ίί?日送呈) (Submitted on September lb , 1999 經濟部智慧財產局員工消费合作社印製 =出新影像序列或聲音序列,或者有用信號包含一影像 序列或聲音序列,以及 \ X值表示有用信號為接收裝置包含-適應攔位32 ’不需在現存的—時鐘參考值上供應-指示。 依據上述結構,其中適應攔位控制指示器等於,,lx", ^收裝置的適應㈣32特別包含时時鐘參考值36數瑪的 j攔位34 ’此後稱之為取之42位元編碼,以非連績指 ^38的1位福碼’顯轉後的pCR絲絲啟始產生 益以及1位7Ό的訊標4〇,顯示封包中PCR值的出現,此 後稱之為PCR訊標。 V 本發π内未使用之有用信號14中的其它位元,以父表 不且此後不再說明。 圖2表示已知型式之同步時鐘信號產生器的架構,一 方面為促其可行,由方才所敘述架構的資料封包榻取時鐘 參考值PCR’且另-方面由此值產生—時鐘信號,使接收 裝置與傳輸裝置逹到同步。 時鐘信號產生器42接收數位資料封包1〇,在圖中僅以 其-作為代表H將假定此資料封包1G包括—適應棚 位14在其中將一PCR值編碼。 產生器42包括一容量為42位元的封包解碼裝置46、裝 置48以儲存一新的PCR、位元容量為42位元的pcR計數^ 50、52儲存現行PCR的裝置 '一中央處理單元54及一電壓 控制振盪器56。它更包括數位濾波器57、—暫存器 含-類比的PCR值、-sigma-delta型的數位·類比轉換器= (請先閱讀背面之注意事項再填寫本頁) II ϋ I ϋ n ai_i _1 I n . 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 401684 A7 B7 五、發明説明( 、以及低通濾波器62。 此產生器的操作如下: 及資收封包1〇,以箭頭F表示,並將信號· 4t _ ^ 解瑪。在解碼期間’特別決定適應糊位控制 S^28(圖】)的值。當有用信號14包含適應攔位32,解 碼祕將麵糾示㈣及PCR減4〇㈣料於隨機在 取記憶體中,未表示出。、边機存 中央處理單元54接著測試這些欄位的值。 如果非連續指示器38等於”1”,因此顯示隨後之pCR值 應用來啟動產生11,隨後之PCR值36由裝置48轉移至PCR 50計數器以在其上儲存一新的pcR。 此外,如果PCRtfl標等於丫,因此顯示封包含有一新 PCR,解碼祕為儲存裝置似52產生—㈣信號,因此 新接收到的咖值36可儲存於裝置财,以料存新的 PCR並將PCR計數㈣的内容騎至裝置52 PCR。 凡1 經濟部中央標準局員工消费合作社印製 中央處理單元54讀取包含於裝置48中的值以儲存一新 PCR ’以及在裝置52中的值以儲存現行的PCR,並叶算這 些值的平均值。將料均錄麵暫存⑽巾,轉換為數 位值’渡波後傳送至電壓控制振盈器56的輸人,接著傳遞 驅動PCR計數器50的同步時鐘信號。 如上所述’此型式的同步時鐘信號產生器將封包完食 解碼’並因而需要高容量的儲存裝置及複雜的解碼裝置。 而且’因為PCR的值是經由使用硬體裝置的型式弓^出 本紙張尺度適用中國國家標準(CNS ) Λ4現格(21〇X29?^~ A 7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明( 的,达個型式的產生器是針對特定的應用,故因此不能處 理以MPEG家族中其它格式表現的資料封包。 圖3為依據本發明之同步時鐘信號產生器的方塊圖, 可克服上述這些缺點。 此同步時鐘信號產生器包括將進人封包1G的信號頭12 解碼的電路64,它被連制—巾央處理器66組合的靜態隨 機存取記憶體(SRAM)68和唯讀記憶體(R〇M)7〇、一中斷 邏輯電路72及連接職存電路76的計數器電路74、以及中 央處理單元66。 計數器電路74適於由封包1〇傳遞的儲存微值36。它 具有16位tl的容量並包括一安排於訊歲記憶體^的^位 元的延伸68-a。 因此更增加它所連接的電壓控制振1器78的每雜 脈波。 儲存電路76適用於儲存計數電路74的内容,將於後說 明。它包括-具記憶體的暫存器容量為16位元且也包括在 SRAM記憶體68内延伸68-b。 、。時杨號產生器是由—整合於中央處理器_數位濾 、皮=79所〜補,並連接至—㈣㈣齡㈣暫存器8〇以及 ,疋Sigma.delta型的-個數位類比轉換㈣上。此轉換 盗82經由-低通渡波器84傳送—控制電壓給電壓控 器78。 現將參考圆3及囷4及囷5描述依據本發明之同步時鐘 仏號產生器的操作。 ——;——^----袭------iT------>· (請先閱讀背面之注意事項再填寫本頁) t紙張尺度埼用中國國家襟準 9 (CNS ) A4i^,#. ( 210x 297^># 經濟部中央標準局員工消費合作杜印製 401684 A7 B7 五、發明説明(8 ) 圖4代表一計數電路74的累進週期,如圖5獨立於週期 外執行以獲得及處理PCR值。 累進週期開始於步驟86,在該期間計數電路74等待由 電壓控制振盪器78的一個時鐘脈波。 當如此之一脈波出現於此計數器74的輸入,計數器在 步驟88累進”Γ。 當達到此16位元計數電路74的最大容量,它傳送一控 制信號至中斷邏輯電路72(步驟88)。當此中斷電路72在步 驟90期間確定此控制信號的出現,它傳送中央處理單元66 所要的一中斷信號IT(步驟92)。 應注意先前的步驟86至92,是由包括一計數電路74及 中斷邏輯電路72的硬體裝置所執行,下列步驟是由中央處 理單元66所執行。 當中央處理單元66由中斷電路72接收中斷信號IT,它 在步驟94執行一已知累進副程式,以在步驟96累進位於 SRAM 68中的計數電路74延伸68-a。 此外,時鐘信號產生器獨立的執行一PCR執獲得週期 ,現將參考圖5說明。 首先,在第一步驟98,解碼電路64接收每一封包10作 為輸入,如箭頭F所示,並將每一進入封包10的信號頭解 碼。在剩下的說明中將假定單一封包10為時鐘信號產生器 所接收。雖然,實際上輸入信號包含一組以頻率為每秒60 佰萬位元串聯傳輸的封包或每秒7.5佰萬位元並聯傳輸的 封包。 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公犮) ----Γ----袭------ΐτ------t -t (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作祍印製 401684 A7 '^_____B7 五、發明说明(9 ) ~ 在解碼期間,電路64特別測試適應欄位控制指示器“ 的兩個位元,以在步驟100決定有用信號14是否包含適應 攔位32(圖1)。 . 如果如此,解碼電路64將儲存電路76(步驟1〇2)所要的 一個控制仏號TP一AF設定為1,使得轉移計數電路μ的 内谷至此儲存電路76 ’接者設定此控制信號"τρ af"為〇( 步驟104)。 在隨後的步驟106及108,將封包10所有的資料儲存於 SRAM記憶體68中,接著此解碼電路64傳送一封包杰束俨 號EOP至中斷邏輯電路72,它接著傳送另一中斷信號仃至 中央處理單元66(步驟110)。 應注意所有先前的步驟98至11〇是由包含解碼電路64 、&十數電路74、儲存電路76及中斷邏輯電路72的硬體裝置 執行的。下列步驟由中央處理單元66中的軟體執行。 對中斷信號it的響應,中央處理單元66執行一已知副 程式以將適應攔位(步驟112)解碼。 在隨後的步驟114中,測試非連續指示器38的值,如上 所述,它表示如果等於1,隨後的PCR值應該用來啟動產 生器。 如果非連續指示器38的值等於"1",中央處理單元66為 計數電路74及在SRAM 68中的延伸設定一啟始訊標。為 了指示隨後的PCR值36必須在其中直接的儲存。 因此,接收組合將與對應於PCR值的時鐘頻率同步。 在後續的步驟118中,中央處理單元66測試pcr訊標的 裝 訂 -. (請先閲讀背面之注意事項再填寫本頁) 本紙張( CNS ) ( 210X297^¾ ) ' -- 401684 A7 B7 發明説明(10
36中出’以及如上所述,代表在有时_MPCR 爾㈣12G㈣$央纽單祕將默 裝置同=m2。2期間計算用來將接收裝置與傳輸 内容H執’中央處理單元66恢復儲存電路76的 Μ的值’I =信號頭12解碼期間傳送的PCR計數電路 4料於適射雜㈣衫綱㈣及新败 =後位it組位置間電壓控制顧器顺換數的響應作 雜的延Z修正加人計數電路74的内部以及狄綱己憶 在計算#驟122期間’如果pcR計數電㈣已為pa值 累進週期74所累進’則作另—修正。 數電路74與儲存電㈣達成。 ^由比較片 在隨後的步驟126_,計算出之現行pCR值表示為數 位滤波器的輸入’它依據MPEG的標準平滑並衰減pcR值 的變異’為參考時料於每秒75佶萬赫②時設定—最大變 異率。_ 渡波的值接著儲存於暫存器80,代表為數位/類比轉換 器82的輸入並由低通濾波器84濾波以驅動電壓控制振盪器 78(步驟 128)。 對此現行PCR值的響應,電壓控制振盪器78為接收裝 置產生同步時鐘信號,其頻率介於2699946〇赫茲及 27000540赫茲之間。 12- -- * 装 訂'^ ·- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印" 本紙張尺度適用中國國家標準(〇他)六4規格(210/297公漦 401684 A7 _______B7_ 五、發明説明(11 ) 可察覺上述同步時鐘產生器可能依據下列兩種模式將 接收裝置與傳輸裝置同步: -第一種模式包含啟動產生器實質週期的以與PCR值的 參考時鐘一致的頻率來同步,與接收裝置的控制時鐘相對 快速的變異一致, -第二種模式包含計算接收裝置所使用的現行P(:R值, 使之得以收斂至由進入信號所傳輸的pCR。依據此第二 模式,同步時鐘信號中的變異發生相對的緩慢,且因此不 會有造成資料漏失的風險。 也可見因為產生器部份的以軟艘方法之形式應用,它 可依據MPEG標準之不同的格式來 。 經濟部中央榇準局員工消費合作社印製 適 I度 尺 張 紙 一本 準 【樣 一家 -餘 公 7 -9 2

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 號數位包'括其其:二”料封,為串,傳輸的電視信 rMh. . Α 、、又貫質上等於每秒60佰萬位元 質頻率。°玄同步時鐘信號具有等於27信萬赫(Mhz)實 9.:申請專利範圍第1或2項所述之時計信號產生 其特徵包括其數位資料封包為並聯傳輸的電視信 號數位封包,其速度實質上等於每秒7.5佰萬位元 (MbltS) ’ S玄同步時鐘信號具有等於27佰萬赫(Mhz)實 質頻率。 -»------ί.裝--------訂---------碑 iit先閲靖背每之泛意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW87101725A 1995-08-04 1998-02-10 Generator of clock signals for the synchronization f a system for processing digital data packets TW401684B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9509545A FR2737633B1 (fr) 1995-08-04 1995-08-04 Generateur de signaux d'horloge pour la synchronisation d'un systeme de traitement de paquets de donnees numeriques

Publications (1)

Publication Number Publication Date
TW401684B true TW401684B (en) 2000-08-11

Family

ID=9481738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87101725A TW401684B (en) 1995-08-04 1998-02-10 Generator of clock signals for the synchronization f a system for processing digital data packets

Country Status (4)

Country Link
EP (1) EP0757495B1 (zh)
DE (1) DE69618296T2 (zh)
FR (1) FR2737633B1 (zh)
TW (1) TW401684B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60034409T2 (de) 1999-10-15 2007-08-16 Matsushita Electric Industrial Co., Ltd., Kadoma Vorrichtung zur Datenanzeige von mehreren Datenkanälen und Datenträger und Rechnerprogramm dafür
US7016354B2 (en) * 2002-09-03 2006-03-21 Intel Corporation Packet-based clock signal
US7181544B2 (en) 2002-09-03 2007-02-20 Intel Corporation Network protocol engine
US7324540B2 (en) 2002-12-31 2008-01-29 Intel Corporation Network protocol off-load engines

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486864A (en) * 1993-05-13 1996-01-23 Rca Thomson Licensing Corporation Differential time code method and apparatus as for a compressed video signal
US5467342A (en) * 1994-01-12 1995-11-14 Scientific-Atlanta, Inc. Methods and apparatus for time stamp correction in an asynchronous transfer mode network
US5473385A (en) * 1994-06-07 1995-12-05 Tv/Com Technologies, Inc. Clock correction in a video data decoder using video synchronization signals

Also Published As

Publication number Publication date
DE69618296D1 (de) 2002-02-07
EP0757495A1 (en) 1997-02-05
FR2737633A1 (fr) 1997-02-07
FR2737633B1 (fr) 1997-12-05
EP0757495B1 (en) 2002-01-02
DE69618296T2 (de) 2002-08-14

Similar Documents

Publication Publication Date Title
TW319942B (zh)
TW298698B (zh)
TW402718B (en) A digital modulation apparatus, a digital modulation method, and a recording medium therefor
JP3986084B2 (ja) ディジタル・バーサタイル・ディスク装置および多チャネル再生装置間で非pcmビットストリームを符号化し、伝送し、復号化する方法および装置
JP2876395B2 (ja) オーディオビジュアルストリームを送信、受信及び復号化するためのデバイス
TW307077B (en) Reformatting of variable rate data for fixed rate communication
EP2278803B1 (en) Data recording and reproducing method and system
RU96105949A (ru) Система для передачи субтитров по требованию в сжатом цифровом видеосигнале
EP1379051B1 (en) Data sending/receiving system and method for a defect-free data transmission
KR100423071B1 (ko) 소비자용디지털장비에사용되는버스및인터페이스시스템
TW401684B (en) Generator of clock signals for the synchronization f a system for processing digital data packets
US5953489A (en) Transport bit stream recording/reproducing apparatus and method
TW280980B (zh)
TW200808055A (en) Audio data processing unit
JP2008227875A (ja) データ再生装置及びデータ再生方法
JPH0230281A (ja) テレテキストデコーダ
EP1581947A1 (en) Method of creating vobu in hd-dvd systems
JP3990813B2 (ja) 符号化装置、符号化方法、ディジタル伝送装置、及びディジタル伝送システム
JPH0946376A (ja) 伝送装置および伝送記録装置および再生伝送装置
JPH0690439A (ja) データデコーダ
JP3943031B2 (ja) 記録されるビットストリームへのスタッフィングデータの挿入を制御する方法及び装置
JP2937512B2 (ja) 復号信号エラー訂正装置
JP4084646B2 (ja) デジタル放送受信再生機能付き通信端末
TW462171B (en) Sample data transmitting method, receiving method, transmission/reception method and its transmission apparatus, reception apparatus, transmission/reception apparatus
JP4690965B2 (ja) データ記録再生装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees