TW400590B - Microelectronics package - Google Patents

Microelectronics package Download PDF

Info

Publication number
TW400590B
TW400590B TW086106049A TW86106049A TW400590B TW 400590 B TW400590 B TW 400590B TW 086106049 A TW086106049 A TW 086106049A TW 86106049 A TW86106049 A TW 86106049A TW 400590 B TW400590 B TW 400590B
Authority
TW
Taiwan
Prior art keywords
substrate
base
scope
conductive
patent application
Prior art date
Application number
TW086106049A
Other languages
English (en)
Inventor
Deborah S Wein
Paul M Anderson
Alan W Lindner
Martin Goetz
Joseph Babiarz
Original Assignee
Stratedge Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stratedge Corp filed Critical Stratedge Corp
Application granted granted Critical
Publication of TW400590B publication Critical patent/TW400590B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/1679—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Casings For Electric Apparatus (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（彳) 相關專利案 本發明申請案係申請案第08/526535號之部分追加，其 係1995年11月7曰授予註冊5465008號專利之申請案第 08/1 34269號之追加。本中請案的案號是08/23 1492， 即案號08/1 34269之分割案，現在已授予註冊專利第 5448826號。 發明背景 發明範圍 本發明有關於適於高頻的微電子封裝，其使用極少的導 電材料與製造電子封裝之方法，尤其是本發明有關於一微 電子封裝設計以去除過多的導體且可當成高頻電子裝置與 元件的電子互連殼。 相關技藝銳明 微電子裝置封裝的關鍵是通過封裝置的導電互連的信號 要能夠使得該電氣互連在信號中產生極小的變化。但是很 困難製造出這種微電子封裝以便於高頻即大於2百億嚇茲 (2 0 GHz)中產生極小的信號變化。 傳統微電子封裝設計能在高達2 3 GHz的頻率下將信號 輸入封裝或將信號從封裝中輸出。此封裝有一金屬蓋子， 其必須在電路接地時維持相同電位以達成這種功能。但是 為了使蓋子接地必須作内部橋與外侧金屬化。此增加的金 屬與内部電路和導體緊靠著，以壓低及限制裝置的性能。 此外，傳統封裝有以下缺點如頻率範圍有限，過度的傳送 與反射損失，有限的輸入/輸出絕緣，高成本，與可靠性 (請先閲讀背面之注意事項再填寫本頁) -^ ^^^1 In am m -in In TJ _ -4-
經濟部中央標準局員工消費合作社印製 低’因而一般應用性不大。 因此需要有一種微電子封裝容 從非導電體中製造的結構封裝元供# 常數，具有高頻範圍，=1，及具有較-致的介電 製造。 而且在不犧牲可靠性之下以低成本 發明之概述. 用二7發明在說明—種微波電予封裝，其大致沒有因習 用的缺失以及受習祕制而產生_或多個問題。 :::說明本發明的額外特徵和優點，其中部分可以從 ^曰 目了然，或疋藉由實施本發明而學習得知。由 =明書’中請專利範與附圖所示的裝置與方法中將可更明 白本發明的目標與其它優點。 甘如本文的具體實例及廣泛的說明所示，4了完成這些與 其它優點並根據本發明的㈣，要體認本發明是—種適於 向頻電子裝置的微電子封裝1封裝包括—底座，且有至 少邵分導電性，其建立的接地平面並具有_上部與底部； 由陶製造之RF基體，並具有沈積於陶以基體表面之複數 個導電圖案；連接裝置，將陶RF基體接到底座之上部； :陶奸閉環基體，具有比第一空洞大之第二空洞；第二連 接裝置，將陶封閉環基體接到RF基體，第二連接裝置一 般與封閉環之大小匹配；及藉由—非導電之第三連接裝置 而接到陶封閉環基體之陶蓋。 另一方面，本發明是一種組裝陶微電子封裝之程序，該 封裝具有：一底座，由陶製造之RF基體，及一陶封閉環基 (請先閲讀背面之注意事項再填寫本頁)
5-
經濟部中央標準局—工消費合作社印製 ，各底座，RF基體與陶封閉環基體具有一上表面與一 下表面。該程序包含於111?基體上表面幕印刷一導電膠； 乾燥與燃燒該導電膠；用1^基體上表面之導電膠使導電 路瓜疋型，於RF基體上表面幕印刷第一封閉玻璃；乾燥 與使其光滑第一封閉玻璃層；於心基體下表面幕印刷第 二封閉玻璃；It燥與使其光滑第二封閉玻璃層；次組裝 RF基體與陶封閉環基體；及將底座上表面接到rf基體下 表面。 次组裝R F基體與陶封閉環基體之步驟包括以下子步 螺，將RF基體上表面與陶封閉環基體下表面鄰接以形成 :次組裝，加熱該次組裝，於㈣體下表面幕印刷-金 屬材料，及乾燥與燃燒該金屬材料。 將履厘表面接到^基體下表面之步驟包括以下子步 驟：將黏性材料施敷於底座上表面或以基體下表面，將 底厘上表面與汉？基體下表面鄭接以形成—组裝，用加 f费加壓或其它適合使用之封閉材料之其它方法而曬乾該 組裝。 逢接裝-罾本^月（第—替代具體實例中，陶封閉環，第三 裝置’與陶蓋都可以由封閉蓋取代。藉由第二連接裝 置將封閉羞直接接到RF基體之上。 閉蓋之陶微電子封裝之過程，包括於㈣ /幕印刷一導電膠；乾燥與燃燒該導電路徑圖.用 面I印刷Ύ 電路徑定型；料？基體上表 面幕印刷一層黏膠；乾燥與使其光滑第一封閉玻璃層；於 — I：---；----ΙΦ-------1T------© (請先閲讀背面之注意事項再填寫本頁) 6-
A7五、發明説明（ 4 經濟部中央標準局負工消費合作社印製 γ基=下表面幕印刷—金屬材科；及乾燥與燃燒金屬材 科，及將底厘上表面接到尺^·基體下表面。 將底座上表面接到RF&體下表面之步驟包括以下子 驟二將黏性材科施敷於底座上表面或灯基體下表面，將 ^表面與㈣體下表面鄰接以形成—组裝，及加為 孩組裝。 *、 之替代具时財，剌線電氣接到 路徑。將這些引線成形以便從RF基 眩向外延伸以便於製造與封裝之必要電氣連接。 附圖之簡單說明. 由以下本發明較佳具體實例之詳細說明並配合附圖，即 可明了本發明’其中相同數字表示相同元件·· 圖1是根據本發明之陶微電子封裝之示意圖； 圖2Α是本發明封裝之上視圖，其中蓋已移開； 圖2Β是本發明封裝的蓋移開後，沿著圖2Α線2Β-2Β的 剖视圖； 圖3是形成於微電子封裝中的空洞示意圖，其中電磁波 在ζ -方向傳播； 圖4疋2的長方形波導中LSMt !與ΤΕ10模式截止頻率 圖形； 圖5是頻率的電氣傳送損失圖形； 圖6是頻率的反射損失圖形； 圖7疋根據本發明第—替代具體實例之微波電子封裝的 示意圖，其包括一封閉蓋； 請 先 閱ik 背 A 意 事 項 再 奢
1T
I
5 電 平 所 五、發明説明（ 圖8 A疋本發明第—替代具體實例的封裝的上視圖，其 中封閉蓋已裝上； 圖8B是第一麸&田& 、 资代具體實例的封裝沿著圖8 Α的線8 Β - 8 Β 的剖視圖’其中去^關世 、^對閉蓋已裝上；及 _ f 9疋根據本發明第二替代具體實例的微波電子封裝的 不意圖’其包括從封裝向外延伸之引線。 發明之詳細說明 圖1顯不本發明的裝置的典型具體實例’如參考數字 1 0 0所示。 如圖1所不’本發明包括：一底座Γ 02，連接裝置104， RF基體106 ’而導電軌跡122已於上面定型，第二連接 裝置1 〇 8，陶封閉環基體1 1 0，非導電的第三連接裝置 112 ’及陶蓋114。將封裝100當成高頻（即超過1 GHz) 裝置與元件的電子互連殼使用，此封裝的詳情如以下所述。 底座102具有多種用途，包括：提供封裝100的機械安 裝在％路板或載體上，用於封裝中的微電子裝置與其它 氣兀件1 1 6的熱與電氣安裝，及一接地參考，或接地 面’作南頻導體與其它信號孰跡的互連使用.。如本文 述，底座可以從數種不同材料之一製造出來，第一，底座 可以是一種導電金屬如可法，英法，銅，銅鎢合金，銅鉬 合金，鉬，各金屬的優點如電氣與熱的傳導，結構強度， 熱脹係數低，與電板導體相容（例如鎳，銀，銀鉑合金， 銀免合金’黃金），這些金屬的選擇僅係舉例，一般熟於 此技術者將可了解的是其它金屬也可當成底座1〇2使用'、 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 -8 - A7
經濟部中央標準局員工消費合作社印製 、發明説明（7 導電圖案122，沈積於rf基體上的導電圖案122具有一特 疋形狀其設計成從導體的一端至另一端的一致特性阻抗。 藉由使用各種電氣模型與模擬軟體以及藉由實驗而完成該 »又计。如上述連接裝置丨〇 4所述，依底座工〇 2選擇的材料 而決定RF基體下表面將金屬施敷在其中以便brf基體接 到底座。 第二連接裝置1 〇 8是一種沈積於RF基體與封閉環基體上 或二者之一的玻璃材料（封閉玻璃），其形成後沈積SRF基 體上的玻璃大小會大致與封閉環基體匹配 封閉環基體1 1 0由一種與用KRF基體丨〇 6相同或類似 材料製成，如第二連接裝置丨0 8中所述，若封閉玻璃要 積於封閉％11 〇上，則將其施敷於封閉環基體層的底部， 而當熔入RF基體或熔入沈積於汉？基體上的玻璃時，即在 2個基之間產生封閉。為了得到正確的封閉與封閉環 ta和RF基體的層狀’當藉由燃燒封閉玻璃而將2個基體 起溶合時，即可以稱重量。空洞i 24形成於封閉環基 中，其大於形成於RF基體中的空洞。這可以由圖2二上 視圖與圖2B的剖視圖看出’作出的封閉環基體空洞⑴較 大以便各導體122的-部分暴露於空洞124中，如圖^所 二基體UG的外園大小會變化以暴露封裝1。。 邵上各導體122的一部分，如圖2A所示。這咏灯基# 體122的暴㈣分料柄裝巾電子裝置u6 = 一元件之間的連接點。 衣Γ 再參考圖1 ’陶蓋114由—種與用於RF基體1〇6與/或封 的 沈 基 體 上 外 導 次 - ' - * ---i~ - —1 n I n I !. (請先閲讀背面之注意事項再填寫本頁) 訂 --------- -10 木紙張尺度適用中而家標準(CNS) Α4規格 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) Γίί體11G相同或類似的材料製成。第三連接裝置，非 導電聚合物黏膠如環氣谢旰彳^ 非 , 衣乳樹^112則以窗框方式固定於陶蓋 的底邵以便將陶蓋〖丨4接到封 较j對閉銥基體11 0。或者第三連 =疋：！閉玻璃’可以在陶蓋"4的底部或上 邵皇上一種減少空洞共振的材料。 2100能在極小損失下收發信號並使用極少的導電盘 料，封裝也不必使用條形傳送到陶論的線路，封 二:二於單一材料的合併，而是能使用各種材料如 導㈣與介電氣，以產生適於高頻電子裝置的封裝。 藉由使用極小的導電材料而滿足適 :置微電子封裝的需求。第一，封裝滿足以下結構的需 f如抵抗：熱，機械振動，澄度，鹽分，搖動，加速並具 或許更f要的是龍提供了_。封裝也滿足 …电乳需求包括低寄生效應（即電感與電容），極小的不 連續感抗，低溢散損失，以及與四週裝置和 互動。 / 為了符合高頻饋人的需求，需要在封裝之外的裝置中作 f阻抗匹配低損失f連。如此即可不必調整裝置或調整的 極小以得到最佳性能。為了得到此需求封装必須於操作頻 帶上具有低氣插入損失（小於0.02 f(GHZ)dB)與高返回損 失（大於15 dB)。為了符合高頻饋人的需求，馈人結構應 、需^平面，以提供所有介面中電場與磁場的良好匹配，且 沿著信號路徑具有極小數目的變換，在接地路徑中具有極 ^數目的不連續，具有極小的饋入長度（但其長度足以減 11 - 本Λ張尺度適用中國國家標準（CNS ) A4規格（训/抓公董） iJJ -iJ—· I - -cl m In ...—衣-— - -r---1 f請先閎讀背面之注意事項再填寫本頁) --訂-- »m fu · 經濟部十央標準局員工消費合作社印製 、發明説明（9 ) 少不連續之間的互動），及具有極小的接地電感。 身用上，馈入結構用微條的平面變換媒體至條線至微條 組成。微條傳送線由地面上的金屬導體組成，並由介電材 料分開。已知微條導體至低氣接地導體的位置和寬度，及 地面電氣長度，可決定特性阻抗。一條線傳送線由2個地 面之間的金屬導體组成，並由介電材料分開。饋入中的條 線區域由以下2種方式建構：i.將饋入插入金愚殼的孔， 在平面導體之上或之下產生一接地環境，2.用垂直金屬橋 與/或外部金屬而將導體上的金屬接到導體下的金屬。條 泉導體至上與下接地導體的位置和寬度，及地面電氣長 度，可決定特性阻抗。微條接點位置至地面的寬度決定其 特性阻抗。 封裝中的空洞（如由底座102，RF基體106 ,封閉環基 體1 1 0與蓋1 1 4形成）必須在不降低其性能下包著電子裝 置，且必須應付高頻饋入與D c _線。空洞的設計應該去除 波導模式傳播與空洞共振。在先前使用金屬封裝或使用具 有金屬牆與蓋的多層陶封裝的方式中，蓋114的接地是個 問碭，因為接地的蓋會改善饋入之間的絕緣以及使裝置不 受任何裱境影響。本發明的封裝空洞於設計上使得導引 T E ] 〇波導模式截止頻率大於極大的操作頻率。若達不到這 種情況，則可能是能量射入封裝中，其係由TEM模式摧帶 而耦合TE t 〇模式或任何其它由空洞支援的模式。在高頻 時，此模式變換影響封裝中的插入損失比饋入中的溢散損 失或阻抗不匹配更大。空洞大小不支援波導模式額外改善 I - - ΐ — m -si SI 1..... - ^m I (請先閲讀背面之注意事項再填寫本頁)
、1T .Hu -12- 五、發明説明（ A7 B7 饋入之間的絕緣並防止過度的模式傳播。 如圖3所示，封裝空洞3〇2能當成η平介電板載結構3 〇〇 來使’其中電磁波在ζ _方向傳播。空洞中的導引波導模式 可以是準ΤΕ1()或LSMu(縱剖面磁性），這是依介電常數 與波導大小而定。 如圖4所不，準_ TE ! 〇與]L s M ^ !情況下的截止頻率（標號 fed)，係垂直於在空的長方形波導中的TE 1 〇模式截止 (fc = c/2W，W是X-度空間），這是由以下公式決定： fed ^ ~ ⑴ I1好: (請先閲讀背面之注意事項再填寫本頁) -昏. 經濟部中央襟準局員工消費合作衽印製 如圖3所不，在公式1中h , Η與er分別是基體厚度，蓋子 高度，與基體介電常數。 為了壓制波導截止模式，W/H要小於〇 5而h/H要小於 ο·ι。至於較重的封裝負載方面，則ΤΕι〇模式成為支配因 素，使得觀察到的截止頻率大為減少◊因此空洞與饋入設 計時必須很小心以避免產生這些模式。 若波導大小H<W<L，最低階的共振模式是LSMiii或 te1g1。這種大小的電場平面與x_y平面平行’而且最大 ，，中.心，而以正弦波的方式在波導的牆上減為〇。磁場 線疋平仃於x_z平面的封閉曲線，而磁場強度在牆上是極 大而在波導中心是極小。此配置的共振頻率由以下公式 得知：(2) fr 其中W的單位是公式分而f。是GH: -13-
訂 I I · 五、發明説明（n ) 由公式2可知最低氣共振頻率發生於大很多時，而 且可以由導幻模式中的截止頻率求出。共振也發生於當最 大尺寸等於半波導的波長時。 由圖^與6中可知，本發明高頻封裝咖的馈入的結果是 在上述高頻饋入的要求之中。 圖5說明本發明封裝1〇〇的電氣傳送損失的測量與模型 結果，其顯示該損失係是頻率函數。圖5也顯示封裝的ς 一饋入的模型或預測結果。第—曲線500與第二曲線 5 02 (分別如X與方塊所示）分別是封裝1〇〇的測量與模型結 果。測量由以下製成，即2個封裝饋入，2個帶狀鍵，―‘ 裝在由RF基體.106形成的空洞區域中的微條傳送線，封閉 環基體ho，與跨過該空洞全長度的陶蓋114等组成以連 接2個饋入。產生一電氣模式以表示所有的實體元件，並 調整模型以得到一測量回應，以分析重要的個別元件。在 圖5的例子中，分析微條，帶狀鍵，而饋入則單獨分析。 第二曲線5 0 4 (如菱形所示）表示獨立饋入的模型結果。這 種稱為去嵌入的方法常用於電子業。 經濟部中央標準局員工消費合作社印製 圖6顯示信號從一媒體傳播到另一媒體時它的反射損失 量。圖5中，第一曲線600與第二曲線602(分別如又與方 塊所示）分別是封裝丨〇 〇的測量與模型結果。第三曲緣 6〇4(如菱形所示）實單一饋入的模型結果。 製造程序-第一具體實例 本發明之另一特徵是指一種組裝一微電子封裝的程序， 該程序包括以下步驟：幕印刷一導電膠；乾燥與燃燒續導 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五 、發明説明（ 12 電膠’·蝕刻以進一步界定導電膠中的導電路徑圖案；於 RF基體上表面幕印刷第—封閉玻璃；乾燥與使其光滑第 一封閉玻冑層；於RF基體下表面幕印刷第二封閉玻璃； 乾，與使其光滑第二封閉玻璃層；將^基體組裝至陶封 閉％基體，及將底座上表面接到RF基體下表面。 訂 程序開始前，要選擇!^基體1G6，陶封閉環基體】㈣ 陶蓋U4的完全燃燒的（硬化）陶。最好是選擇各元件的相 同陶。至於底座102 ’若它是由陶製成，則對於其它元件 也可以作相同的全燃燒陶選擇，或是若與RF基體相容則 可以是不同的陶材料，惟具有較佳的電氣或熱的特性。任 基體都可以是含有各種不同成分（如96%，996%)的 二氧化二鋁（八丨2〇3)，氧化鈹（BeO)，鈦酸鋇（BaTi〇3), 入二氧化梦（si〇2)，或銘氮化物（A1N)，而選擇的材料 要符合要组裝的產品的特別要求。例如氧化鈹與鋁氮化物 適用於高功率，熱溢散的應用 可以向陶性材料廠商購買完全燃燒的（硬化）陶，買來的 全燃燒陶基體一般是一英吋到45英吋的模板，並可根據 要组裝的產品與基望的產品量而選擇大小。 經濟部中央標準局員工消費合作社印製 RF基體106最好是96%的純鋁，是依以下方式製造：用 適於電子元件的清潔劑將R F基體作超音波清洗然後用去 離子水洗淨，接著加熱以燒去清潔劑中的任何雜質，最好 用亞可諾潔劑，但熟於此技術者也了解其它清潔劑也可使 用。 接著將導電膠幕印刷於RF基體106的上表面，第一種界 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ 297公釐 經濟部中央標準局員工消費合作社印製 A7 ____________Β7 五、發明説明（13 ) 定導電軌跡的方法是提供一種初步的導電圖案，其遠大於 ^電圖案122的期望最後大小。熟於此技術者將可了解的 疋也可用薄膜技術來沈積導電圖案。以下所述的照相石刻 /蝕刻順序也接著用於界定導電軌跡的最後大小。第二種 可能方法是用一種提供導電圖案丨22真實最後大小的幕來 幕印刷該導電膠，若選擇第二方法，則不必蝕刻步驟。 當導電膠印在基體上之後，它就乾了。接著根據導電膠 咸商提供的規格而將RF基體1〇6燃燒。 關於界疋導電圖案122的第一方法，形成初步導電圖案 的方法是使用業界常用的厚膜幕印刷技術，依應用以及使 用導體的種型而決定是否要期望重覆印刷順序至少一次以 待到較大的厚度與在一致的材料密度，而各印刷步驟之後 是乾燥與燃燒步驟。燃燒溫度，時間與條件是依使用的導 電材料種型而定，這可以由導電膠廠商提供適合的參數。 較佳地，本發明的印刷’乾燥與燃燒步驟要執行2次，第 二種界定導電圖案1 2 2的方法需要於導電膠印刷到RF基體 中之後作類似的處理。 可使用許多導電膠，而這種膠的選擇是依製造的產品而 疋’ /牛多膠是金與破璃的合成，而不同的成分則提供各種 封閉，線結合性，可焊性，可蝕刻性，及黏著。其它可能 的膠包括銀與銅，選擇期望產品品質的適當膠則屬於業者 的範圍。惟較佳地，本發明使用一種可蝕刻金導體，也依 此來說明較佳具體實例。 當一初步導電圖案置於尺？基體上而該圖案的尺寸大 -16- 本紙張尺度適财® H家標準（CNS ) Α4規格（21GX297公釐） (請先閲讀背面之注意事項再填寫本頁)
發明説明（ 的取後尺寸，則用照相石刻程序來更準確的定義導 體的大小，此後再執行姓刻以去除過多的導電材料。此定 型步驟在該程序之後己在薄職界著名，其中將一光阻 (PR)制在或塗在初步導電圖案表面上。將心曝曝於紫 外線光，且由帶有期望圖案的罩幕來調變，而未曝曬的 PR則用顯影劑洗去，下要蚀刻曝曬的區域。用於金 導體㈣刻落液是卸埃與琪的混合物。银刻後即將心去 除，而執行-洗淨/燃燒步驟以燒去蚀刻步驟後留下的任 何化學或有機物。用此技術來定義導電軌跡ΐ22的最後大 小，以確保所有的導體大小，包括厚度都是一致且在可靠 操作的期望裕度内。 經濟部中央標準局員工消費合作社印製 - 一 - 1 K I -n n Jn I— In III 衣 m HI . (請先閱讀背面之注意事項再填寫本頁) 洗淨/燃燒步驟㈣將封閉破璃幕印刷於❹基體上表面 以形成第二連接裝置108，注意，封閉玻璃可以沈積於封 閉環基體與RF基體上或是其中之—。料閉玻璃要沈積 於RF基體之上，則可以將它定型到大致與封閉環基體ιι〇 的大小匹配’該基體110具有一個比RF基體大的空洞·因 此封閉玻璃不會完全遮蓋RF基體上表面，惟它可延伸以 部分遮蓋導電軌跡i22以強化_些應用時金屬的強度。可 以作多重封閉玻璃的印刷以得到期望的總厚度，而較佳具 體實例則包含3個這種印刷步騾。各印刷步驟後即將封閉 玻璃膠乾燥與使其光滑。因為RF基體1〇6也加入底座 1〇2，因此若底座是陶則可將封閉玻璃印刷到尺1?基體下表 面。如上所述，依底座102選擇的材料而決定是否要將rf 基體1 0 6的底侧金屬化或是將—層封閉玻璃施敷於其上。 17- 五、發明説明（ 15 經 濟 部 中 標 準 員 工 消 費 合 作 社 印 製 選擇的使其光滑溫度要夠高以燒去玻璃中的揮發材料 (有機）疋不⑮南到使基體上的導體炫化或流動。該溫 度依使用的材料類型而定，而由玻璃製造商提供適當的溫 度範園。因為不同烤爐類型之間的變化而必須作溫度的梢 微調整。這種調整是屬於技術範圍。封閉玻璃的選擇則由 製造產品的類型而定。本發明的一種重要功能是選擇的封 閉玻瑪要具有熱脹係數（CTE)與介電常數，以儘可能的匹 配CTE與選擇用於該基體的陶的介電常數。cm的匹配 可消除多層結構的各層之間的微分熱應力。 在與RF基體1 〇6的製造分開之下來製造陶封閉環基體 1 1 0至於RF基fg，則選擇的陶材料要完全燃燒因此己硬 化了’而較佳的陶是96%的純銘。陶與選擇用於RF基體 的相同，在較佳具體實例中’將封閉環基體切下以便在其 中。產生工洞124。此匹配-般由使用⑶之雷射的雷射去 除來執4丁 ’而JL是工業標$的機械製造技術。其它可使用 的機械製造技術是超音波或割線。也可使用其它類型的 射。切入封閉環的空洞大於要切人以基體的對應空洞 如圖中所示。最後的陶封閉環基體則接著機械式去模以 除任何'留在基體上的雷射渣。 去除田射渣（右·需要）後，封閉環基體i丨〇則用清潔劑， 最好是亞可諾清潔劑，將封閉環基體11〇作超音波清洗然 後燃燒以去燒去清潔劑中的雜質。 如上所述因為第二連接裝置1〇8可藉由將封閉玻璃沈 於RF基體與封閉環基體上或沈積於其中之一而形成， 訂 雷
I 去 積 因 -18- 本紙張尺度適用中標準（CNS ) M規格（210X297^7 經濟部中央標準局員工消費合作社印製 A7 _________ B7 五、發明説明（16 ) 一 —^ s~-— 此僅若封閉玻璃沈積於封閉環的底部則執行以下步驟。 將一層封閉玻璃施敷於封閉環基體的底部，至於美 體106，則封閉玻璃層的應用需要幕印刷，乾燥與使其$ 滑’此步驟可執行多次，這是依使用的材料而定以得到 望的厚度。 ' 製造RF基體1 〇 6與封閉玻璃基體丨丨0時，將這2個基體 次組裝時需要數個步驟。第一將基體丨〇 6 ,丨丨〇對齊、匹 配以便作正確組裝，接著燃燒該次組裝，此時可以稱重或 夾在一起以提升正確的層狀並且在2個基體之間封閉。燃 燒後可期望檢查封閉的封閉。清潔並檢查次組裝接著用雷 射作機械加工以便在RF基體1〇6中產生中心空洞12〇，此 後再檢查然後將雷射渣刮掉。 第二，用適當的清潔劑作超音波清洗以去除任何油脂並 用去離子水洗淨，接著將次組裝燃燒以燒去清潔劑留下的 任何雜質。 第二，將導電膠施敷於次組裝的底部（即RF基體丨〇 6的 下表面），並接著如上所述的乾燥與燃燒該第二印刷導電 膠。再重覆一次’較佳的導電膠是金膠，並可以執行印刷 •乾燥方向步驟數次以完成期望的厚度。施敷.導電膠之 後’將次組裝鋸下’亦即各獨立次組裝與模板是分開的。 70成次組裝後’即執行封裝的最後組裝，必須先選擇適 田的底座，在較佳具體實例中，底座是由銅爲合金，可法 合金或其它適當的合金製成。於最後組裝前在次组裝上作 封閉檢查’並依需要作清洗。將底座1 〇 2接到次组裝前， -19-
本紙張又ϊϋ中國國家橾準(CNS》A4· ( 210-^^J - ' - - \)·, ! ~ !ί I I I 广 '。裝 (請先閲讀背面之注意事項再填寫本瓦) 訂
經濟部中央標準局員工消費合作社印製
基體下表面磨光以準備將次組裝作烊接。依使用的 私料種類而決疋準備技術。這些技術會影響烊料流動量， 1碉f生與組裝的目測品質。接著將底座i 〇 2與次組裝用 ^中的連接|置1()4將它們裝在—起’並將該裝好的組裝 ::燒。燃燒後作最後的封閉檢查，用丙酮或其它清潔劑清 /以去除設脂與其它雜f，並在樣本封裝上作電氣測試。 芫成封裝後即用業界熟知的模接技術將要於其中作封裝 的微電子電路連接。接著用非導電聚合物黏膠1 1 2如環氧 樹脂或是封閉玻璃將陶蓋接到封閉環11〇的上部，該封閉 破璃可以在夠低氣溫度作燃燒與使其光滑以避免破壞微電 子電路。使用非導電聚合物黏膠112的程序包含將聚合物 幕印刷到蓋1 1 4的底部，接著預烘烤蓋〖丨4以部分地製成 黏膠。一旦微電子電路裝在封裝中，則將蓋1 1 4與陶封閉 環110對齊，然後夹定位，此後在夠低氣溫度執行最後加 工以避免破壞微電子電路。 代具體實例 現在參考圖7，其中顯示本發明之第一替代具體實例， 且由參考數字700表示。 如圖7的具體實例所示，本發明包括：一底座1〇2，連 接裝置104，導電軌跡122定型於其上的RF基體1〇6，第 二連接裝置108，與封閉蓋126。封裝700與上述的封裝 1 〇〇相同是當成高頻（即20 GHz以上）裝置與元件的電子 互連破使用’此封裝7 〇 〇的詳情如以下所述。 底座102有多種用途，包含提供封裝1〇〇的機械安裝在 , 1 衣----- (請先閲讀背面之注意事項再填寫本頁) n n ^ n I n n n 1( -20- 發明説明（
W 訂 %路板或載體上，用於封裝中的微電子裝置與其它電氣元 件116的熱與電氣安裝，及一接地參考，作高頻導體122 與其它信號軌跡的互連使用。如使文所述，底座1〇2可以 從數種不同材料之一製造出來，第一，底座可以是一種導 電金屬如可法，英法，銅，銅鎮合金，銅鉬合金，鉬。各 金屬的優點如電氣與熱的傳導，結構強度，熱脹係數低， 與電板導體相容（例如鎳，銀，銀鉑合金，銀鈀合金，黃 金），除了述的金屬外，底座1〇2也可由數種低擴張的鐵鎳 σ金製成其具有42-52 %的鎳含量，.其它部分則是鐵， 例如有一種稱為合金4 6的這種合金，其由4 6 %鎳與其它大 部刀疋鐵的合金組成，有數家這種合金讲應商如紐澤西州 的奥克蘭國家電子合金公司。有關合金46的冶金性質規則 可參考美國測試法協會（八8了^1)的公告1?3〇號。合金46是 低成本封裝700的主要材料，適於低功率裝置，其中熱散 溢並不重要，這些金屬的選擇僅係舉例，—般熟於此_ 者將可了解的是其它金屬也可當成底座1〇2使用。 、底座102也能由陶材料製成，其與封裝7〇〇中使用的其 它材料相容。惟使用這種陶底座需要某種施敷於某些區域 的金屬化，如裝置包裝’接地時的模子連接區域，或是底 座底部以便將封裝7〇〇接到電路板或載體。這種陶材 料的例子如銘氧化物，銘氫化物，鋇氧化物，福斯鐵，可 迪鐵’磁英，硬接，或其它陶，其中部分成分可以當 成封裝材料來使用。本文未述的其它陶材料，如能得提供 可接受的電氣與物理特性，則熟於此技術者也可使用。 -21 本紙張凡度適财gT國家標準（CNS )八4祕（公f A7
請 閲 讀 背 面 i 事 項 再 填 寫 本 頁 訂
五、發明説明（2〇 ) A7 B7 經濟部中央標準局員工消費合作社印製 RF基體106由陶材料如上述底座1〇2所述的陶材料之一 所製成。此外RF基體106也可依電氣需求而從數種其它的 介電材料如玻璃’底成本電子級陶，與數種塑膠品等製 成。尤其是適於RF基體106的玻璃介電材料包括蘇打石灰 (浮動或燈 >包）’銘珍酸鹽’硼珍酸鹽（低電氣損失），與 99.5%的矽土，此外，塑膠介電材料可以是填充的或未填 充的。填充物可以是一種玻璃墊的形式（例如G丨〇印刷電 路板材料）。此外上述的陶可以當成粉末形式使用如塑中 的非結晶填充物。塑膠包括電氣應用中常用的任一種，如 環氧樹脂製模複合物與熱設定製模複合物。這種塑膠的特 定選擇如尼龍，樹脂，新拉克，酚，聚硫化物，聚乙烯 胺，與液晶塑膠。惟值得一提的是熟於此技術者將可了解 的是也可使用任何塑膠只要其能提供可接受的電氣與物理 性質。 RF基體1 06之中切出一塊空洞區域J 2〇，當接到底座 102，RF基體與底座即一起提供裝在底座上的裝置116 平面互連。此外RF基體106有數個沈積於其表面的導電 案122 ’沈積於RF基體上的導電圖案122具有一特定形 其設計成從導體的一端至另一端的一致特性阻抗。藉由 亞 的 圖 狀 ...使 用各種電氣模型與模擬軟體工具以及藉由實驗而完成它。 如上述連接裝置104所述，依底座1〇2選擇的材料而決定 RF基體下表面將金屬施敷在其中以便將基體接到底 座。 第一替代具體實例的第二連接裝置108是一種沈積於rf (請先閎讀背面之注意事項再填寫本頁) --!-----訂------------ -23- 發明説明（ 21 A7 B7 經濟部中央標準局員工消費合作衽印製 基體106與封閉蓋126上的環氧樹脂，若除部分要沈積於 RF基體上的RF基體上，則沈積krf基體上的除部分的大 小會大致與封閉蓋匹配。 封閉蓋丨26可以從一種材料製成，該材料與用krf基於 1〇6上的材料相同或類⑽，尤其是封閉蓋126可以從數種 介電材料製成包肖：玻璃，低成本電子級陶，肖數種塑膠 品。尤其是適於RF基體的玻璃介電材料包括蘇打石灰（浮 動或燈泡），鋁矽酸鹽，硼矽酸鹽（.低電氣損失），與 99·5%的矽土，此外，塑膠介電材料可以是填充的或未填 无的。填充物可以是一種玻璃墊的形式（例如Gi〇印刷電 路板材料）。此外上述的陶可以當成粉㈣式使用如塑膠 中的非結晶填充物。塑膠包括電氣應用中常用的任一種， 如環氧樹脂製模複合物與熱設定製模複合物。這種塑膠 特疋選擇如尼龍，樹脂，新拉克，酚，聚硫化物，聚乙 亞胺，與液晶塑膠。惟值得一提的是熟於此技術者將可』 解的是也可使用任何的塑膠只要其能提供可接受的電氣與 物理性質。 、八 如第二連接裝置108中所述，若封閉玻璃要沈積於封 蓋126上，則將其施敷於封閉蓋的底部，而當熔arf基 層或熔入沈積於RF基體層上的玻璃時，即在汉卩基體^ 與封閉蓋126之間產生封閉。為了得到正確的封閉與封 蓋和RF基體的層狀，當藉由燃燒封閉破璃而將2個表面 起熔合時，即可以稱重量。 封閉蓋1 2 6的外圍大小與圖i的種處理現基體丨丨〇相同 的 烯 了 閉 體 06 閉 --.-----I--ο裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 -24- f紙張尺^用中國國家標準（CNS ) Α4· ( 210X 297公釐）_ 22 五、發明説明（ 露封裝7。。外侧上各導體122的一部分。如圖 雨子W基料體1 22的這些暴露部分#成封裝内 % 6與位於封裝700外的次一元件的連接來 2。如圖8B所示，相蓋126和—室128 一起形成‘，其直 k比形成万'RF基體中的空洞大，這允許將封閉蓋直接置 入RF基體上表面並頂靠著，而同時允許各導體122的一部 分在室128中暴露。 ，根據本發明第—替代具體實例而組裝-微電子封裝的程 序包括以下步驟：KRF基體1〇6上幕印刷一導電路徑I〕〗 圖案；於底座102上幕印刷第一連接裝置1〇4 ;及將底座 的上表面接到RF基體的下表面。 _ 經濟部中央標準局員工消費合作社印裝 第一替代具體實例的組裝程序開始前，要選擇RF基體 1 0 6的材料。若RJ7基體由陶材料製成，則可以是磁完全燃 燒的陶，其與其它元件所選用的相同。任一陶基體都可以 是含有各種不同成分（如9 6 %，9 9.6 %)的三氧化二鋁 (ai2o3)，氧化鈹（Be0)，鈦酸鋇（BaTi〇3)，熔入二氧化 矽（Si〇2)，或鋁氮化物，而選擇的材料要符合要組 裝的產品的特別要求，而這屬於技術範園。例如氧化鈹與 紹氮化物適用於高功率，熱溢散的應用。 除了陶外，RF基體也可依電氣需求而從數種其它的介 電材料如玻璃’低成本電子級陶，與數種塑膠品等製成。 這些方向材料包括蘇打石灰（浮動或燈泡），鋁矽酸鹽，爛 碎酸鹽），與填充或未填充塑膠包括：尼龍，樹脂，新拉 克’酚，聚硫化物，聚乙烯亞胺，與液晶塑膠。 -25 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（ 23 A7 B7 經濟部中央標準局員工消費合作社印製 莖JUH -第一替代具體會例 一替代的RF基體106是依以下方式製造：用適於電子元 件的清潔劑將RF基體作超音波清洗然後用去離子水洗 淨，接著加熱以燒去清潔劑中的任何雜質’最好用亞可諾 清潔劑，但熟於此技者也了解其它清潔劑也可使用。 接著將導電軌跡圖案形成於RF基體1〇6的上表面，即各 種方法來形成這種導電圖案。一種界定導電軌跡的方法是 用厚膜幕印刷技術來幕印刷初步導電圖案。此圖案遠大於 導電圖案1 2 2的期望最後大小。依應用與使用的導體來期 望重覆這種印刷序列至少一次以得到印刷材料之較大厚度 與更一致的签度，而各印刷步驟後則是乾燥與燃燒步驟。 當一初步導電圖案置於RF基體1〇6上而該圖案的尺寸大 於期望的取後尺寸’則用照相石刻程序來更準確的定義導 體的大小，此後再執行蝕刻以去除過多的導電材料。此定 型步驟在該程序之後已在薄膜業界著名，其中將一光阻 (PR)層灑在或塗在初步導電圖案表面上。將PR曝曬於紫 外線光’且由帶有期望圖案的罩幕來調變，而未曝曬的 P R則用顯影劑洗去，而留下要|虫刻曝曬的區域。接著將 RF基體浸於蚀刻溶液以便|虫刻。用於金導體的.此姓刻溶 液是卸破與破的混合物。蚀刻後即將p r去除，而執行— 洗淨/燃燒步驟以燒去蝕刻步驟後留下的任何化學或有機 物。用此技術來定義導電軌跡122的最後大小，以確保所 有的導體大小，包括厚度都是一致且在可靠操作的期望裕 度内。 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝-----
、1T ----_ A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（24 ) 另一種界定導電軌跡的可能方法是用一幕來幕印刷導電 膠丨以提供導電圖案122的最後大小。此法不必使用蝕^ 程序。導電膠印刷於基體後即乾燥了。接著根據導電膠製 造商提供的規格將RF基體i 〇 6燃後。 另一種當選擇了 RF基體的陶時界定導電軌跡的可能方 法是直接將金屬膜施敷於陶表面上”例如銅膜可以藉由— 種稱為直接黏合銅的程序而直接將銅膜黏在礬磁或其它陶 上。將銅膜黏合在陶後，即可如上所述用照相石刻/蝕刻 順序將銅膜蝕刻以界定導電軌跡的最後大小。 另一種界定導電軌跡的可能方法，特別適用於低成本封 裝，尚要實施印刷線路板工業的方法，此法將聚合物厚膜 印刷於基體上。使用此方.法即可能應用一種填充的聚合物 ^體材料，而非礬磁陶。這允許許多RF基體同時從單一 聚合物板形成。這些基體接著用導電圖案來印刷與/或蝕 刻以便於後對分離到單一RF基體。為了建立一個夠厚的 導也，印刷於聚合物基體上的厚膜可以用電板或無電板技 術而重覆。例如一種大量使用的方法是將銀聚合物厚膜印 刷於聚合物基體上，接著鍍鎳，再鍍金。 ^接著將第二連接裝置1〇8幕印刷於RF基體上表面，回想 第替代具體實例中的第二連接裝置1 〇 8，其中非導電聚 合物黏膠如環氧樹脂组成。注意，環氧樹脂可沈積於封閉 a與RF基上或是沈積於其中之一。若環氧樹脂沈積於 基體上部，則其大致匹配封閉蓋126的大小，而且可以 作多次環氧樹脂印刷以得到期望的總厚度。 {請先閱讀背面之注意事項再填寫本kc
-27-
經濟部中央標準局員工消費合作社印製 A7 ___________ —__B7 五、發明説明（25 ) 封閉蓋126的製造是與RF基體1〇6的製造分開的，如上 所述，封閉蓋可以從數種介電材料中製造，包括蘇打石灰 (牙動或燈泡）’鋁矽酸鹽，硼矽酸鹽（低電氣損失），與 99.5%的碎土 ’此外，塑膠介電材料可以是填充的或未填 无的。填充物可以是一種玻璃墊的形式(例如Gi〇印刷電 路板材料）。此外上述的陶可以當成粉末形式使用如塑膠 中的非結晶填充物。塑膠包括電氣應用中常用的任一種， 如環氧樹脂製模複合物與熱設定製模複合物。這種塑膠的 特定選擇如尼龍，樹脂，新拉克，&、，聚硫化物，聚^缔 亞胺，與液晶塑膠。惟值得一提的是熟於此技術者將可了 解的是也可使用任何的塑膠只要其能提供可接受的電氣與 物理性質。 ' 芫成基體後，即執行封裝的最後组裝，先從上述材料中 選擇一適當的底座102，在第一替代具體實例中底座1〇2 是由合金5 2製成，最後組裝前則在次组裝上執行封閉檢 查；並依需要而作清洗與燃燒。將底座1 〇2接到RF基體 10ό底部前，可以將RF基體下表面滑光以方便連接。製備 技術則依使用的底座材料種類而定。 接著用其中的連接裝置1 〇4將底座1 〇 2與RF基體1 〇 6接 在一起，即第一替代具體實例的連接裝置丨04是有機黏 膠，這種黏膠或許是一種將RF基體1 〇 6接到底座1 〇 2的更 簡單方法，惟將可了解的是上述的任一種黏膠都可以操作 以使RF基體與底座102合在一起。 完成封裝後即用業界熟知的模接技術將要於其中作封裝 -28- 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） - ' ο、 1^1 „m e^n Jl -1—1 am ^ 」*Ran I (請先閲讀背面之注意事項再填寫本頁)
、1T 五 經濟部中央標準局員工消費合作社印製 發明説明（26 ) 的微電子電路連接。接著用非導電聚合 將封閉蓋120封閉到1^基|1&1()6 - > 口衣iU封脂 鉍私陬 I缸1 06的上郅，使用非導電聚人 物黏勝112的程序包本將奴眼莖< σ 却,.、— 斤匕σ將黏膠幕印刷到封閉蓋1 2 6的底 °接f預烘烤封閉蓋以部分地製一 踗举产1刀现表烕黏膠。一旦微電予電 ，在封裝700中，則將封閉蓋126與^基體1〇6對齊， 封閉蓋线位在基體的表面.，此後在夠低氣溫度執 仃取後加工以避免破壞微電子電路。 上述程序提供-種比習用程序序列.含有更多優點的方 ，，其中步驟數目減少達30%以上。此外使用的元件可以 疋廉價的材料，以使封裝更易於處理’而材料的需求更多 樣化。 里替代具體會例 在第一杈佳具體實例中，本發明的裝置如圖9中的數字 9〇〇所示。圖9中的裝置900具有數個從RF基體1〇6向外 f伸的引線1 3 0，這些引線由可法製成而在導體丨22的末 端接到基體。這種連接可以藉由焊接，合金焊接，或其它 業界適合的方法。惟值得一提的是熟於此技術者將可了解 的疋了使用多種引線合金包括鎳，鐵鎳，銅合金，只要其 能提供可接受的電氣與物理性質。 組裝本發明的第二替代具體實施例之過程減化第一替代 具體實施例之製程。但是在將RF基質1〇6接至基座102以 後’其聯合被載入於一引線可撓架上。此引線可撓架可維 持RF基質106與引線130間的特殊定位，而幫助引線13〇 連接至導體122的端部上。 -29 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐）
——-----訂--------4¾ (請先閲讀背面之注意事項#填寫本耳」
發明説明（ 封基體後，即用業界熟知的模接技術將要 封裝在其中的微電子電路連接，接著如第—替代具 歹1用非導電聚合物黏膠如環氧樹脂 到RF基體1()6的上表面。 ^126^ 於此技術者將可了解的是只要不偏離本發明之精神盘 範圍’可對本發明之裝置與程序作各種修正及變化。因此 本發明（目的在涵蓋本發明之這些修正與變化，只要其在 附屬之申請專利範圍及其等效者之内。 , -.I Jui _ - n ^/r I _ (請先閲讀背面之注意事項再填寫本1·} 訂
經濟部中夬標準局員工消費合作社印製 -30- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 l -種料高頻電子裝置之微電子封裝，包含： :辰座，具有—上部與一底部，至少部分該底座 電性； ’具有第—空洞及沈積於該RF基體表面之 複數個導電圖案； :::接裝置，將該RF基體接至該底座之該上部； ::有：室之封閉蓋，該宣大於該第-空洞； 達：β 裝置’將眾封閉蓋接至該RF基體，該第二 連接係非導電性； 單座當成單一接地平面使用’而該封閉蓋與該 單接地平面係電氣絕緣。 2·根據申請專利範圍第丨 -導電金屬。 *予封裝，其中底座包含 3.=申請專利範圍第】項之微電予封裝，其中底座包各 -陶性材料而該底座之該上部係部分金屬化。. - Ία:範圍第1項之微電子封裳，其中底座包含 5 底座之該上部係部分金屬化。 5.根據申請專利範圍第}項之 合金-46。 "子封裳’其中底座包含 6·根據申請專利範圍第〗項之微 裝置包含-金屬銲接材料。子封裳’其中第一連接 7·=申請專利範圍第！項之微電子封装，其 裝置包含一有機黏膠。 接 8·根㈣請專利範園第Μ之微電子封裳，其中第一連接 -31 - (请先閲绩背面之注意事項异填寫本頁) — — I.--U----o^ — •I—ΐτ---------------------- 紙張尺度適用尹國囷家椟準（⑽）以驗（2獻撕公着）
    申請專利範圍 經濟部中央模隼局ec工消費合作衽印製 裝置包含一玻璃材料。 9· 2據中請專利範圍第η之微電子封裝，其中rf基踢且 -上表面及-底表面，該上表面接至封H = 孩複數個導電圖案沈積於RF基體之該上表面 /、肀 瓜根據申請專利範圍第9項之微電子封其^ 、 =使得沈積於RF|體之該上表面之複數個導電 刀暴露。 木' U·根據申請專利範圍第β之微電子封裝，其 陶性材料製成。 ’塌1 12·根據申請專利範圍第1項之微電子 塑膠材料製成。’其中封閉蓋 13·根據申請專利範圍第i項之微電子 U策，其中第一·彳鱼姐 裝置包含至少第-玻璃材料與第二破璃材料，該接 2材料施敷於RF_ ’而㈣：麵材料施敷於封 14.根據申請專利範圍第1項之微電予封裝 裝置係一非導電性聚合物黏膠。 15-根據申請專利範圍第！項之微電子姆裝 •陶製成。 16·根據申請專利範圍第1項之微電子斜裳 破璃材料製成。 17·根據申請專利範圍第1項之微電予封裳 塑膠材料製成。 18·根據申請專利範圍第i 7項之微電子电卞封裝，其中該塑 部 由 由 玻 閉 其中第二連接 其中RF基體由 其中RF基體由 其中RF基體# 膠幸 — I.---„----G裝！ (請先閲讀背面之注意事項再填窝本頁) -訂' -32- ( CNS ) A4^ (21 OX297公釐） 六、申請專利範圍 料係填充式。 19. = ί申明專利範園第1項之微電子封裝，更包含複數個 、，电引’泉各該引線電氣接至沈積於該RF基體表面之各 〆導电圖案上’其中各該引線從該封裝延伸出去以接至 另一電氣裝置。 20. -種组裝-微電予封裝之程序，以保持一積體電路，該 封裝〃有底座與一 RF基體，各該底座與.RF基體具 有一上表面與一下表面，該程序包含： 於該RF基體之該上表面上形成一導電圖案； 於孩!^基體中切出一空洞，該空洞係大於該積體電路； 於該RF基體之該下表面上印刷一導電層； 連接孩底座之上表面至該111?基體之該下表面以形成 一組裝；及 ’ 燃燒該組裝。 21. 根據中請專利範圍第2()項之程序，其中連接該底座之該 上表：面至該RF基體之該下表面之步驟包含： 交替施敷一黏性材料至該底座之該上表面，或至該 RF基體之該下表面；及 將該底座之該上表面與該&!^基體之該下表面鄰接。 22. 根據申請專利範圍第21項之程序，其中從具有部分金屬 化之陶性材料中形成底座，而其中黏性材料包含熔在一 起之第Γ封閉玻璃與第二射閉玻璃，該第一封閉玻璃係 施敷於該底座之上部，而該第二封閉玻璃係施敷於該rf 基體之底部。 -33- 本紙張尺度適用中國國家標準（_CNS ) A4規格（210X297.公釐） ABCD 400590 六、申請專利範圍 23. 根據申請專利範圍第2 1項之程序，其中黏性材料包含一 有機黏膠。 (請先閎讀背面之注意事項再填寫本瓦) 24. 根據申請專利範圍第20項之程序，其中形成一導電圖案 之步驟包含於該RF基體之該上表面上幕印刷一導電膠。 25. 根據申請專利範園第2 4項之程序，其中印刷一定圖案之 步驟更包含： 於該導電圖案之選取部分上形成光阻之保護罩幕；及 蝕刻以去除該導電圖案之未選取部分。 26. 根據申請專利範園第2 0項之程序，更包含用一非導電封 閉裝置將封閉蓋接至該RF基體之該上表面。 27. 根據申請專利範圍第2 6項之程序，該非導電封閉裝置包 含印刷之環氧樹脂。 28. —種適於高頻電子裝置之微電子封裝，包含： 一底座，具有一上部與一底部，至少部分該底座係電 氣導電性，其中該底座當成單一接地平面使用.； 一第一黏性_層，形成於該底座之.該上表面； 經濟部中央標準局員工消費合作社印袋 一 RF基體，該RF基體具有一上表面，一下表面，一 外圍，與一第一空洞，其在該上表面與該下表面之間延 伸，其中該第一黏性層使該RF基體之該下表面頂靠著該 底座之該上表面； 沈積於該RF基體之上表面之複數個導電圖案，各該 導電圖案從該第一空洞建立一電氣通路至該RF基體之該 外圍； 形成於該RF基體之該上表面之第二黏性層，該第二 -34- 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） 400590 AS B8 C8 D8 六、申請專利範圍 黏性層係非導電；及 具有一室之封閉蓋，該封閉蓋之大小可包圍該RF基 體之該第一空洞，而其中該第二黏性層使該封閉蓋封閉 頂靠著該RF基體之該上表面，該封閉蓋與該單一接地平 面係電氣絕緣。 29.根據申請專利範圍第28項之微電子封裝，更包含複數個 導電引線，各該引線電氣接至沈積於該RF基體之該上表 面之各該導電圖案上，其中各該引線從該封裝延伸出去 以接至另一電氣裝置。 (請先閎讀背面之注意事頃再填寫本頁) 裝· 、1T 經濟部中央標隼局員工消費合作社印製 -35-本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）
TW086106049A 1996-05-14 1997-05-07 Microelectronics package TW400590B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/645,729 US5753972A (en) 1993-10-08 1996-05-14 Microelectronics package

Publications (1)

Publication Number Publication Date
TW400590B true TW400590B (en) 2000-08-01

Family

ID=24590231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086106049A TW400590B (en) 1996-05-14 1997-05-07 Microelectronics package

Country Status (6)

Country Link
US (1) US5753972A (zh)
EP (1) EP0902975A1 (zh)
JP (1) JP2000510287A (zh)
AU (1) AU2665597A (zh)
TW (1) TW400590B (zh)
WO (1) WO1997043787A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650053B (zh) * 2017-12-27 2019-02-01 菱生精密工業股份有限公司 基板結構及封裝模組

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172412B1 (en) * 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
FR2748156B1 (fr) * 1996-04-26 1998-08-07 Suisse Electronique Microtech Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
DE19735760A1 (de) * 1997-08-18 1999-02-25 Zeiss Carl Fa Lötverfahren für optische Materialien an Metallfassungen und gefaßte Baugruppen
AU1814999A (en) * 1997-12-15 1999-07-19 Stratedge Corporation Ceramic microelectronics package with co-planar waveguide feed-through
JP3820823B2 (ja) * 1999-12-02 2006-09-13 株式会社村田製作所 ケース基板の製造方法及び圧電共振部品
DE10010461A1 (de) * 2000-03-03 2001-09-13 Infineon Technologies Ag Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
US20030141589A1 (en) * 2000-10-03 2003-07-31 Hei, Inc. Encapsulated high-frequency electrical circuit
US6639305B2 (en) 2001-02-02 2003-10-28 Stratedge Corporation Single layer surface mount package
US6498551B1 (en) * 2001-08-20 2002-12-24 Xytrans, Inc. Millimeter wave module (MMW) for microwave monolithic integrated circuit (MMIC)
US6664630B2 (en) * 2001-10-16 2003-12-16 Hitachi Maxell, Ltd. Semiconductor device
US6635958B2 (en) * 2001-12-03 2003-10-21 Dover Capital Formation Group Surface mount ceramic package
JP2010034212A (ja) 2008-07-28 2010-02-12 Toshiba Corp 高周波セラミックパッケージおよびその作製方法
CN104885216B (zh) 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
JP7061810B2 (ja) * 2016-12-07 2022-05-02 ウェハー エルエルシー 低損失電送機構及びそれを使用するアンテナ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (zh) * 1969-04-30 1900-01-01
JPS4810904B1 (zh) * 1969-03-12 1973-04-09
US3872583A (en) * 1972-07-10 1975-03-25 Amdahl Corp LSI chip package and method
US3946428A (en) * 1973-09-19 1976-03-23 Nippon Electric Company, Limited Encapsulation package for a semiconductor element
US4025716A (en) * 1975-01-30 1977-05-24 Burroughs Corporation Dual in-line package with window frame
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4354107A (en) * 1977-11-28 1982-10-12 Irvine Sensors Corporation Detector array module-structure and fabrication
US4304624A (en) * 1977-11-28 1981-12-08 Irvine Sensors Corporation Method of fabricating a multi-layer structure for detector array module
US4646128A (en) * 1980-09-16 1987-02-24 Irvine Sensors Corporation High-density electronic processing package--structure and fabrication
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
US4901041A (en) * 1988-09-30 1990-02-13 Grumman Corporation High-performance package for monolithic microwave integrated circuits
US5045685A (en) * 1989-03-27 1991-09-03 Irvine Sensors Corporation Analog to digital conversion on multiple channel IC chips
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5014418A (en) * 1989-07-13 1991-05-14 Gte Products Corporation Method of forming a two piece chip carrier
US4991283A (en) * 1989-11-27 1991-02-12 Johnson Gary W Sensor elements in multilayer ceramic tape structures
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
KR920002589B1 (ko) * 1990-03-30 1992-03-30 삼성코닝 주식회사 금속 인쇄된 세라믹 팩키지의 제조방법
US5117068A (en) * 1990-08-17 1992-05-26 Watkins-Johnson Company Surface mount package for R.F. devices
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5465008A (en) * 1993-10-08 1995-11-07 Stratedge Corporation Ceramic microelectronics package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650053B (zh) * 2017-12-27 2019-02-01 菱生精密工業股份有限公司 基板結構及封裝模組

Also Published As

Publication number Publication date
EP0902975A1 (en) 1999-03-24
AU2665597A (en) 1997-12-05
US5753972A (en) 1998-05-19
JP2000510287A (ja) 2000-08-08
WO1997043787A1 (en) 1997-11-20

Similar Documents

Publication Publication Date Title
TW322612B (zh)
TW400590B (en) Microelectronics package
US5448826A (en) Method of making ceramic microwave electronic package
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
JP2004023096A (ja) ヒートシンク装置
TWI320298B (en) High frequency package device
US6172412B1 (en) High frequency microelectronics package
TW388113B (en) Lead-frame based vertical interconnect package
CN108061944A (zh) 一种光模块封装的方法和装置
WO2012030420A2 (en) Package for system level electronic products
JP3827535B2 (ja) 配線基板モジュール
CN105518856A (zh) 具有选择性地修改的电气性质的引线的电子器件
TWI820111B (zh) 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法
JP3677301B2 (ja) セラミック回路基板及びセラミック回路基板の製造方法
TW200427128A (en) Apparatus and method to introduce signals into a shielded RF circuit
JPH11176966A (ja) 半導体素子収納パッケージ
JPH08228105A (ja) マイクロストリップ基板
JP2003344466A (ja) 誘電定数測定法
CN110114870A (zh) 电路模块
Going et al. Wein et al.
JP2000294601A (ja) 半導体装置の実装体及び半導体装置の実装方法
JPH1174397A (ja) 高周波素子収納用パッケージ
Calif Wein et a1.
WO1999034443A1 (en) Ceramic microelectronics package with co-planar waveguide feed-through
TW511333B (en) Method for manufacturing time-frequency element and product thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees