TW399327B - The manufacturing method of DRAM capacitor - Google Patents

Description

2566twf.doc/006 A7 B7 五、發明説明（/ ) 本發明是有關於一種半導體的製造方法，且特別是有 關於一種去除原始氧化層，以降低節點的接觸電阻，並使 得節點接面能完全包覆節點，以降低接面漏電流產生之動 態隨機存取記憶體(DRAM)之電容(Capacitor)的製造方法。 動態隨機存取記憶體是一廣泛使用的積體電路元件， 尤其在今日資訊電子產業中更佔有不可或缺的地位。第1 圖是一 DRAM元件的一記憶單元之電路示意圖，如圖所 示，一個記憶單元是由一轉移電晶體T和一儲存電容C組 成。轉移電晶體T的源極(Source)係連接到一對應的位元線 (Bit Line ; BL) ’汲極(Drain)連接到一儲存電容C的一儲存 電極(Storage Electrode)10 ’而閘極(Gate)則連接到一對應的 字元線(Word Line)WL。儲存電容C的一相對電極(Opposed Electrode)12係連接到一固定電壓源，而在儲存電極1〇和 相對電極12之間則設置一介電層11。如熟習此技藝者所 知，儲存電容C是用來儲存電子資料的，其應具有足夠大 的電容量，以避免資料的流失。 第2A〜2H圖係繪示習知一種動態隨機存取記憶體之電 容的製造流程剖面圖。 請參照第2A圖，提供一半導體基底2〇,在半導體基底 20上形成隔離結構21以界定出元件區。其中隔離結構21 例如爲淺溝渠隔離結構或場氧化層^ 然後’在元件區上形成電晶體，此電晶體包括閘極電 極22與源/汲極區24a、24b，以及位於閘極電極22下方的 閘極氧化層23。其中閘極電極22包括由已摻雜離子的多 3 本紙張尺度適^^關家梯準（<：呢）八4祕（2丨0><297公釐) ----- I I I |种衣 I I —<T— I I 1-^ -1 (請先閱讀背面之注f項再填寫本頁) 經濟部中央標準局貝工消费合作社印s 2566twf.doc/006 A7 B7 五、發明説明（上） 晶矽(Poly)物質所組成的多晶矽層，而形成多晶矽層的方 法，例如爲低壓化學氣相沈積法(LPCVD)。此外，在後續 的間隙壁25形成之前，此處的源/汲極24a、24b中係植入 濃度較淡的離子。 接著，形成間隙壁25覆蓋閘極電極22之側壁，其中 間隙壁25的材質包括氮化矽。隨後，使用離子佈植法，在 源/汲極區24b中植入濃度較濃的離子。 請參照第2B圖，接著形成一層氧化層26,覆蓋整個基 底結構，包括電晶體、間隙壁25及半導體基底20。接著 上光阻定義氧化層26,並且例如使用乾蝕刻法在氧化層26 上蝕刻出位元線的接觸窗口 28，以暴露出源/汲極區24b， 例如源極區。接觸窗口 28形成之後，隨後去除光阻》 請參照第2C圖，然後例如使用低壓化學氣相沈積法， 沈積一層已摻雜離子的多晶矽物質覆蓋氧化層26，並塡入 接觸窗口 28中，以連接接觸窗口 28中暴露出的源/汲極區 24b’例如源極區，藉以形成多晶矽層30。然後，以傳統的 微影蝕刻法定義多晶矽層30，使得多晶矽層30形成如第 2C圖所示之結構，其中多晶矽層30之用途係作爲電容之 位元線。 請參照第2D圖，然後，例如以常壓化學氣相沈積法 (APCVD)，沈積一層氧化層32覆蓋多晶矽層30與氧化層 26。接著例如以電漿化學氣相沈積法(PECVD)，沈積一層氧 化層34覆蓋氧化層32，其中氧化層34的材質例如爲硼磷 砂玻璃(BPSG)。接著，上光阻覆蓋特定區域之氧化層34。 本紙張尺度適用中81固家標準（CNS )从祕（2丨〇x297公麓） ---------參------^------^ 1J (請先閲讀背面之注意事項再填寫本頁) 經滴部中央標準局貝工消费合作社印^ 經m‘部中央榡準局貝工消费合作社印掣 2566twf.doc/006 A7 _B7 五、發明説明（3>) 請參照第2E圖，接著，蝕刻光阻所暴露出的氧化層 34,並進一步蝕刻氧化層32及氧化層26,而形成接觸窗口 36，以暴露出源/汲極區24a，例如汲極區。然後，去除光 阻。隨後，使用離子佈植法，在源/汲極區24a中植入濃度 較濃的離子。在此同時’可能會因節點(Node)40太深及離 子佈植時的屏蔽效應(Shadow Effect)，導致節點接面(Node Junction)39無法完全包覆節點40,而會有接面漏電流 (Junction Leakage)41 的產生，。 接著，進行一熱製程，例如爲快速加熱製程(RTP)，藉 以活化所植入的離子。此時，不可避免地，會在暴露出之 半導體基底20表面的節點40上，形成一原始氧化層(Native Oxide)，而此原始氧化層會在後續製程例如沈積一層多晶 矽層時，造成節點40的接觸電阻提高，以致記憶胞(cell) 操作時，會產生讀寫資料上的問題。 請參照第2F圖，然後，例如使用低壓化學氣相沈積法， 沈積一層厚度約爲4-5KA的多晶矽層38覆蓋氧化層34及 其側壁與氧化層26、氧化層32之側壁，並且塡入接觸窗 口 36中接觸暴露出之源/汲極區24a，例如汲極區。其中多 晶矽層38之厚度必須足夠厚，以使得電容量達到要求’但 在沈積此多晶矽層38時，半導體基底20表面上之原始氧 化層40無法避免，以致記憶胞操作時，會有讀寫資料上的 問題產生。 請參照第2G圖，接著，以傳統的微影蝕刻法定義多晶 矽層38，使得多晶矽層38形成如第2G圖所示之結構，其 本紙張尺度適用中國國家栋芈（CNS ) A4規格（2丨0 X 297公釐） - ^ 裝 ~~ Iΐτ^ (請先閱讀背面之注$項再填寫本頁) 2566twf.doc/006 八7 2566twf.doc/006 八7 經满部中戎榡準局貝工消费合作社印家 五、發明説明（¥ ) 中多晶矽層38之用途係作爲電容之下電極。 請參照第2H圖，接著，依序形成介電層46覆蓋下電 極38，其中介電層46之材質例如爲氧化物/氮化物/氧化物 (〇xide/Nitride/Oxide ; ΟΝΟ) ’以及形成上電極48覆蓋介電 層46等。 接著，進行後續的步驟，以完成動態隨機存取記憶體 之電容的製造，然而此後續製程爲習知此技藝者所熟知， 無關本發明之特徵，故此處不再贅述。 綜上所述，習知具有以下的缺點： (1) 因節點太深及離子佈植時的屏蔽效應，導致節點接 面無法完全包覆節點，而會有接面漏電流的產生。 (2) 沈積做爲下電極之多晶矽層的厚度必須足夠厚，以 使得電容量達到要求，但在沈積此多晶矽層時，半導體基 底表面上之原始氧化層無法避免，造成節點的接觸電阻提 高’以致記憶胞操作時，會產生讀寫資料上的問題。 有鑒於此，本發明的目的就是在提供一種動態隨機存 取記憶體之電容的製造方法，以去除多晶矽層與半導體基 底間的原始氧化層，使得節點的接觸電阻降低，並確保記 憶胞在進行操作時，不會產生讀寫資料上的問題》 本發明的另一目的，提出一種動態隨機存取記憶體之 電容的製造方法，係將被佈値的多晶矽層做爲摻質源，以 便在後續之加溫擴散製程中，使得節點接面能完全包覆節 點’進而降低接面漏電流的產生。 爲達成本發明之上述和其他目的，一種動態隨機存取 本紙張尺度適用中國囷家橾準（CNS ) Α4規格（2丨0X297公釐） , ;^------1Τ------^ (請先閲讀背面之注項再填寫本頁) 2566twf.doc/006 A7 B7 五、發明説明（t) 記憶體之電容的製造方法，包括形成電晶體於半導體基底 上。接著形成第一氧化層覆蓋電晶體及半導體基底，且第 一氧化層上形成有第一接觸窗口暴露出電晶體之源極區。 然後形成一位元線塡入第一接觸窗口中，並連接電晶體之 源極區。接著形成第二氧化層覆蓋位元線與第一氧化層。 然後形成第三氧化層覆蓋第二氧化層。接著形成第二接觸 窗口暴露出電晶體之汲極區。之後形成第一多晶矽層覆蓋 第二接觸窗口暴露出之汲極區，該汲極區上具有原始氧化 層。接著以高劑量離子佈値法去除原始氧化層。然後形成 第二多晶矽層覆蓋第·一多晶矽。接著進行後續製程以形成 電容。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖係繪示一般動態隨機存取記憶體中一記憶單元 的電路示意圖； 第2A~2H圖係繪示習知一種動態隨機存取記憶體之電 容的製造流程剖面圖；以及 第3A〜3D圖係繪示依照本發明一較佳實施例的一種動 態隨機存取記憶體之電容的製造流程剖面圖。 圖式之標示說明： 10 :儲存電極 11 :介電層 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） ----------装------1T------^ (請先閲讀背面之注意事項再填寫本頁) 經滴部中央榡率局貝工消费合作社印^ 2566twf.doc/006 A7 2566twf.doc/006 A7 經濟部中央標率局貝工消費合作社印聚 B7 發明説明（6) 12 相對電極 20 半導體基底 21, 隔離結構 22 閘極電極 23 閘極氧化層 24a、24b :源/汲極 25 :間隙壁 26、32、34 :氧化層 28、36 :接觸窗口 30、38、42、44 :多晶矽層 39 :節點接面 40 :節點 41 :接面漏電流 46 :介電層 48 :上電極 實施例 請參照第2A〜2E圖，以及第3A〜3D圖，其繪示的是依 照本發明一較佳實施例的一種動態隨機存取記憶體之電容 的製造流程剖面圖。 在本實施例中，前段製程有部份與習知技藝相同，例 如自第2A圖至第2E圖的結構，故在此不再贅述相同部 份，而是以第2E圖爲基礎，描述後段的製程。又，爲了方 便說明起見，本實施例中與第2E圖之前的結構相同之部 份，係以相同的標號標示之。 ---------批衣------ΐτ------.^ -W (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央榡準局貝工消费合作社印裝 2566twf.doc/006 A 7 _____B7 五、發明説明（) 接著請參照第3Α圖’例如使用低壓化學氣相沈積法， 沈積一層厚度約爲500A〜1KA的多晶矽層42覆蓋氧化層34 及其側壁與氧化層26、氧化層32之側壁，並且塡入接觸 窗口 36中接觸暴露出之源/汲極區24a，例如汲極區。隨後， 進行一高劑量離子佈値(High Dosage Implat)，例如使用磷 (P31 ; 1〜5E15、40〜50KeV) ’藉以穿過多晶矽層42，以打通 (爛）多晶矽層42與半導體基底20間的原始氧化層，進而降 低節點40的接觸電阻，使得記憶胞在進行操作時，不會有 上述之讀寫資料上的問題產生。 另外，被佈値的多晶矽層42亦可以做爲摻質源(Dopant Source)，並於後續之加溫擴散製程中，使得節點接面39能 完全包覆節點40，進而降低接面漏電流41(如第2E圖所繪 示）的產生。 請參照第3B圖，然後，例如使用低壓化學氣相沈積法， 沈積一層已摻雜離子的多晶矽物質，覆蓋多晶矽層42，而 形成如第3G圖之多晶矽層44，其中多晶矽層44的厚度約 爲 4KA。 請參照第3C圖，接著，以傳統的微影蝕刻法定義多晶 矽層44，使得多晶矽層44形成如第3H圖所示之結構，其 中多晶矽層44之用途係作爲電容之下電極。 請參照第3D圖，接著，依序形成介電層46覆蓋下電 極44，其中介電層46之材質例如爲氧化物/氮化物/氧化物 (0N0)，以及形成上電極48覆蓋介電層46等。 接著，進行後續的步驟’以完成動態隨機存取記憶體 - 1^:1Τ.^ (請先閲讀背面之注意Ϋ項再填寫本頁) 本紙張尺度適用中國固家標準（CNS)A4規格（210X297公釐） 2566twf.doc/006 A7 B7 Λ、發明説明（公） 之電容的製造，然而此後續製程爲習知此技藝者所熟知， 無關本發明之特徵，故此處不再贅述。 綜上所述，本發明的特徵之一係先沈積一層薄多晶砂 層，再以高劑量離子佈値例如磷離子佈値，藉以打通(爛) 此薄多晶矽層與半導體基底間的原始氧化層，以降低節點 的接觸電阻，使得記憶胞在進行操作時，不會有習知讀寫 資料上的問題產生。 本發明的特徵之二係爲被佈値的薄多晶矽層亦可做爲 摻質源，並於後續之加溫擴散製程中，使得節點接面能完 全包覆節點，進而降低接面漏電流的產生。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 ---Λ------^------ΐτ------.^ (請先閲讀背面之注意事項再填寫本頁) 經漭部中央標準局貝工消費合作社印^ 本紙張尺度適用中國囤家標準（CNS ) Α4規格（210X297公釐）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 A8 ， 2566tw Π .doc/002 ^ , j ：. 第87 109Π4號專利範圍修正本 π〇 修正曰期88/^0/4] ^ ----- ,, , ..................T^r»··"· 六、申請專利範圍 1. 一種動態隨機存取記憶體之電容的製造方法，包括下 列步驟： 形成一電晶體於一半導體基底上，該電晶體之側壁上 覆蓋有一間隙壁； 形成一第一氧化層覆蓋該電晶體及該半導體基底，該 第一氧化層上形成有一第一接觸窗口暴露出該電晶體之一 源極區； 形成一位元線塡入該第一接觸窗口中，並且連接該電 晶體之該源極區； 形成一第二氧化層覆蓋該位元線與該第一氧化層； 形成一第三氧化層覆蓋該第二氧化層； 依序定義該第三氧化層、該第二氧化層與該第一氧化 層，藉以形成一第二接觸窗口暴露出該電晶體之一汲極 區，該汲極區上形成有一原始氧化層； 形成一第一多晶矽層覆蓋該第二接觸窗口暴露出之該 汲極區， 以一高劑量離子佈値法，去除該原始氧化層； 形成一第二多晶矽層覆蓋該第一多晶矽層，藉以使得 該第二多晶矽層與該第一多晶矽層組成一下電極； 形成一介電層覆蓋該下電極；以及 形成一上電極覆蓋該介電層。 2. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第一氧化層的方法包括低 壓化學氣相沈積法。 I n >1 n e^i I n » n m n n n 1"· n n n n I . 1 务 (請先閱讀背纪之江薏事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 A8 ， 2566tw Π .doc/002 ^ , j ：. 第87 109Π4號專利範圍修正本 π〇 修正曰期88/^0/4] ^ ----- ,, , ..................T^r»··"· 六、申請專利範圍 1. 一種動態隨機存取記憶體之電容的製造方法，包括下 列步驟： 形成一電晶體於一半導體基底上，該電晶體之側壁上 覆蓋有一間隙壁； 形成一第一氧化層覆蓋該電晶體及該半導體基底，該 第一氧化層上形成有一第一接觸窗口暴露出該電晶體之一 源極區； 形成一位元線塡入該第一接觸窗口中，並且連接該電 晶體之該源極區； 形成一第二氧化層覆蓋該位元線與該第一氧化層； 形成一第三氧化層覆蓋該第二氧化層； 依序定義該第三氧化層、該第二氧化層與該第一氧化 層，藉以形成一第二接觸窗口暴露出該電晶體之一汲極 區，該汲極區上形成有一原始氧化層； 形成一第一多晶矽層覆蓋該第二接觸窗口暴露出之該 汲極區， 以一高劑量離子佈値法，去除該原始氧化層； 形成一第二多晶矽層覆蓋該第一多晶矽層，藉以使得 該第二多晶矽層與該第一多晶矽層組成一下電極； 形成一介電層覆蓋該下電極；以及 形成一上電極覆蓋該介電層。 2. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第一氧化層的方法包括低 壓化學氣相沈積法。 I n >1 n e^i I n » n m n n n 1"· n n n n I . 1 务 (請先閱讀背纪之江薏事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 A8 2 5 6 61 \\ ΓI . d ο c / Ο Ο 2 Β8 C8 D8 六、申請專利範圍 3. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第二氧化層的方法包括常 壓化學氣相沈積法。 4. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第三氧化層的方法包括電 漿化學氣相沈積法。 5. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該間隙壁的材質係爲氮化矽。 6. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該位元線的材質係爲已摻雜離子 之多晶矽。 7. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該第三氧化層的材質係爲硼磷矽 玻璃。 8. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該介電層的材質係爲氧化物/氮化 物/氧化物。 9. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第一接觸窗口的方法包括 乾蝕刻法。 10. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第一多晶矽層的方法包括 低壓化學氣相沈積法。 11. 如申請專利範圍第1項所述之動態隨機存取記憶體 (請先閱讀背面之注意事項再填寫本頁) \我--------訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 5 6 61\ν ΓΙ doc/002 B8 2 5 6 61\ν ΓΙ doc/002 B8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之電容的製造方法，其中形成該第一多晶矽層的厚度約爲 500A〜1KA。 12. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該高劑量離子佈値法係爲磷離子 佈値法。 13. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第二多晶矽層的方法包括 低壓化學氣相沈積法。 14. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第二多晶矽層的厚度約爲 4KA。 15. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該上電極的材質係爲已摻雜離子 之多晶矽。 16. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該原始氧化層的方法包括一 熱製程。 17. 如申請專利範圍第16項所述之動態隨機存取記憶 體之電容的製造方法，其中該熱製程包括快速加熱製程。 18. —種動態隨機存取記憶體之電容的製造方法，用以在 具有一元件區之一半導體基底上形成該電容，該製造方法包 括下列步驟： 形成一氧化層覆蓋該元件區； 形成一接觸窗口以暴露出該元件區，且該元件區上形成有 I i i n d I— n ft^i · n n n n n l 1 ，a I n n n n I I =D 各 (請先閱讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A8 2 5 6 (> t \s 1' 1 doc/()()2 B8 C8 D8 六、申請專利範圍 一原始氧化層； 形成一第一多晶矽層覆蓋該接觸窗口暴露出之該元件 區； 以一高劑量離子佈値法，去除該原始氧化層； 形成一第二多晶矽層覆蓋該第一多晶矽層，藉以使得該第 二多晶矽層與該第一多晶矽層組成一下電極； 形成一介電層覆蓋該下電極；以及 形成一上電極覆蓋該介電層。 19. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該氧化層的方法包括低壓 化學氣相沈積法。 20. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該氧化層的方法包括電漿 化學氣相沈積法。 21. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該接觸窗口的方法包括乾 蝕刻法。 22. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該原始氧化層的方法包括 一熱製程。 23. 如申請專利範圍第22項所述之動態隨機存取記憶 體之電容的製造方法，其中該熱製程包括快速加熱製程。 24. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該第一多晶矽層的方法包 n n n I I n I n n n I^i n n-*--OJ* n n n n n n I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 經濟部智慧財產局員工消費合作社印製 A8 2 5 66tw Π doc/002 Β8 C8 D8 六、申請專利範圍 括低壓化學氣相沈積法。 25. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該第一多晶矽層的厚度約 爲 500A〜1KA。 26. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中該高劑量離子佈値法係爲磷離 子佈値法。 27. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該第二多晶矽層的方法包 括低壓化學氣相沈積法。 28. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中形成該第二多晶矽層的厚度約 爲4K人。 29. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中該介電層的材質係爲氧化物/ 氮化物/氧化物。 30. 如申請專利範圍第18項所述之動態隨機存取記憶 體之電容的製造方法，其中該上電極的材質係爲已摻雜離 子之多晶矽。 (請先閱讀背面之注意事項再填寫本頁) ,衣--------訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）