TW396631B - Surge protection device - Google Patents
Surge protection device Download PDFInfo
- Publication number
- TW396631B TW396631B TW087111362A TW87111362A TW396631B TW 396631 B TW396631 B TW 396631B TW 087111362 A TW087111362 A TW 087111362A TW 87111362 A TW87111362 A TW 87111362A TW 396631 B TW396631 B TW 396631B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- electrode
- type
- semiconductor
- layer
- Prior art date
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 357
- 239000000758 substrate Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 4
- 238000012856 packing Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000001012 protector Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- KDCGOANMDULRCW-UHFFFAOYSA-N 7H-purine Chemical compound N1=CNC2=NC=NC2=C1 KDCGOANMDULRCW-UHFFFAOYSA-N 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 2
- 235000017491 Bambusa tulda Nutrition 0.000 description 2
- 241001330002 Bambuseae Species 0.000 description 2
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 2
- 239000011425 bamboo Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 108091071247 Beta family Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000270722 Crocodylidae Species 0.000 description 1
- 108091082572 SK family Proteins 0.000 description 1
- 244000126002 Ziziphus vulgaris Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- LNNWVNGFPYWNQE-GMIGKAJZSA-N desomorphine Chemical compound C1C2=CC=C(O)C3=C2[C@]24CCN(C)[C@H]1[C@@H]2CCC[C@@H]4O3 LNNWVNGFPYWNQE-GMIGKAJZSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- LKSHJHJGLORTGD-UHFFFAOYSA-M sodium 3-[[3-[(2,4-dimethylphenyl)carbamoyl]-2-hydroxynaphthalen-1-yl]diazenyl]-4-hydroxybenzenesulfonate Chemical compound [Na+].CC1=C(C=CC(=C1)C)NC(=O)C=1C(=C(C2=CC=CC=C2C1)N=NC=1C=C(C=CC1O)S(=O)(=O)[O-])O LKSHJHJGLORTGD-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經濟部中次樣準局工消fr合作社印於 A7 B7 五、發明説明(1 ) 本發明背景 1 .發明之範疇 本發明乃關於一電湧保護電路(即一電湧保護裝置) 包含許多ρ η ρ η或η ρ η p閘流管。特別關於一電湧保 護裝置以防止過壓之電湧進入一S L I C (訂戶線路(或 迴路)介面電路)之積體電路(I C)之電路中,或關於 一雙向電湧保護裝置以保護一與通訊電路連接之一電子電 路,其方式爲防止過壓電湧進入其中。 2 .相關技藝之敘述 此類S L I C係用於中央局,私人自動分路交換及一 訂戶載體裝備以提供二線差値至四線單一終止轉換之信號 分隔及在其二線輸入處之縱向信號之抑制。此外, S L I C亦被供以直流之線路電流以供應一電話機之電源 ,其電源通常以負電壓予以偏壓。S L I C有一 Τ I Ρ終 端及RING終端連接至電話機。 與Τ I Ρ之R I NG終端鈎住之線路有時受到閃雷電 湧,此乃由一雷電或附近之裝備,照明系統或電氣裝置之 過壓電湧所造成。 —保護包括S L I C之1 C之電子電路3之方法中使 用連接二終端電湧保護裝置1及2至一線路L1其連接至 Τ I Ρ終端,及地之間,及至線路L2,其連接至R I NG 終端及地之間,如圖2 7所示。此二電湧保護裝置1及2 (請先閱讀背面之注意事項再填寫本頁) 装· ,11 本紙张尺度谪;彳〗中闯K家#肀(('NS ) Λ4说格(2IOX 297公漦) -4- 經濟部中央標準扃货工消f合作社印黧 A7 _ ____B7__ 五、發明説明6 ) 爲相同結構,其結構將於圖2 6中予以說明。二終端電湧 保護裝置1 (或2)包含許多η ρ η p —閘流管及備有第 一電極4於其前或頂表面,及有第二電極5於背或後表面 。第一電極4及第二電極5間之一部分(見此圖之左手側 )之形成方式爲如有一 η ρ η ρ閘流管結構。此外,第一 電極4及第二電極5間之另一部分(示於此圖之右手側) 之組成可有一Ρη結構。此二終端電湧保護裝置1(或2 )之電壓/電流(V _ I )特性如圖4所示。 此外,圖2 9所說明之方法係連接雙向二終端電湧保 護裝置1及2至線路L:及地G間之一點,及在線路L 2與 地G間之一點。此二終端電湧保護裝置1及2爲相同結構 。此結構將於以下至並說參考圖2 8予以說明,二終端電 湧保護裝置1 (或2 )係由許多η ρ η ρ閘流管組成,並 備有第一電極4於其前或頂表面,及有一第二電極5在其 後表面上。第一電極4及第二電極5之間的一部分(見圖 之左手測)之形成方式使成爲一 η ρ η ρ閘流管結構。此 外,第一電極4及第二電極5間之一部分之另一部分(見 圖之右手測)之形成使成爲一Ρ η ρ η閘流管結構》此二 終端電湧保護裝置1 (或2)有一電壓電流特性如圖14 所示。 但在電湧同時進入線路L τ及地G之間及在線路L 2與 地G之部分時,而電路又使用此等二終端電湧保護裝置1 及2,則保護裝置1及2並不同時工作或操作,原因是此 二保護裝置之特性之不同。因此,肴時造成一保護裝置之 本紙張尺度Ϊ元中國戌家標續(('NS ) Λ4規格(2丨0X 297公漦) ~ ~~~ (請先閱讀背面之注意事項再填寫本貢) 装 A7 A7 經濟部中夾樣準扃負二消资合作社印胷 B7 五、發明説明6 ) 工作與另一保護裝置相較,有時間之延遲。在此等情況下 ’電湧電壓(即橫向電湧)發生在線路Li及1^2之間’結 果,電漢電流有時進入並損害連接在Li與1^2間之電路3 〇 因此,增加一額外之雙向二終端電湧保護裝置1 >之 總計三個電湧保護裝置之方法已被使用,電湧保護裝置 1 >與圖2 8中之保護裝置相同並放置在線路Li及乙2之 間如圖2 9之虛線所示。 在另一方面,爲了解決此等問題,已有建議一種具有 在一晶片上之三個終端之電湧保護裝置之結構而不用三個 電湧保護裝置(參考日本官方公報之未審核專利公布號碼 第 3 — 136374/1991 及 3 — 136375/ 1991)。在每一該保護裝置情況下,在共同基質之前 表面上備有一對構電極結構之二終端,及另一終端位於其 背部表面上,或有一對稱的二終端結構,因而形成一混合 閘流管結構。如圖3 0所示,在一此結構之電湧保護裝置 2 /中,備有在前表面上之二終端連接在線路L1及L2, 另一備於背部表面之一終端連接至地。在此保護器之情況 下,其電湧吸收特性之變化極小。此外,在此保護裝置之 情況下,當連接至圖3 0之線L i三終端及地G間之一部分 工作,連接至線路L 2及地G間之一部分亦工作,視其部分 之作業而定。 此外,另外一方法以保護上述之電路3,係發展出一 種方法以在第一級提供一個第一電湧保護裝置1及第二電 本紙张尺度適川中阀丨矣家標彳U’NS ) Λ4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) -δ
經消部中央標準局員工消费合作权印% A7 __B7 五、發明説明k ) 湧保護裝置2,該第一級係電子電路3之預備級及第二級 ,如圖3 3所示者。在第一及第二電湧保護裝置1及2之 前表面上所提供之二個終端係連接至線路L i此線路連至 T I P終端,及線路L2,其連接至R I NG終端。但,在 第一及第二電湧保護裝置1及2之後表面上之一終端則連 接至地G。此等電湧保護裝置1及2之結構彼此不同。具 有正溫度係數之每一PTC (正溫度係數)熱敏電阻3 a 及3 b插入電湧保護裝置1及2中間之線路Li及1^2對應 一個之一部分(即插入該一部分之二部中)。 電湧保護裝置1以下將參考圖3 1予以敘述。三終端 電湧保護裝置1之前表面上備有電極4及5。此外,電極 6則位於電湧保護裝置1之後表面上。電極4及6間一部 分之一部與電極5及6間一部分之一部之構成使有一閘流 管結構。對照之下,電極4及6間之其餘部分及電極5及 6間之其餘部分則形成一 η ρ η p接點結構。此部分備有 —絕緣氧化物薄膜,此部分爲一 η型基質1 a之前表面及 後表面之非電極部分。此一三終端電湧保護裝置1有其V 一 1特性如圖2 3所示,該圖顯示一橫向之V— 1特性, 圖2 3 B則顯示在縱性之v — 1特性。 此外,電湧保護裝置2之結構將以參考圖3 2予以說 明。三終端電湧保護裝置2之前表面上備有電極7及8。 此外’在電湧保護裝置2之背面上備有一電極9 »電極7 及9間部分之一部及電極8及9間部分之一部形成後有一 Ρ η接點結構。對照之下,電極7及9間之其餘部分及電 本紙張尺度適川中闽1¾家標肀(rNS ) /U規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝- .1Τ A7 B7 五、發明説明(5 ) 極8及9間部分之其餘部分則形成一 η ρ η p閘流管結構 。此外,區域2 e有一對抗電壓,其較保護裝置2其他部 分之對抗電壓爲低。該區域2 c備於電極7及8下面之墨 質中接點之一部分。絕緣氧化物薄膜2 b備於一η型基質 2 a之前表面及後表面非電極之一部分上。此三終端電湧 保護裝置2有其V-I特性如圖24A所示者,其中顯示 其橫向特性及圖2 4乃爲其縱向V — I特性。 比較圖2 3A,24A及圖23B及24B可以得知 ,一電壓Vbd2,即在第二級由電湧保護器2保護電路3 .所受到之電壓,該Vbd2之設定較一電壓Vbdl爲低,該 Vbdl即在第一級由電湧保護裝置.1保護電路3所受到之 電壓。_ "'r;f:部中央";?/;J;:2c T,消札 (請先閲讀背面之注意事項再填寫本頁) 但,在電湧同時進入線路Li及地G間之部分,及線路 L 2及地G間之部分,而電路又使用二終端電湧保護裝置1 及2 (圖27),則保護裝置1及2不能同時工作,此乃 因爲此二保護裝置之特性上不同。因此,在一保護裝置之 操作與另一保護裝置之操作,在時間上有一延遲。此等情 況下,電湧電壓S (即橫向電湧)發生在線路L1&L22 間,造成此電湧電流有時進入及損害連接在L 2間之 電路3。 此外,當此二線路,及L2具有相同品質,又使用 揭示於曰本專利公布N 〇 . 3- 1 3 6 3 7 4/1 9 9 1及 1 3 6 3 7 5/1 9 9 1官方公報之三終端雙向電湧 保護裝置7其產生之電湧同時到達保護裝置。因此,由於 -8- A7 B7 經濟部中次標準局日iJ消贽合作Tt印 五、發明説明(6 ) 此二保護裝置間特性上之少許不同’二個閘流管幾乎同時 操作。但如線路L 1及L 2間有品質之不问,即線路之品質 不均勻;則會造成同時產生之電湧到達三終端電湧保護裝 置7之瞬間上有差別。此外,此電湧保護裝置會遭遇到下 列問題。事實上在一閘流管開始工作之瞬間,及另一閘流 管開始工作之一瞬間,二者之間有一時間滯後,視前一閘 流管之操作(或響應其開始)所必需之載體擴散之擴散時 間而定。線路L :及!^ 2間之保護裝置之破壞係由在此時間 滯後期間所產生之電位造成。或者,電路3被毀。 此外,在圖26,28及3 1中之電湧保護裝置之情 況下,基底及半導體層間之接點決定擊穿電壓。故,所謂 基底摻雜密度(即基底之摻雜劑密度(或載體密度,或濃 度)必須決定以使此電壓爲最佳。但,在製造保護裝置時 如其擊穿電壓低於1 0 0 V,基底摻雜密度即少於1 0 16 /cm3。在摻雜劑密度設定在此値時,載體之機動性及擴 散長度則降低。因此,電湧保護裝置即遇到一個問題,即 閘流管之工作速度嚴重降低,結果,電湧之容差顯著下降 。此外,以圖26之或電湧保護裝置31之SLIC爲例 ,每一個均被認爲是由於一利用一基底區域爲基極之電晶 體之低性能而發生,亞穩定狀態即發生在二電晶體組成之 閘流管上。結果,儘管在一電湧通過之後,電湧保護裝置 由於電源供應電壓之故,仍爲ON之狀態。因此,此電湧 保護裝置有一缺點,即所謂產生了 一動態電流。 此外,在圖3 3中電路情況下,其使用二個三終端電 '--------装— (請先聞讀背面之注意事項再填寫本頁) ,ιτ 本紙張尺度诚川中國阀家標彳((’NS ) /⑷見格(210X 297公釐) -9- A7 A7 绞濟部中央標準局t只-T.消费合作社印欠 -10- _ 五、發明説明(7 ) 湧保護裝置1或2,組件之數目很大。因此,使用二個三 終端電湧保護裝置之電路有一缺點,即將一保護電路倂入 其中係耗化時間之事。此外’在使用圖3 3中之電路時, 必須製造二種電湧保護裝置。因而造成在製造電湧保護裝 置及電湧保護裝置之管理上均造成困擾。 本發明之略述 據此,本發明之目的爲提供一個電湧保護裝置,其可 保護如SL I C之I C,在電湧進入線路匕:及地G間之部 分及線路1^2及地G間之部分時保護電路。 本發明第二目的爲提供一電湧保護裝置,其可防止動 態電流在電湧通過之後發生,但不致降低閘流管之工作速 度,及不會降低電湧容差。 本發明之第三個目的爲提供一電湧保護裝置,其方便 一電路之倂入,該電路用二個工作(操作)電壓不同之元 件來保護一電子電路不會受到過壓之電湧。 達到上述之目的,依照本發明之一特性,備有一個有 三終端電湧保護裝置(10),其由許多ρηρη或 η ρ η ρ閘流管組成,並在其前表面上備有第一及第二電 極(11及12),及在其後表面上備有第三電極(13 )如圖1Α,IB,2Α及2Β所示。此電湧保護裝置之 特徵爲第一電極(1 1 )及第三電極(1 3 )之間部分之 一部之形成有一ηρη閘流管結構(見圖1Α),而第一 電極(1 1 )及第三電極(1 3 )之間一部分之另一部形 浪尺度適"川屮W丨与家標今((’奶)八4現格(210><297公釐) --------f^------1T------f (請先閱讀背面之注意事項再填寫本頁) A7 ____ B7____ 五、發明説明(β ) 成後有一ρη接點閘流管結構(見圖1Β) ’相似地,第 二電極(1 2 )與第三電極(1 3 )之間—部分之一部形 成後有^ηρηρ閘流管結構(見圖1Β) ’而第二電極 (1 2 )及第三電極(1 3 )間一部分之另一部之形成則 有ρη接點閘流管結構(見圖14),此外,在第一電極 (1 1 )及第二電極(1 2 )之間之一部分形成後有—雙 向閘流管結構。 經濟部中央標率局^:^-消费合作社印^ (請先鬩讀背面之注意事項再填寫本頁) 如圖3所示,一對線路Li及1^2連接至電子電路3 0 如SL I C之I C,第一電極1^及第二電極L2連接至線 路Li及L2。此外,第三電極1 3連接至地G。一負行過 壓加在線路L i之上,如圖4之實線所示之V — I特性曲線 ’當一電壓到達擊穿電壓Vbq,第一電極1 1及第三電極 1 3之間之(npnp)閘流管結構導電,故高於保持電 流I Η之電流流過電湧保護裝置1 0。因此得以維持導電狀 態。對照之下,當一正行電壓加在線路L i上’如圖之虛線 所示之V— I特性曲線,在第1電極1 1及第三電極1 3 間之Ρ η接點結構之即導電。導電之結果’電湧電流不向 電子電路3 0流動,反而流向地G。結果,電子電路3 0 得以保護。 在一負行或正行過壓電湧加至L22情況下,第二電極 1 2及第三電極1 3同時以相似方式操作,故電子電路 3 ◦獲得保護。但如有一電湧(或一橫向電湧)發生在線 路乙1及1^2之間,在第1電極1 1及第二電極1 2之間之 部分於是形成一雙向閘流管結構。因此,一閘流管工作於 本紙張尺度適川中國阀家標呤(('NS ) A‘f規格(210X 297公釐) A7 B7____五、發明説明) 線路L :及L 2之間,故電湧被吸收° 圖式簡略說明 本發明之其他特點,目的及其優點將可隨以下之較佳 實施例之敘述及伴以圖式之參考而更爲明顯’其中相似之 參考號碼代表相似之對應另件’其中: 圖1 A爲一電湧保護裝置之剖面圖’即本發明之第一 實施例,該圖係取自圖2A之I A— I A線; 圖1 B爲一電湧保護裝置之剖面圖,即本發明第一個 實施例,其取自圖2 A之I B — I B線: 圖2 A爲本發明第一個具體實施例之電湧保護裝置之 平面圖; 圖2 B爲本發明第一個實施例之電湧保護裝置之底面 圖。 ” 圖3爲利用第一個實施例中電湧保護裝置之電湧保護 電路之圖式; 圖4爲一曲線顯示本發明第一個實施例之電湧保護裝 置之V — I特性; 圖5 A爲本發明第二實施例之電湧保護裝置之剖面圖 ,該圖取自圖6 A之VA — VA線: 圖5 B爲本發明第二實施例之電湧保護裝置之一剖面 圖,取自圖6A之VB — VB線; 圖6 A爲本發明第二個實施例之電湧保護裝置之平面 圖; (請先閱讀背面之注意事項再填寫本頁) 訂 本紙乐尺度诚爪屮阈1¾家掠今((,NS ) Λ4規抵(2丨0X 297公漦) -12- 經濟部中央標皁局負工消贽合作社印54 A7 B7 _ 五、發明説明(10 ) 圖6 B爲本發明第二實施例之電湧保護裝置之底面圖 » 圖7 A爲本發明第三個實施例之電湧保護裝置之剖面 圖,該圖取自圖2A之對應VI ΙΑ — VI IA之線; 圖7 B爲本發明之第三個實施例之電湧保護裝置之剖 面圖,該圖取自圖2A對應VI IB — VI IB之線; 圖8 A爲本發明之第四個實施例之電湧保護裝置之剖 面圖,取自圖6A中對應之VI I ΙΑ — VI I IA線; 圖8 B爲本發明第四個實施例之電湧保護裝置之剖面 圖,其取自圖6A之對應VI I IB-VI I IB線; 圖9 A爲本發明第五實施例之一電湧保護裝置之剖面 圖,其係取自對應圖2A中之I XA— I XA線; 圖9 B爲本發明第五個實施例之電湧保護裝置之剖面 圖,其係取自圖2A中對應之I XB— I XB線; 圖1 0 A爲本發明第六實施例之一電湧保護裝置之剖 面圖,係取自圖6A之對應XA — XA之線; 圖1 0 B爲本發明第六個實施例中一電湧保護裝置之 剖面圖,係取自圖6A之對應XB — XB之線; 圖1 1 A爲本發明第七個實施例之電湧保護裝置之一 剖面圖’取自圖12A之XIA—XIA線; 圖1 1 B爲本發明之第七個實施例之電湧保護裝置之 —剖面圖,係取自圖1 2A之X I B — X I B線; 圖1 2 A爲本發明之第七個實施例之電湧保護裝置之 平面圖: ----„-----------,訂------( (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度過川中闼1¾家標彳(rNS ) Λ4現枋(2IOX 297公釐) -13- 裡濟.郅中央標準局兵T;消费合作社印絮 Μ 〜_____Β7__ 五、發明説明(n ) 圖1 2 B爲本發明之第七個實施例之電湧保護裝置之 底面圖; 圖13爲利用第七個實施例之電湧保護裝置之電湧保 護電路之圖式; 圖14爲本發明之第七個實施例之電湧保護裝置之V ~~ I特性曲線; 圖1 5 Α爲本發明第八個實施例之電湧保護裝置之剖 面圖,係取自圖1 6A之XVA — XVA線; 圖1 5 B爲本發明第八個實施例之電湧保護裝置之剖 面圖,係取自圖1 6A之XVB — XVB線; 圖1 6 A爲本發明第八個實施例之電湧保護裝置之平 面圖; 圖1 6 B爲本發明第八個實施例電湧保護裝置之底面 圖; 圖1 7 A爲本發明第九個實施例之電湧保護裝置之剖 面圖’取自圖12A之XVI ΙΑ — XVI IA線; 圖1 7 B爲本發明第九個實施例之電湧保護裝置之剖 面圖,取自圖12A之XVI IB — XVI IB線; 圖1 8 A爲本發明第十個實施例之電湧保護裝置之剖 面圖’其係取自圖16a之xvi Για— xvi I ία 線; 圖1 8 Β爲本發明第十個實施例之電湧保護裝置之剖 面圖’其係取自圖16Α之XVI I IB — XVI I ΙΒ 線; 本紙張μ相 公釐)~— --- .υ 1 mt i 丈^/ —^ϋ (請先閱讀背面之注意事項再填寫本買) 訂 A 7 B7 經满部中央標本局KX.T-消f合作社印λ'14 —— .一 五、發明説明(12 ) 1 1 圖 1 9 A爲 本 發 明 第 1 1 個 實 施 例 之 電 湧 保 護 裝 置 之 1 剖面 圖 其取自 圖 1 2 A 之 X I X A — X I X A 線 1 1 圖 1 9 B爲 本 發 明 第 1 1 個 實 施 例 之 電 湧 保 護 裝 置 之 請 ί 線 先 1 剖面 圖 其取自 圖 1 2 A 之 X I X B — X I X B : 閱 if 1 r* 圖 2 0 A爲 本 發 明 第 1 2 個 實 施 例 之 電 湧 保 護 裝 置 之 背 ιέ 之 1 剖面 圖 ) 其取自 圖 1 6 A 之 X X A — X X A 線 : 意 事 1 圖 2 0 B爲 本 發 明 第 1 2 個 實 施 例 之 電 湧 保 護 裝 置 之 項 再 it 1 剖面 圖 係取自 圖 1 6 A 之 X X B — X X B 線 » i 本 -s 衮 I 圖 2 1 A爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 Η Nw/ 1 1 1 剖面 圖 其係取 白 圖 2 2 A 之 X X I A — X X I A 線 1 1 圖 2 1 B爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 1 1 剖面 圖 其係取 白 圖 2 2 A 之 X X I B — X X I B 線 訂 | 圖 2 2 A爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 ! I 平面 圖 1 1 1 圖 2 2 B爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 1 1 底面 圖 t 第 2 3 A爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 1 1 橫向 V — I 特性 曲 線 圖 > 該 保 護 裝 置 備 於 ·—* 側 遠 離 電 子 1 | 電路 I 1 圖 2 3 B爲 本 發 明 第 1 3 個 實 施 例 之 電 湧 保 護 裝 置 之 1 1 縱向 V — I 特性 曲 線 rgt 圖 9 該 保 護 裝 置 備 於 —· 側 > 遠 離 電 子 | 電路 » 1 I 圖 2 4 A爲 本 發 明 之 第 1 3 實 施 例 之 電 湧 保 護 裝 置 之 1 1 I 橫向 V 一 1 特性 曲 線 該 保 護 裝 置 備 於 —. 側 距 電 子 電 路很 1 1 1 本紙張尺度滴川中阈改家標冷((,NS ) ΛΙ/見格(2丨0 '乂 297公趋) A7 經
:A 部 中 4\ 標 局
X 消 合 竹 社 印 % B7 五、發明説明(13 ) 1 近 1 1 圖 2 4 B 爲本 發 明 之 第 13 個 實 施 例 之 電 湧 保 護 裝 置 [ 1 之 縱 向 V — 1 特性 曲 線 該 保護 裝 置 置 於 —· 側 而 距 電 子 電 ί 路很近 請 先 閲 1 Ι 讀 1 圖 2 5 爲 一電 湧 保 護 裝 置之 圖 式 該 保 護 電 路利 用 本 背 1 發 明 之 1 第 1 3 個 實施 例 之 電 湧 保護 裝 置 注 意 1 圖 2 6 爲 —傳 統 式 電 湧 保護 裝 置 之 剖 面 圖 與本 發 明 事 項 再 1 1 之 第 一 個 實 施 例電 湧 保 護 裝 置成 對 照 填 寫 本 裝 圖 2 7 爲 利用 1 a i 圖 2 6 中 之傳 統 電 湧 保 護 裝 置 之 雷 湧 保 頁 1 1 護 電 路 之 圖 式 , 1 1 圖 2 8 爲 與本 發 明 之 第 7個 實 施 例 之 電 湧 保 護 裝 置 對 1 I 照 之 傳 統 之 電 湧保 護 裝 置 之 一剖 面 圖 1 訂 I 第 2 9 爲 使用 圖 2 8 中 之傳 統 電 湧 保 護 裝 置 之 電 湧 保 1 1 護 路 圖 式 1 1 圖 3 0 爲 利用 與本 發 明 第7 個 實 施 例 對 照 之 —* 傳 統 1 1 電 湧 保 護 裝 置 之電 湧 保 護 電 路之 圖 式 I 圖 3 1 爲 利用 與本 發 明 第1 3 個 實 施 例 對 照 之 電 湧 保 1 | 護 裝 置 之 一 傳 統電 湧 保 護 裝 置之 —. 剖 面 圖 1 1 I 圖 3 2 爲 利用 與本 發 明 第1 3 個 實 施 例 對 照 之 電 湧 保 1 1 護 裝 置 之 —. 傳 統電 湧 保 護 裝 置之 電 路 圖 圖 3 3 爲 說明 利 用 圖 3 2及 3 3 中 之傳 統 電 湧 保 護 裝 I 置 之 一 電 湧 保 護電 路 之 圖 式 〇 1 1 主 要 元 件對 眧 J 1 \\ 表: 1 1 I 1 本紙張尺度诚州屮國囡家標彳((’NS ) Λ4規格(2丨0>< 297公楚) 16- A7 B7
五、發明説明(14 圖1 A 經滴部中央標準局貞-τ消费合作社印緊 1 0 二 終 端 電 1 1 ;第 —' 電 極 1 2 第 二 電 極 1 3 第 二 電 極 圖 3 3 0 電 子 電 路 圖 7 A 1 0 三 終 端 電 1 1 第 一 電 極 1 2 第 二 電 極 1 3 第 三 電 極 圖 9 A 1 0 二 終 端 電 1 1 第 一 電 極 1 2 第 二 電 極 1 3 第 三 電 極 圖 1 1 A 1 0 雙 向 二 終 1 1 第 一 電 極 1 2 第 二 電 極 1 3 第 二 電 極 [t3,t 圖 1 3 3 0 電 子 電 路 (請先閱讀背面之注意事項再填寫本頁)
本纸張尺度適圯中國改家標今(('?^)/\4規格(210>< 297公釐〉 -17- A7 B7
五、發明説明(15 ) 圖1 7 A 經濟部中央標隼局貞.ΐ消资合作社印54 1 0 雙 向 二 終 端電湧 保 護 裝 置 1 1 丨 第 — 電 極 1 2 第 二 電 極 1 3 第 三 電 極 圖 1 9 A 1 0 雙 向 二 終 端電湧 保 護 裝 置 1 1 第 —' 電 極 1 2 第 二 電 極 1 3 第 二 電 極 圖 2 1 A 1 0 閘 流 管 式 電湧保 護 裝 置 1 1 第 一 電 極 1 2 第 二 電 極 1 3 第 二 電 極 1 4 第 四 電 極 1 5 第 五 電 極 1 6 第 7^ 電 極 1 7 觸 發 區 域 圖 2 3 A 橫 向 之特性 圖 2 3 B 縱 向 之特性 圖 2 4 A 橫 向 之特性 圖 2 4 B 縱 向 之特性 圖2 5 ^裝------訂------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適州中國Κ家標呤(C'NS ) Λ4規格(210Χ 297公釐) -18- 經濟部中央標革局另工消赀合作社印製 A 7 _B7_ 五、發明説明(16 ) 30 電子電路 圖2 6 以往技藝 圖2 7 '以往技藝 3 電子電路 圖2 9 以往技藝 ' 3 電子電路 圖3 0 以往技藝 3 電子電路 圖3 3 以往技藝 3 電子電路 較佳實施例之詳細說明 以下將詳細敘述本發明之較佳實施例並參考附圖。 如圖1A,IB,2A及2B所說明者,三終端電湧 保護裝置,其爲本發明第一實施例,其含有許多ρ η ρ η 或η ρ η ρ閘流管,並有第一電極1 1及第二電極1 2備 於其前表面上,尙有第三電極1 3備於其後表面上。此電 湧保護裝置1 0有一η型第一半導體層!!:。,其亦作爲基 底。一對Ρ型第二及第三半導體層ρ 213及ρ 3。在半導體層 η 之前表面上形成而在其上暴露並且彼此分開。此外, 第四半導體層η 40及Π 4Q在半導體層ρ 2。及p 3Q之外側 表面上形成而在該處暴露,且由層Ρ 20及Ρ 3。所包封。此 外,第五半導體層Ρ 50及Ρ 50形成於η型第一半導體層 η 10之後表面上而在該處暴露並面對該上述之第四半導體 本紙张尺度適川十國1¾家標彳(('NS ) Λ4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 -19- 經滴部中夾標準局员工消费合作.1'1印*''4 A7 _____B7___五、發明説明(17 ) 層Γ14。及Π40。同理,第六半導體層P6。及P6。形成於 η型第一半導體層n 1。之背表面上並自該處暴露以及面對 上述之第二及第三半導體層ρ 2 〇及ρ 3。。 第一電極1 1係由將第二半導體層p2Q及由層ρ2〇在 其外表面包封之第四半導體層η 4〇予以短路而形成。此外 ’第二電極1 2之形成係將第三半導體層ρ 3〇及由層ρ3〇 在外表面所包封之第四半導體層η 40予以短路而形成。此 外,第三電極1 3之形成係將第五半導體層ρ5〇及ρ5〇, 第六半導體層η 及η 6。及其外側表面之第一半導體層 η 1()予以短路。此外,一絕緣氧化薄膜備於η型第一半導 體層η ίο (未示出)之每一前及後表面上,該層亦作爲一 基底,如圖2 1 Α及2 1 Β所說明者(稍後再說明)。其 與圖 11A,11B,15A,15B,17A 至 20B 中之電湧保護裝置相同,以下再作說明。 如圖3所示,此種構型之電湧保護裝置1 0連接至電 子電路30之預備及,如SLIC之IC連接至線路L:及 L2。在一負過壓電湧加至線路1^1及1^2上,如所加之電 壓超過半導體層n 1Q及半導體層p 2〇或p 3。間接點之抵 抗電壓,將造成擊穿,如圖4之V - I特性圖之實線所示 。此外,當所加電壓到達擊穿電壓Vb。,造成電極1 1及 1 3或電極1 2及1 3間之連續導電。 對此之下,當一正電壓加至線路Lt &L2,半導體層 p2Q或P3〇至半導體層n 1Q受到前向偏壓。在此之後, 在電極12及13之間或電極11及13間之造成連續導 本紙張尺度ίί州中國K家標々((’NS ) Λ4現格(2I0X 297公釐) .2〇 _ n ^^^1 —^^1 I - —^^1 ^^^1 ^^^1 \ 士 1/, —^^1 nn HI i^n - 『 -a (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(18 ) 電。由於上述之導電結果,電湧電流不會流入電子電路 3 〇內,但只流入地G。結果,電子電路3 0得以受到保 護。此外,在電湧進入線路Li及1^2時,在第一及第二電 極1 1及1 2之間的半導體層n" ’ P2〇,nx。及p30 之形成有一雙向閘流管結構。因此,在線路L 1及1^ 2之間 有一閘流管工作,故電湧已被吸收。 經滴部中央標準局ΜΗ消费合竹.社印於 (請先閱讀背面之注意事項再填寫本頁) 圖5A,5B,6A及6B說明本發明第二個實施例 。在此實施例中,三終端電湧保護裝置1 〇包含許多 Ρ η ρ η或η ρ η p閘流管,並有第一電極1 1及第二電 極1 2備於其前表面,並有一第三電極1 3備於其背後表 面上。此電湧保護裝置1 〇有一 η型第一半導體層η 1〇, 其亦作爲一基體。一對ρ型第二及第三半導體層口^:及 Ρ 形成於此半導體層η 1()之前表面而在其上暴露並彼此 隔開。再者,一 11型第四半導體層η4ι +及一ρ型半導體 層Ρ22 + +形成於此半導體ρ21+之外側表面,並自該處暴 露而由層ρ21+所包封。此外,一 η型第四個半導體層 η 42 +及一ρ型半導體層ρ 32 + +在此半導體層ρ 3〆之外 表面上形成並在該處暴露,並由層Ρ 3 1+所包封。 一對Ρ型第五半導體層ρ51+及ρ51 + +,及一對η型 第六半導體層η61+及η61+在η型第一半導體層111()之 後表面上形成,其方式爲在該處暴露出來並彼此分開。此 外,Ρ型半導體層ρ52 +及ρ52 +形成於第五半導體層 ρ51+及ρ51+之外表面上,並在該處暴露,並由層 Ρ 51+及Ρ 51+包封起來。 本紙張尺度適州巾家標今(rNS ) Λ4規格(210X 297公釐) -21 - 經濟部中央標準局Μ工消贽合竹社印裝 A7 B7 五、發明説明(19 ) 第一電極1 1之形成係將第二半導體層P22 + +及半導 體層η 4 1 +及由層P 2 1 +在其外側表面包封之半導體層 Ρ22 + +:予以短路而形成。此外’第二電極1 2之形成係將 第二半導體層p 31+及半導體層η.42 +及Ν32 +予以短路 而形成,該層η 42 +及η 32 +係由第三半導體層Ρ 31+在 其外側表面包封。此外,第三電極1 3係將一對ρ型第五 半導體層?51+及Ρ5〆及半導體層Ρ52 + +及ρ52 + +予 以短路而形成,彼等係由此等半導體層Ρ 51+及Ρ 51+及 一對η型在其外側表面上之第六半導體層η 6:1+及n 6i + 所包封。 在第二個實施例之情況下,在保護裝置之前表面部分 ’半導體層P22+ + ’被第二半導體層P21+所包封’在層 P21 +中形成,及半導體層p32 + +,被第三半導體層 P3:l +所包封,在層p31+中形成。此外’在保護裝置之 背表面部分,形成一對第六半導體層n61 + n61+。此外 ,被第五半導體層P51+及P51+包封之半導體層P52 + + 及p52 + +分別形成於層p51+及P5〆中。因此,與第一 個實施例比較,電湧保護裝置之電湧保護特性,在第二個 實施例中已有改進。關於另一特性,第二個實施例之操作 與第一個實施例之操作相似。因此,其操作情況不再重述 0 在如圖1A,IB,5A及5B說明之第一及第二實 施例之情況下,令Wi代表第二半導體層p2。或p21+與 第三半導體層p 3 〇或p 3 i +間之距離。此外,此一距離 本紙依尺度適川屮國β家標( (’NS ) Λ4规格(2丨〇x 297公釐) 22- (請先閱讀背面之注意事項再填寫本頁) 装. *11 A7 A7 經淖部中夾櫺枣-"貨工消阶合作社印皙 ---------- 五、發明説明(20 ) W1最好小於或等於第五半導體層P 50或p 51 +與第三半 導體層P3Q或P31_間之距離12,該層與第五半導體層 面對,及第五半導體層P 5Q或P 51+與第二半導體層P 20 或P21+間之距離W3,該層與第五半導體反面。 此外,最好第一電極_1 1及第二實施例間之部分執行 擊穿作業以響應第一及第二實施例之過壓。擊穿作業:係 指一作業,其中一耗盡層(令後,耗盡層之範圍以w P代表 )與第三半導體層p3Q連接,該耗盡層係在一過壓加至第 二半導體層P 2。中之電湧保護裝置1 0時所產生。圖1 A 及5A顯示一狀態,即在第二半導體層p2Q及p21 +中之 耗盡層界13與第三半導體層p 3〇及p 31之耗盡層連接。 設定使W1,W2及W3之關係爲Wl$W2,及WlS W3,或設定電湧保護裝置使電極1丨及公間之部分執行擊 穿作業以響應一過壓,即使線路Li &L2不均勻及電湧經 由L i到達保護裝置之瞬間與經由L 2到達保護裝置之瞬間 有差異,閘流管作業及一擊穿作業可在極高速度下執行於 電湧保護裝置,與在線路L :及1^ 2間執行閘流管作業相比 較,電路可以得到保護。 最好上述之耗盡層範圍wP及上述距離Wl,w2&w3 能符合下列之不等式(1 ):
Wp<Wi^W2 = W3 圖7 A及7 B顯示本發明之第三個實施例,圖8 A及 (請先閱讀背面之注意事項再填寫本頁) 裝 ,ιτ 张尺度Μ川家標今(CNS ) Λ4現格(210X 297公釐) 〇〇 A7 B7五、發明説明(21 ) 8 B說明說明本發明之第四個實施例。在此等實施例之下 一 n型第七半導體層η7(3,其與第一半導體層η 爲相同 之傳導方式並較層η 1()之雜質濃度爲高,該層η 在η型 第一半導體層η 1。之表面上形成。此第七半導體層η 7。之 形成較第二及第三半導體層(p2Q及p3Q)或(p^+及 P21 + )爲厚,並包封此等層(P2。及P3D)或(P21 + 及 P 3 1 + )。 以此種構型,電湧保護裝置導電之擊穿電壓之決定取 決於第七半導體層n7Q之基底摻雜密度(或載體濃度)而 定。第一半導體層η 1。可以變爲最佳而不致降低載體之擴 散長度至很小,並與擊穿電壓無關,即同時接收基底之串 聯電阻(即半導體層n i q )。 圖9A及9 B說明本發明之第五個實施例。圖1 〇A 及1 0 B爲本發明之第六個實施例,在此等實施例中,一 η型第七個半導體層η 7。,其與第三及第四個實施例之對 應層n7Q相似,該層n7o係在n型第一半導體層n10 — 之表面上形成。在第五及第六個實施例情況下,此一第七 半導體層ητ。之形成後較第二及第三半導體層(p2〇及 P30)或(p21+及p31 + )爲薄,及包封此等層(P20 及Ρ3〇)或(p21+及p31 + ),並使第二及第三半導體 層(P2Q及P3Q)或(p21+及P31 + )與第一半導體層 η 1 〇接觸。 以此種構型,在基底與半導體層間之接點之耗盡層係 形成於基底區域中,其中之摻雜密度或濃度甚低。因此, (請先閱讀背面之注意事項再填寫本頁) 裝_ ,1Τ 本紙张尺度適州中阀1¾家棍彳((’NS ) Λ4規枋(210X297公釐) -24- A7 B7 五、發明説明(22 ) 接點電容可大量降低。此一構型適於用於數位電路如一 I SDN (積體服務數位網路)。 再參考圖11A及11B,12A及12B,其中顯 示本發明之第七個實施例。此實施例中之雙向三終端電湧 保護裝置1 0含有許多Ρ η ρ η或η ρ η p閘流管,及有 第一電極1 1及第二電極1 2備於其前表面之上,尙有第 三電極13備於其背表面之上。此電湧保護裝置1〇有一 η型第一半導體層η 1。’其亦作爲基底之用。一對ρ型第_ 二及第三半導體層η 1(3在此半導體層η 之前表面形成後 在其上暴露並彼此分開。此外,第四半導體層η4。及η4〇 在此等半導體層P 2(D及Ρ 3(3之外側表面上形成後在該處暴 露並由層p 2Q及P 30所包封。此外,單一第五半導體層 P 50在η型第一半導體層n i。之背表面上形成並自該處暴 露並面對上述之第二及第三半導體層口 20及ρ 30。同理, 一對第六半導體層P 60及P 6。在此第五半導體層ρ 5〇之 外表面上形成後自該處暴露,但並不面對第四半導體層 η 4 〇 及 η 4 〇 ° 第一電極1 1係將由層ρ2〇在外表面上之包封之第二 半導體層Ρ2。及第四半導體層η40予以短路而形成。此外 ,第二電極1 2係將由層p3Q在其外表面包封之第三半導 體層P30及第四半導體層Π4。予以短路而形成。此外,第 三電極1 3係將第五半導體層ρ 5〇及一對第六半導體層 η 6〇及η 及在其外側表面上之第一半導體層彼此予以短 路而形成。 州屮阄阀家標彳((’NS ) Λ4規格(2丨OX297公釐 (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 A7 B7 經濟部中央標牟扃兵工消阶合作社印欠 五、發明説明(23 ) 如圖1 3所示,此一構型之電湧保護裝置1 0係連接至 電子電路3 0之預備級’該電路3 0再連接至線路L:及 L 2。在一正過壓電湧加至線路L :及匕2上之情況下,如 所加之電壓超過半導體層η 及半導體層p 2()或1) 3〇間 接點之抵抗電壓時,一擊穿電壓即已造成,如圖1 4之V - I特性曲線中之實線所示。此外當所加之電壓到達擊 穿電壓VB。,造成電極1 1及1 3間或電極1 2及1 3間 之連續導電。 對照之下,當一負電壓加至線路L 2而電壓超過 半導體層η 1 0及半導體層p 2 0或ρ 3 0間接點之抵抗 電壓,擊穿即已造成。此外,在電極1 2及1 3間或電極 1 1及1 3間造成持續傳導。此上述導電之結果,電湧電 流不會流過電子電路3 0,但流入地G中。結果,電子電 路3 0獲得保護,此外,當電湧進入線路L i及地G間之部 分,及線路L 2及地G間之部分時,而時間不同,則安排在 第一及第二電極1 1及1 2間之半導體層Π40 , P20 ’ nl〇及p30之形成可使有一雙向閘流管結構。因此 ,在線路L !及L 2間有一閘流管操作,故電湧所吸收。 圖15A,15B,16A及16B顯示本發明第八 個實施例,在此實施例之下,三終端電湧保護裝置1 〇包 括許多Ρ η ρ η或η ρ η ρ閘流管並有一第一電極1 1及 一第二電極1 2備於其前表面之上,尙有一第三電極1 3 備於其背部表面。此電湧保護裝置1 〇有一 η型第一半導 體層n 1Q,其亦作爲一基底。一對ρ型第二及第三半導體 ---------------ir------f (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適州中國拽家標彳((、NS ) Λ4现格(210X297公釐) -26- 經滴部中夾標lf局裒工消费合作社印% A7 ______B7__五、發明説明(24 ) 層p21+及p31+在此半導體層n 1Q之前表面上形成,並 在其上暴露,彼V此分開。此外,一η型第四半導體層 n 4 i +及一 ρ型半導體層ρ 22 + +在此半導體之外側表面上 形成,並自該處暴露並由層p21+所包封。此外,一η型 第四半導體層η42 +及ρ型半導體層ρ 32 +在此半導體層 ρ31+之外側表面上形成,並自該處暴露,並由層ρ31 + 所包封。 單一 Ρ型第五半導體層ρ 51+在η型第一半導體層 n to之背部表面上形成,並自該處暴露至面對上述之第二 及第三半導體層ρ21+及ρ31+。此外,一對ρ型半導體 層Ρ 52 +及ρ 52 +在此第五半導體層ρ 51 +之外側表面上 形成,而自該處暴露並由第四層Π41+及Π42 +所分別包 封。此外,一對η型第六半導體層η61+及ρ61+在此半 導體層ρ52 +及ρ52 +之外側表面上形成,並自該處暴露 及分別在半導體層ρ 22 + +及ρ 32 + +之對面》 第一電極11係由第二半導體層ρ 22 + +及半導體層 n4i+及半導體層ρ22 + +短路而形成,該等層並被層 ρ21+所包封於其外側表面。此外,第二電極12係將第三 半導體層ρ 31+及半導體層η 42 +及η 32 +予以短路而形 成,該等層被第三半導體層ρ31+在其外側表面所包封。 此外,第三電極1 3係將一 ρ型第五半導體層ρ51+及半 導體層ρ52 + +及η61 + +予以短路而形成,該等層被此半 導體層Ρ 51+在彼此之外側面所包封。 在第八個實施例情況下,在電湧保護裝置之前表面部 I I .^批衣 訂 I . .( (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適川中阈囤家標今((,NS ) /\4規格(210X 297公釐) -27- A7 A7 經濟部中央榡準局货Η消贽合作社印S私 -28- _______B7_____ 五、發明説明(25 ) ~ 分被第二半導體層pai +所包封之半導體層P22 +係在層 P21+中形成,而被第三半導體層P3i_包封之半導體層 P 2 2 + *則在層P 3 1 +中形成。此外,在保護裝置之背部表 面部分,一對被第五半導體層P 51+所包封之第六半導體 層n6l +及Π6ΐ +形成在層p51 +中。此外,半導體層 P52 + +及p52 + +被第五半導體層p51+及P51+所包封 在層pS1+及psi +中分別形成。因此,與第一個實施例 相比’電湧保護裝置之電湧保護特性在第二個實施例已有 改進。關於其他方面,即第二實施例之操作與第一實施例 相似。因此,重複之作業說明於會已省略。 在圖11A,11B,15A及15B中說明之第七 及第八個實施例之情況下,令代表第二半導體層p20 或第三半導體層p3Q或p31 +間之距離。此外,最 好此距離小於或等於第五半導體層P 5 Q或P 51+及第二半 導體層p2。或p21+間之每一距離,該層在第五半導體之 對面,及第五半導體層p5。或p51+及第三半導體層p30 或P 31+間之距離,該層在第五半導體之對面。 此外,最好第一電極1 1及第二實施例1 2間之部分 執行一貫穿作業以響應第七及第八實施例之過壓。圖 1 1A及15A顯示一種狀態,其中,第二半導體層p2〇 及p 21 +中之耗盡層wP分別連接至第三半導體層P 3。及 P 31+之耗盡層。 今設定Wl,讯2及贝3使其Wl$W2及W1SW3,或 設定電湧保護裝置使其電極11及12間部分執行一貫穿 $紙张尺度圯中‘K家掠呤U’NS ) 現格(21 OX 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂 鳄?"部中"'^^-^,、:^丁,消只合:;;::,1,印;^ A7 B7 " 一 —--—— - . 五、發明説明(26 ) 作業以響應一過壓,即使線路L 1及1^ 2之品質不太均勻而 電湧經由L !到達保護裝置之瞬間與電湧經L 2到達保護裝 置之瞬間不同,一閘流管及一貫穿作業均可靠地執行並以 極高速度在電湧保護裝置內行之,此與在閘流管在線路L 1 及L 2間執行相比較,電子電路可獲得保護。 最好上述之耗盡層之範圍wP及上述之距離Wl,W2 均可達到由上述之不等式(1 )所代表之需求。 圖1 7A及1 7 B顯示本發明之第九個實施例》圖 1'8 A及1 8 B說明本發明之第十個實施例。在此等實施 例下’ η型第七個半導體層n7〇,其與第一半導體層ηιο 爲同一導電形式並有較層n 1Q爲高之摻雜濃度,該層 η 係形成在η型第一半導體層η iq.之上。此第七個半導 體層η70之形成後可較第二及第三半導體層(Ρ2。及 'p3Q)或(ρ21+及ρ31 + )爲厚並包封此等層(ρ2。及 p3Q)或(ρ21+及ρ31+)。此外,第八半導體層η8〇 之形成後可較第五半導體層p 50或Ρ 51+爲厚並包封住第 五半導體層ρ 5 Q或Ρ 5 ^ +。 以此一構型,使電湧保護裝置導電之擊穿電壓之決定 視第七個半導體層η 7ΰ之摻雜密度(或載體濃度)而定。 第一半導體層n 1Q可爲最佳以同時採取基質之串聯電阻( 即半導體層η ίο)而不降低載體之擴散長度至很小而與擊 穿電壓無關》 此外,圖19Α及19Β說明本發明之第1 2個實施 例。在此實施例中,一 η型第七個半導體層Π7。,其與第 請先閱讀背面之注意事項再填"本頁) 訂 本紙ί艮尺度適州屮阁阀家橾準(CNS ) Λ4規格(2!0X297公釐) -29 · 經濟部中夾標準扃只工消贤合竹社印來 A7 ---- 五 '發明説明(π ) 9及1 0實施例及第8半導體層n8。,中之對應層n70相 似,此層η 形成在η型第一半導體層n id之前及後表面 °在第5及第6個實施例情況下,第七個半導體層Π7〇之 形成較第二及第三半導體層(P2D及Ρ3。)或(Ρ21+及 Ph + )爲厚並包圍此等層(P2Q&P3Q)或(ρ2〆及 Ρ 3 1 + ),並使第二及第三半導體層(P2Q及P3Q)或( PMlpa,)與第一半導體層Π"接觸。此外,第8 個半導體層n8(D形成後可較第5個半導體層p5Q或ρ51 + 爲厚並包圍此層ρ 50或Ρ 51+,並使此層Ρ 50或Ρ 51+與 第一半導體層η 1。接觸。 以此一結構,在基底及半導體層間之接點之耗盡層係 在基底區域形成,其中之摻雜密度或濃度很低。因此,接 點電容可大舉降低。此一構型適於用於如I S QN之數位 電路中。 此外,圖21Α,21Β,22Α及22Β顯示本發 明第1 3個實施例。此實施例中之雙向三終端電湧保護裝 置1 0包括許多ρ η ρ η或η ρ η ρ閘流管並有第一電極 1 1,第二電極1 2,第三電極1 3及第四電極1 4備於 其前表面上’尙有一第五電極備於其背部表面與第一及第 二電極面對’尙有第六電極1 6與第三及第四電極面對。 電湧保護裝置1 0利用一 rr型矽基底η,其亦作爲基底 1 0 a作爲開始材料。一對半導體層在基於1 〇 a之前 表面之左邊一半形成,並在該處暴露及與彼此分開。此外 ,半導體層n+形成於此等半導體層p+之外表面而自該處 本紙張尺度诚川中國1¾家標彳((’NS )/\4规梠(2丨0X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 •30· A7 B7 經消部中央標準局员-T消卟合竹.社印^ 五、發明説明(28 ) 暴露,並由層p+包封。此等半導體層n+形成之位置自圖 2 2 A之上部觀之此等半導體層並不彼此相對。與前表面 之左邊一半之情況相似,被層p+所包封之一對半導體層 P +及半導體層n+係形成在基底1 0 a之前表面之右邊一 半,並且暴露其上而彼此分開。在一對半導體層P +及半導 體層n+間之接點部分爲基質1 〇 a,備有由半導體層n 一 組成之觸發區17,其電湧容差較其他部分爲低。 爲製造上述之電湧保護裝置之表面結構,首先用Ρ型 式雜質之硼(Β)在η型矽基底1 〇 a中擴散,而形成一 Ρ η接點。工作電壓由此接點之崩潰擊穿而產生並由開始 材料之矽基底中之摻雜密度決定。另一方面,觸發區1 7 (η /)之摻雜密度較矽基底爲高,該觸發區在矽基底與 第一擴散層ρ <間之接點中形成。此觸發區1 7之形成係 由暴露一部分矽基底再擴散相同形式基底之摻雜。工作電 壓値可由此觸發區17予以控制俾使其較基質材料之密度 爲基準而決定之一値爲低。 單一半導體層Ρ +係在此半導體層η之背部表面之左邊 一半形成,該層亦作爲基底1 0 a,形成爲暴露在該處並 面對上述之半導體層ρ +。此外,一對半導體層η +在此單 一半導體層ρ 5 0之外側表面上形成,並自該處暴露,但 並不面對半導體層η + » —對半導體層η+及一對半導體層 Ρ +在半導體層η之背部表面上形成,該層亦作爲基底亦自 該處暴露。此等半導體層η +及半導體層ρ +形成之位置如 在下面觀看(圖2 2Β),則半導體層η+及半導體層ρ + (請先閱讀背面之注意事項再填寫本頁) : 、\-° 丁 本紙張尺度適州中1¾¾家標呤(rNS ) Λ4坭格(2丨ΟΧ 297公漦) A7 B7 經淖部中夾標準局βΗ消费合竹社印5* 五、發明説明(29 ) 彼此相鄰。 第一至四電極1 1至1 4之形成係將由層p+在外側表 面所包封之半導體層p+及半導體層n+予以短路而成。此 外’第五電極15係將被層p+在外側表面所包封之半導體 P+及半導體層n+予以短路而成。此外,第六電極1 6係 將~•對半導體層P+及一對半導體層n+在外側表面予以短 路而形成。 以上所述之構型,第一電極1 1與第五電極1 5間, 及第二電極1 2及第五電極間之部分形成後有一閘流管接 點結構。此外,第三電極1 3及第六電極1 6間之一部分 及第四電極1 4與第六電極1 6間之部分形成後有一 ρ η 一接點結構。此外,第三電極及第六電極1 6間之及其餘 部分’及第四電極1 4及第六電極1 6間之其餘部分形成 後爲一閘流管接點結構。 如圖2 5所示,此構型之電湧保護裝置1 〇連接至電 子電路3 0之預備級,而電路3 0則連接至線路Lx及1^2 。即’如圖2 5所說明者,第二電極1 2及第三電極1 3 連接至線路Li,第一電極1 1及第四電極1 4連接至線路 Ls,及第五電極1 5及第六電極1 6則連接至地G。此外 ’具有正溫度係數之PTC熱阻器18插入第二電極12 及第三電極1 3間之線路Li之對應線路中之一部分(即, 插入該部分之間)。同理,具有正溫度係數之PTC熱阻 器19則插入第一電極11及第四電極14間對應之線路 L 2之線路中之一部分(即插入該部分之間)。 (請先閱讀背面之注意事項再填寫本頁)
*ST 本紙張尺度適州中闽闽家標今((,NS ) Λ4规格(2丨0X2W公簸〉 -32- 經濟部中典標卑历肖工消抡合作社印*'1士 A7 ——-_上____ 五、發明説明(30 ) 圖2 3 A爲閘流管是電極1 1及電極1 2間之一部分 .之橫向V- I特性曲線。圖2 3 B爲電極1 1或1 2及電 極電極1 5間部分之縱向V- 1特性曲線圖。圖2 4A閘 流管電湧保護裝置1〇爲之電極13及電極14間之部分 之橫向V — I特性曲線。圖2 4乃爲電極1 3或1 4與電 極1 6間部之縱向V— I特性曲線。圖1 4中之擊穿電壓 Vbd2由觸發區7 (見圖2 5 )以一値所設定,該値較圖 2 3中說明之擊穿電壓値爲低。 在一正過壓電湧加至線路L 2之情況下,如該加上之電 壓高於擊穿電壓Vbd2,首先,電極1 4及電極1 6將導 電。因此,電子電路3 0得以獲得保護。如一不正常電壓 ’超過擊穿電壓Vb d 2加上一長時間,熱控器1 9將產 生熱,電阻値亦上升。因此,在線路L 2與地G之間產生電 位差。結果,如此不正常電壓超過電極1 1及1 5間之擊 穿電壓丫^^^時,電極1 1及1 5將導電,俾熱阻器1 9 可不致被損壞。 對照之下,當一負電壓加至線路1^2,電極1 3及1 6 間之ρ η接點結構立即導電,如圖2 4 B之V— 1特性曲 線所示。此一導電之結果,電子電路3 0獲得保護。如所 加之負電壓之時間太長,熱阻器1 8產生熱,電阻値亦上 升。因此,在線路及地G間有一電涖差存在。結果,如 不正常電壓超過電極1 2及1 5間之擊穿電壓Vbdl,電 極1 1及15則導電,俾熱阻器18不致被損壞。 此外’在電湧進入線路L i及地G間之部分,及進入電 (請先閲讀背面之注意事項再填寫本頁) 裝· ,?τ 本紙張尺度適州中1¾¾家標呤(CNS ) Λ4π掊(210X 297公漤) -33- 対濟部中央標隼扃負工消介合作社印來 A7 _____ B7五、發明説明(31 ) 路L 2及地G間部分之時間不同時,閘流管作業即行開始於 線路L ^及L 2與地G之間。因此,電湧被吸收。如電湧繼 續進入&閘流管作業於電極1 1,1 2間之線路L i及L 2 以吸收電湧而保護熱阻器1 8。 如上所述,在利用一般裝置情況下,二個二終端電湧 保護裝置分別連接至線路Lt及地G間之一點,及線路L2 及地G間之一點,當線路1^1及1^2係連接至電子電路如 SL I C之I C。但根據本發明之一特性,僅一個三終端 電湧保護裝置連接至該處,而非二個二終端電湧保護裝置 。因此,由於傳統電湧保護裝置間特性之變化而引起之缺 點於會已消除。結果,當電湧進入線路L t及地G間部分及 線路L2及地G間部分時,本發明之電湧保護裝置之二個閘 流器均幾乎同時工作,並吸收電湧。 另外,即使同時產生之電湧不同時間到達第一及第二 電極,因而造成二線路L t及L 2間之品質之變化,即其品 質不均勻,電子電路亦可得到保護。此係因爲一項事實, 即第一電極及第二電極間之部分之形成有一雙向閘流管結 構,因此,在線路L :及L 2間有一閘流管操作,電湧因而 被吸收。另外,由於在第一電極及第二電極間形成之雙向 閘流管結構,本發明之電湧保護裝置具有優異之效益,因 爲二個電極之間,即第一及第二電極間有一適當之工作電 壓,保持電流及電湧容差,故無操作之延遲,電湧保護裝 置亦可獲得保護而不致損壞。 雖然二終端電湧保護裝置連接至線路!^ i及地G間之一 (請先閱讀背面之注意事項再填寫本頁)
尺度適州屮S K家標^ ( (’NS ) Μ现梠(210〆297公漦) 34- 經滴部中夾標隼局货-τ·消费合竹社印f A7 ___ B7__ 五、發明説明(32 ) 點及線路L 2及地G間之一點,在使用傳統裝置情況下,當 線路1^及1^2連接至一電子電路,如SL I C之I C,發 生在傳統保護裝置中之電湧保護裝置間之特性變化,根據 本發明另一特性,該變化由本發明之電湧保護裝置予以消 除,其中係由原一三終端電湧保護裝置連接至.該處而非二 個二終端電湧保護裝置。結果,在電湧同時進入線路L 地G之間及進入線路L 2及地G之間時,本發明之電湧保護 裝置幾乎同時操作並吸收電湧。 除此以外,在使用傳統電湧保護裝置之下,二個不同 工作電壓之三終端電湧保護裝置當線路L :及1^ 2連接至電 子電路時,係連接至電子電路之預備級。但根據本發明又 一特性,使用本發明電湧保護裝置時,單一三終端電湧保 護裝置連接至該處而非二個傳統之三終端電湧保護裝置。 此不但可以方便將保護裝置倂入保護電路,並可管理電湧 保護裝置之生產及存量。 以上已敘述本發明之較佳實施例,吾人應了解本發明 並不僅限於此,其他修正對精於此技藝人士當屬可行而不 致悖離本發明之精神。 本發明之範圍由以下申請專利範圍予以決定》 (請先閲讀背面之注意事項再填寫本頁) 袈· 本紙张尺度迠州中國Κ家標呤((、NS ) 梠(2丨0 X 297公釐) .35 -
Claims (1)
- A8 B8 C8 D8 申請專利範圍 種電湧保護裝 m w 有許多ρηρη或ηρηρ閘 流管,第一及第二電極(_,12)備於其前表面上 及第三電極(1 3 )備於其1戔表面上, 其中該第一電極(1 1 )與該第三電極(1 3 )之間 一部分形成後有一閘流管結構; 其中該第一電極(1 1 )第三電極(1 3 )間一部分 之另一部分形成後有一 Ρ η接點結構; 其中該第二電極(1 2)與第三電極(1 3)間之部 分之一部分形成後有一閘流管結構: 其中該第二電極(1 2 )與第三電極(1 3 )間一部 分之另一部分形成後有一Ρη接點結構;及 其中該第一電極(1 1 )與第二電極(1 2 )間之一 部分形成後有一雙向閘流管結構。 2 .如申請專利範圍第1項之電湧保護裝置,其尙包含 (請先閎讀背面之注意事項再填寫本頁) 裝· 1T· 該層爲一基底 經濟部中央*隼局員工消費会作fi中装 一 η型或ρ型第一半導體層( 一對Ρ型或II型第二及第三半導體層(Ρ20,ρ30) 於第一半導體(ηι〇)之前表面上形成後自該處暴露且彼 此分開; η型或ρ型第四半導體層(Π4〇 ’ n4Q)在第二及第 三半導體層(p2Q,P3Q)之外側表面上形成後在該處暴 露並由第二及第三半導體層(P2Q ’ P30)分別包封; 第五半導體層(P50 ’ P50)在該第一半導體層( 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) -36- 經濟部中央樣準局員工消費合作钍印裝 A8 B8 C8 D8六、申請專利範圍 n 1Q)之後表面上形成並自該處露出而與該第四半導體層 (n4Q,n4Q)成對面;及 第六半導體層(η6〇,η6〇)在第一半導體層( n 1Q)之背面上形成,並自該處露出,與第二及第三半導 體層(p2Q,P3Q)成對面, 其中之第一電極(1 1 )係將第二電極(P2。)及第 四半導體層(Π40)予以短路而形成,該層(n4Q)由第 二半導體層(P 在第二及第四半導體層之外側表面所 包封, _•該第二電極(1 2)係將第三半導體層(P3Q)及第 四半導體層(n4D)予以短路而形成,該層(Π40)由第 三半導體層(P3G)在第三及第四半導體層之外側表面所 包封;及 其中該第三電極(1 3 )係將第五半導體層(p5〇, p5Q)及第一半導體層(n1Q)在第一及第五半導體層( 111。,P5Q)之外側表面予以短路而形成。 3 .如申請專利範圍第1項之電湧保護裝置,尙包括: 一 η型或P型第一半導體層(n1Q),其爲一基底; 一對P型或η型第二及第三半導體層(p21+, p31 + )在第一半導體層(_n1[5)之前表面上形成而自該 處暴露並彼此分開; 一 η型或P型第四半導體層(n41 + )及一p型或η 型半導體層(Ρ22+)在該第二半導體層(ρ21 + )之外 側表面形成,並在該處暴露,並由該第二半導體層( (請先閲讀背面之注意事項再填寫本頁) 裝- *tT 本紙张尺度逋用中鬮國家標準(CNS ) A4規格(210Χ29?公釐) -37- 經濟部中央揉準局負工消費合作社印裝 A8 B8 C8 _ D8 ______ 々、申請專利範圍 p 2 1 + )所包封: 一 η型或p型第四半導體層( n42 + )及一 P型或η 型半導體層(Ρ32 + )在第三半導體層(ρ3ι + )之外側 表面上形成,並自該處暴露,並由第三半導體層(Ρ31 + )所包封; 一對Ρ型或η型第五半導體層(Ρ51+,ΡΜ + )及 —對η型或ρ型第六半導體層(ρ61+,·ρ61 + )在第一 半導體層(η 1<5)之背表面上形成,並自該處暴露而彼此 分開; ρ型或η型半導體層(η52 + +,η52 + +)於該對第 五半導體層(η51+,η51 + )之前表面上形成,並自該 處暴露而由該第五半導體層(η51+,η51 + )所包封; 其中,該第一電極(1 1 )係將第二半導體層( ρ21 + )及第四半導體層(η41 + )及半導體層(ρ22 + )予以短路而形成,該層(ρ22+)由第二半導體層( ρ21+)在第二及第四半導體層之外表面所包封, 其中該第二電極(1 2 )係將第三半導體層(ρ31 + )及第四半導體層(η41 + )及半導體層(ρ32+)予以 短路而成,該層(ρ32 + )由第三半導體層(ρ31 + )在 第二及第四半導體層外表面上所包封,及 其中該第三電極(1 3 )係將一對第五半導體層( Ρ 5 1 + * ρ5ι + )及該半導體層(ρ52 + +,ρ52 + +)及 一對第六半導體層(ρ61+,ρ61 + )在該半導體層上外 側表面上予以短路而形成。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意^項再填寫本頁) 裝. •1Τ -38- 經濟部4-央橾隼局員工消費合作社印裂 A8 Βδ C8 D8__、申請專利範圍 4 .如申請專利範圍第2項之電湧保護裝置,其中在第 二半導體層(P2G或P21 + )及第三半導體層(P 3。+或 P 3 i + )間之距離(W :)小於或等於第五半導體層( p5〇或p51 + )及第二半導體層(P20或Pn。間之距 離(w2),該層與第五半導體層(P5。或PM + )相對 ,及小於或等於第五半導體層(.P5。或?51 + )與第三半 導體層(P32或P31 + )間之距離() ’該層與第五 賴!琴 半導體層(p5。或p51 + )相對。II 5.如申請專利範圍第1 一 4項 ,其中該第一電極(1 1 )'及第二電纏鱗: 分適於執行一貫穿作業以響應一過壓 6 ·如申請專利範圍第2 - 4項一項之電湧保護裝 置,其中一第七半導體層 項之電湧保護裝置 2 )間之一部 了 〇)與 pi m 半導體層 10·)係相同傳導形式,其雜質密度較第一半導體層爲高 該層(n7Q)在第一半導體(n1D + )之一表面上形成 7 .如申請專利範圍第6項之電湧保護裝置,其中該第 七半導體層(Π 7D)較第二及第三半導體層(P 20, Ρ30或〇21+或?31 + )爲厚,並包封該第二及第三半導 體層(Ρ ρ 3 0 或 Ρ 2 1 + 或 p 8 .如申請專利範圍第6項之電湧保護裝置,其中該第 七半導體層(Π7。)較第二及第三半導體層(ρ20, P3Q或p2l+或Ρ31 + )爲厚並包圍該該第二及第三半導 體層(P2〇 ’ P3Q或Ρ2〆,ρ31 + )及包圍該第二及第 本紙張尺度適用中國國家棣準(CNS )八45祕(21〇χ297公着) (請先閲讀背面之注意事項再填寫本頁) 裝. 订 -39- 六、申請專利範圍 三半導 二及第 五半導 9 η ρ η 前表面 其 部分, 分及第 A8 B8 C8 D8 體層(P2Q,ρ3。或 ρ21+,ρ 三半導體層(Ρ 2 Q,Ρ 3。或Ρ 2 體層(Πιο)接觸。 .一種雙向電湧保護裝冑_ P 及使該第 :+ )與第 有許多ρ η ρ η或 i r- ^ ϋ.; fl 流管,第一及第二( 1 1,1 2 )備於其ten 上’及〜第三電極(1 Γ)在其後表面上, 中該第-電極(1 1 )及第三電極(1 3 )間之一 該第二電極(1 2 )及第三電極(1 3 )間之一部 一電極(1 1 )與第二電極(1 2 )間之一部分有 P閘 一雙向閘流管結構。 1 0 .如申請專利範圍第1項之雙向電湧保護裝置 尙含 —η型或ρ型第一半導體層(n i 〇 ),該層爲一基底 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印装 ~對P型或η型第二及第三半導體層(P2Q,p30) 在該第一半導體層(n 1Q)之前表面上形成,並自該處暴 露而彼此分開; η型或ρ型第四半導體層(n4Q,n4Q)在該第二及 第三半導體層(p2Q,p3Q)之外側表面上形成並自該處 暴露,並被該第二及第三半導體層(p2。,p3Q)分別包 封; 單一 ρ型或η型第五半導體層(P 在該第一半導 體層(n lfl)之背表面上形成後自該處暴露,並與該第二 及第三半導體層(P2Q,p3〇相對; 本紙張尺度逋用中國固家標準(CNS } A4規格(210X297公釐) -40- A8 B8 C8 D8 六、申請專利範圍 一對η型或p型第六半導體層(n6。,n6Q)在該第 五半導體層(n 1(J)之外側表面上形成後在該處暴露,但 不與該第四半導體層(P4。,P4。)相對, 其中該第一電極(ii)係將第二半導體層(P2Q)及 該第四半導體層(Π4。)予以短路而形成,該層(n4〇) 被第二半導體層(P 2Q )在第二及第四半導體層之外表面 所包封, 其中之第二電極(1 2 )係將該第三半導體層(p30 )及第四半導體層(Π4。)予以短路而形成,該層(Π40 )係由第三半導體層(p3Q)在第三及第四半導體層之外 側表面包封,及 其中之第三電極(1 3 )係由第五半導體層(p5〇) 及該對第六半導體層(n6。及n6Q)在該第五及第六半導 體層之外側表面上予以短路而形成。 1 1 .如申請專利範圍第9項之雙向電湧保護裝置,尙 含: —η型及p型第一半導體層(n1Q),其爲一基底; 經濟部中央標準局負工消費合作社印袈 (請先閲讀背面之注意事項再填寫本頁) —對P型或η型第二及第三半導體層(p21+, p31 + )在該第一半導體層.(n1Q)之前表面上形成,並 自該處暴露而彼此分開; 一 η型或p型第四半導體層(n41 + )及一 p型或η 型半導體層(Ρ22 + )在該第二半導體層(ρ21 + )之外 側表面上形成,並自該處暴露,並由該第二半導體層( Ρ 2 ! + )分gij包封; 本紙張尺度適用f國國家揉準(CNS ) A4規格(210X297公釐) -41 - 經濟部中央棣準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 一 η型或p型第四半導體層(n42 + )及一 p型或η 型半導體層(Ρ32 + )在第三半導體層(ρ31 + )之外側 表面上形成,並自該處暴露,及由第三半導體層(ρ31 + )分別包封; 單一 Ρ型或η型第五半導體層(ρ51 + )在第一半導 體層(n1Q)之背表面上形成,並自該處暴露,而與第二 及第三半導體層(P 2 i +,P 3 i + )相對; —對P型或η型半導體層(n52 + +,n52 + +)在第 五半導體層(n51 + )之外側表面上形成,並自該處暴露 ,並與第四半導體層(η41+,Π42 + )彼此相對; 一對P型或η型第六半導體層(n61+,n61 + )在 第五半導體層(p51 + )之外側表面上形成,並自該處暴 露,而與該半導體層(P22++,P32 + +)相對, 其中之第一電極(1 1 )係將第二半導體層(p21 + )及該第四半導體層(n41 + )及半導體層(p22+)予 以短路而形成,該層(p22 + )被第二半導體層(p21 + )在第二及第四半導體層在外側表面所包封, 其中之第二電極(1 2 )係將第三半導體層(p31 + )及第四半導體層(Π42 + )及半導體層(p32 + )予以 短路而形成,該層(p32 + )由第二及第四半導體層在外 側表面所包封,及 其中之第三電極(1 3 )係將該第五半導體層( p51 + )及該半導體層(p52 + +,n61 + )在該半導體層 之外側表面上予以短路而形成。 (請先聞讀背面之注意事項再填寫本頁) 裝. 、ϊτ 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) -42- 六、申請專利範圍 經濟部中央標準局員工消费合作社印裝 1 2 .如申請專利範圍第1 1項之雙向電湧保護裝置, 其中’在第二半導體(P2Q或P22 — )及第三半導體層( P “或p3l + )間之距離(Wl)係小於或等於第五半導 體層(P5〇或p51 + )及第二半導體層(P2。或P21 + ) 間之距離(w2),該層(ρ2。或p21 + )與第五半導體 層(P5Q或ρ5ι + )相對),及第五半導體層(P50或 P51 + )與第三半導體層(P3Q或P31 + )間之一距離( w 3 } ’該層(P30或p31 + )與第五半_||層(p 5 〇或 P 5 i + )對面。 13.如申請專利範圍第9 — 12 保護裝置,其中該第一電極(1 1 ) j 間部分適於一貫穿作業以響應一過壓。 1 4 .如申請專利範圍第1 〇 — 1 2項中 電湧保護裝置,其中之第七半導體層(n7〇 體層(n8〇)與第一半導體層(n1〇 式,但其雜質密度較第一半導體層爲高,該二半導體層係 在第一半導體層(n 1Q+)之前及後表面上形成。 1 5 .如申請專利範圍第1 4項之雙向電湧保護裝置’ 其中該第七半導體層(n7Q)較第二及第三半導體層( p2Q,P3。或p21+或P31+)爲厚並包封該第一及第二 半導體層(P20,P3Q或P21+或P31 + ) ’其中之第八 半導體層(n8Q)較第五半導體層(P50)或(+ ) 爲厚,並包封該第五半導體層(P5Q)或(p51 + )° 1 6 .如申請專利範圍第1 4項之;4雙向電湧保護裝置 I ®項之雙向電湧 極(1 2 ) 肩1S! 一項之雙向 ~ T八半導 )爲相同之傳導形 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家揉準(CNS)A4規格(21〇 x 297公董) -4 3- 經濟部中央標準局負工消費合作社印袋 Α8 Β8 C8 D8 六、申請專利範圍 ,其中該第七半導體層(Π70)較第二及第三半導體層( P2。’ P3Q或p21+或p31 + )爲厚,並包圍該第二及第 三半導體層(P2。,p3Q或P21+,p31 + )及使該第二 及第三半導體層(P2Q,P3Q或p21+,P31+)與第一 半導體層(n1Q)接觸,及其中之第八半導體層(118〇) 較第五半導體層(p5Q)或(p51 + )爲薄,及包圍該第 二及第三半導體層(P2Q,p3Q或p21+,P31 + )及使 該第二及第三半導體層(p2D,p3D或p21+,p31 + ) 與該第一半導體層(nu )'\接^觸》 1 7 種電湧保護裝有許多ρηρη或npnp 閘流管,第一及第二,第三皮寒.四電極(1 1,1 2, 13,14)備於其前表面上,並有一第五電極(15) 備於其背表面之上,其方式爲與第一及第二電極相對,及 有一第六電極(1 6 )備於其背表面上與該第三及第四電 極相對, 其中之第一電極(1 1 )與第五電極(1 5 )間之一 部分,及第二電極(1 2)與第三電極(1 5 )間之一部 分形成後有一閘流管結構, 其中該第三電極(1 3 )及第六電極(1 6 )間部分 之一部,該第四電極(1 4)及該第六電極(1 6 )間一 部分之一部形成後有一 Ρ η接點結構,及 其中該第三電極(1 3 )與第六電極(1 6 )間部分 之另一部’及第四電極(1 4)及第六電極(1 6 )間部 分之另一部形成後有一閘流管接點結構,及 本紙張尺度適用中國國家榇準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) ^裝 訂 -44 - 8 8 8 8 ABCD 六、申請專利範圍 其中一觸發區(17),其保持電壓較其他部分之保 持電壓爲低,該觸發區備於一接點部分之一部以供決定第 三電極(1 3 )及第四電極(1 4)間之前向保持電壓。 (請先閲讀背面之注意事項再填寫本頁) 裝 經濟部中央標準局員工消費合作社印装 本紙痕尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) -45-
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21725297 | 1997-08-12 | ||
JP21725197 | 1997-08-12 | ||
JP27110297 | 1997-10-03 | ||
JP10110741A JPH11168222A (ja) | 1997-08-12 | 1998-04-21 | サージ防護素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396631B true TW396631B (en) | 2000-07-01 |
Family
ID=27469841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087111362A TW396631B (en) | 1997-08-12 | 1998-07-13 | Surge protection device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH11168222A (zh) |
KR (1) | KR19990023215A (zh) |
TW (1) | TW396631B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI736459B (zh) * | 2020-10-30 | 2021-08-11 | 元耀科技股份有限公司 | 瞬變電壓抑制裝置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
CN109148432A (zh) * | 2017-06-15 | 2019-01-04 | 上海韦尔半导体股份有限公司 | 浪涌保护器及其制作方法 |
CN110600545B (zh) * | 2019-10-09 | 2023-08-11 | 上海韦尔半导体股份有限公司 | 一种双向晶闸管及电子产品 |
-
1998
- 1998-04-21 JP JP10110741A patent/JPH11168222A/ja not_active Withdrawn
- 1998-07-13 TW TW087111362A patent/TW396631B/zh active
- 1998-07-16 KR KR1019980028955A patent/KR19990023215A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI736459B (zh) * | 2020-10-30 | 2021-08-11 | 元耀科技股份有限公司 | 瞬變電壓抑制裝置 |
Also Published As
Publication number | Publication date |
---|---|
JPH11168222A (ja) | 1999-06-22 |
KR19990023215A (ko) | 1999-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW473977B (en) | Low-voltage triggering electrostatic discharge protection device and the associated circuit | |
TW388118B (en) | Semiconductor device | |
US3512058A (en) | High voltage transient protection for an insulated gate field effect transistor | |
US3728591A (en) | Gate protective device for insulated gate field-effect transistors | |
TW200405541A (en) | Electrostatic discharge protection element | |
TW200915537A (en) | Electrostatic discharge protection devices and methods for fabricating semiconductor devices including the same | |
TWI782953B (zh) | 混合過電壓保護裝置及部件 | |
TW404066B (en) | Semiconductor device with evaluation MISFET | |
TW396631B (en) | Surge protection device | |
TW516179B (en) | Field oxide device with zener junction for electrostatic discharge protection and other applications | |
KR101414777B1 (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
TW445627B (en) | Electrostatic discharge buffer apparatus | |
TW201244047A (en) | Electrostatic discharge protection circuit | |
EP2076926B1 (en) | Method of forming a high breakdown voltage diode | |
TW426998B (en) | Layer-stacked integrated circuit structure | |
CN111540711B (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
TW473978B (en) | Low-voltage triggered electrostatic discharge protection circuit | |
TW548846B (en) | Thyristor structure and overvoltage protection arrangement having such a thyristor structure | |
JP2655575B2 (ja) | サージ防護素子 | |
CN113540072A (zh) | 静电放电保护装置和形成静电放电保护装置的方法 | |
TW390013B (en) | Serially connected diode structure with triple well and method for producing the same | |
TW407349B (en) | Input buffer with electrostatic discharging function | |
US20220246749A1 (en) | Electrostatic discharge protection devices and methods for fabricating electrostatic discharge protection devices | |
TW391061B (en) | Electrostatic discharge protection device for different power supply |