CN109148432A - 浪涌保护器及其制作方法 - Google Patents

浪涌保护器及其制作方法 Download PDF

Info

Publication number
CN109148432A
CN109148432A CN201710453172.8A CN201710453172A CN109148432A CN 109148432 A CN109148432 A CN 109148432A CN 201710453172 A CN201710453172 A CN 201710453172A CN 109148432 A CN109148432 A CN 109148432A
Authority
CN
China
Prior art keywords
type trap
groove
type
trap
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710453172.8A
Other languages
English (en)
Inventor
胡勇海
纪刚
诸舜杰
钟添宾
顾建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN201710453172.8A priority Critical patent/CN109148432A/zh
Publication of CN109148432A publication Critical patent/CN109148432A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种浪涌保护器及其制作方法。浪涌保护器包括晶闸管，晶闸管包括：N型半导体衬底、第一P型阱、第一N型阱，第二P型阱和第二N型阱；所述N型半导体衬底的顶部设有第一凹槽，所述第一P型阱设于所述第一凹槽中，所述第一N型阱设于所述第一P型阱中；所述第一N型阱作为所述晶闸管的阴极区；N型半导体衬底的底部设有第二凹槽，第二凹槽位于所述第一凹槽下方，第二P型阱位于所述第二凹槽中；第二P型阱沿第二P型阱的截面的宽度方向设有通孔，所述第二N型阱设于所述通孔中；当所述晶闸管导通时，所述第二N型阱用于收集所述阴极区发射的电子。本发明能有效减轻三极管与晶闸管之间的干扰问题，且大大减小了浪涌保护器的版图面积。

Description

浪涌保护器及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种浪涌保护器及其制作方法。
背景技术
SPD(浪涌保护器)用于信号传输线的浪涌及静电保护，它具有设计简单，防浪涌和静电能力高，性能稳定等特点。现有技术中，SPD的触发三极管及晶闸管在一块晶圆上实现，互相之间有开启及闭合的干扰的问题。目前，为了减轻干扰问题，一般的做法是将三极管与晶闸管尽可能的分开。而将三极管及晶闸管之间的距离设置的较大，虽然使得干扰问题相对减轻，但版图的面积浪费很大，器件的浪涌能力牺牲明显，芯片的成本也会相应增高。且干扰问题非常敏感，简单的用距离来解决不稳定，容易产生应用出错。
可见，现有技术中，通过增加三极管及晶闸管之间的距离来减轻干扰问题是以牺牲浪涌能力及增大版图面积为代价的，且效果不佳。
发明内容
本发明要解决的技术问题是为了克服现有技术中通过增加三极管及晶闸管之间的距离来减轻干扰问题是以牺牲浪涌能力及增大版图面积为代价的缺陷，提供一种浪涌保护器及其制作方法。
本发明是通过下述技术方案来解决上述技术问题：
一种浪涌保护器，包括晶闸管，其特点在于，所述晶闸管包括：
N型半导体衬底、第一P型阱、第一N型阱，第二P型阱和第二N型阱；
所述N型半导体衬底的顶部设有第一凹槽，所述第一P型阱设于所述第一凹槽中，所述第一N型阱设于所述第一P型阱中；所述第一N型阱作为所述晶闸管的阴极区；
所述N型半导体衬底的底部设有第二凹槽，所述第二凹槽位于所述第一凹槽下方，所述第二P型阱位于所述第二凹槽中；
所述第二P型阱沿所述第二P型阱的截面的宽度方向设有通孔，所述第二N型阱设于所述通孔中；
当所述晶闸管导通时，所述第二N型阱用于收集所述阴极区发射的电子。
较佳地，所述第二P型阱的宽度大于所述第一P型阱的宽度。
较佳地，所述浪涌保护器还包括三极管，所述三极管与所述晶闸管共用所述N型半导体衬底；
所述三极管还包括：第三P型阱、第三N型阱和第四N型阱；
所述N型半导体衬底的底部设有第三凹槽，所述第三凹槽与所述第二凹槽之间的距离小于0.5mm，所述第三N型阱设于所述第三凹槽中；
所述N型半导体衬底的顶部设有第四凹槽，所述第四凹槽位于所述第三凹槽上方；所述第三P型阱设于所述第四凹槽中，所述第四N型阱设于所述第三P型阱中。
较佳地，所述第二N型阱的厚度小于所述第二P型阱的厚度。
较佳地，所述第二P型阱中设有多个第二N型阱，所述多个第二N型阱呈阵列排列；
所述第二N型阱为正方形。
较佳地，所述第二P型阱中设有多个第二N型阱，相邻两个第二N型阱之间的距离相等；
所述第二N型阱为长方形。
本发明还提供一种浪涌保护器的制作方法，其特点在于，所述制作方法包括以下步骤：
S1、在N型半导体衬底的顶部制作第一凹槽，在所述第一凹槽中设置第一P型阱；
在N型半导体衬底的底部制作第二凹槽，在所述第二凹槽中设置第二P型阱；
所述第二凹槽位于所述第一凹槽下方；所述第二P型阱上沿第二P型阱的截面的宽度方向设有通孔；
S2、在第一P型阱和通孔中分别进行N预沉积处理或N离子注入处理；
S3、在第一P型阱和第二P型阱中分别进行N高温扩散处理，以在第一P型阱中形成第一N型阱，在通孔中形成第二N型阱。
较佳地，所述第二P型阱的宽度大于所述第一P型阱的宽度。
较佳地，步骤S1还包括：
在N型半导体衬底的底部制作第三凹槽，在所述第三凹槽中设置第三N型阱；在N型半导体衬底的顶部制作第四凹槽，在所述第四凹槽中设置第三P型阱；
步骤S2还包括：
在第三P型阱中进行N预沉积处理或N离子注入处理；
步骤S3还包括：
在第三P型阱中进行N高温扩散处理，以在第三P型阱中形成第四N型阱；
所述第四凹槽位于所述第三凹槽上方；
所述第三凹槽与所述第二凹槽之间的距离小于0.5mm。
较佳地，在步骤S3之后，还包括：
S4、在N型半导体衬底的顶部和底部进行金属化处理。
本发明的积极进步效果在于：本发明能有效减轻三极管与晶闸管之间的干扰问题，且大大减小了浪涌保护器的版图面积。
附图说明
图1为本发明实施例1的浪涌保护器的电路示意图。
图2为本发明实施例1的浪涌保护器的部分内部结构示意图。
图3为本发明实施例1的浪涌保护器的第二P型阱的第一种设置方式下的部分仰视图。
图4为本发明实施例1的浪涌保护器的第二P型阱的第二种设置方式下的部分仰视图。
图5为本发明实施例1的浪涌保护器的第二P型阱的第三种设置方式下的部分仰视图。
图6为本发明实施例1的浪涌保护器的第二P型阱的第四种设置方式下的部分仰视图。
图7为本发明实施例1的浪涌保护器的第二P型阱的第五种设置方式下的部分仰视图。
图8为本发明实施例1的浪涌保护器的第二P型阱的第六种设置方式下的部分仰视图。
图9为本发明实施例1的浪涌保护器的第二P型阱的第七种设置方式下的部分仰视图。
图10为本发明实施例2的浪涌保护器的制作方法的流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图1所示，本实施例的浪涌保护器包括多个保护单元，每个保护单元包括三极管、晶闸管和二极管。具体的，参见图2，晶闸管包括N型半导体衬底1(也即图2中的n-substrate)、第一P型阱2(也即图2中的第二PW)、第一N型阱3(也即图2中的NWL+NPS)、第二P型阱4(也即图2中的PWB)和第二N型阱5(也即图2中的NW)。N型半导体衬底1的顶部(也即浪涌保护器的正面)设有第一凹槽，第一P型阱2设于第一凹槽中，第一P型阱作为所述晶闸管的触发区。第一N型阱3设于第一P型阱2中，第一N型阱作为晶闸管的阴极区。N型半导体衬底1的底部(也即浪涌保护器的背面)设有第二凹槽，第二凹槽位于第一凹槽下方，第二P型阱4位于第二凹槽中，第二P型阱作为晶闸管的阳极区。第二P型阱沿第二P型阱的截面的宽度方向设有通孔，第二N型阱5设于通孔中。其中，第二P型阱的宽度W1大于第一P型阱的宽度W2。第二N型阱的厚度H1小于第二P型阱的厚度H2。
本实施例中，三极管与晶闸管共用N型半导体衬底；三极管还包括：第三P型阱6(也即图2中的第一PW)、第三N型阱7(也即图2中的NWB)和第四N型阱8(也即图2中的HNW+NPS)。N型半导体衬底的底部设有第三凹槽，第三凹槽与第二凹槽之间的距离d小于0.5mm，甚至可以小于0.1mm。第三N型阱7设于第三凹槽中，第三N型阱作为三极管的集电区；N型半导体衬底的顶部设有第四凹槽，第四凹槽位于第三凹槽上方；第三P型阱6设于第四凹槽中，第三P型阱作为三极管的基区。第四N型阱8设于第三P型阱6中，第四N型阱作为三极管的发射区。
下面对本实施例的浪涌保护器的工作原理进行说明，参见图1：K1及K2端是信号线，C端是控制线，A是接地端。正常情况下，信号线的电压比C端的电压高，比接地端A的电压低，使得晶闸管及二极管都处于关闭状态。当有一个负电压浪涌/ESD冲击出现在信号线上，三极管基极与发射极处于正偏，三极管开启；三极管的发射极电流流入晶闸管触发端，触发晶闸管导通，使得浪涌/ESD电荷通过晶闸管，迅速释放到地端，对信号线器件实现保护。当晶闸管导通时，第二N型阱收集晶闸管的阴极发射的大量电子，因此，大量电子不会通过扩散来到第三N型阱上方的n-substrate区域，也就不会破坏三级管的集电区的电平衡，不会影响三极管的开关特性。从而，本实施例无需将三极管及晶闸管之间的距离设置的非常大，甚至三极管与晶闸管可以紧邻，就能减轻干扰问题，且抗干扰效果较好，还可以大大减小浪涌保护器的版图面积。随着浪涌/ESD电荷的消失到一定阶段，信号线与地之间的电流及电压不足以维持晶闸管的开启状态，晶闸管关断，信号线与地开路，信号线处于正常状态。当有一个正电压浪涌/ESD冲击出现在信号线上，使得二极管处于正偏。浪涌/ESD电荷通过二极管，迅速释放到地端，对信号线器件实现保护。随着浪涌/ESD电荷的消失到一定阶段，信号线与地之间恢复负压差，二极管关断，信号线与地开路，信号线处于正常状态。
需要说明的是，第二N型阱的数量、尺寸、形状可根据实际需求自行设置。例如，如图3所示，可将第二N型阱为正方形，且在第二P型阱中设置多个第二N型阱，多个第二N型阱呈阵列排列。又参见图4-9所示，还可将第二N型阱为设置为长方形。其中长方形的第二N型阱的数量、排列方式，也可自行设置。若长方形的第二N型阱的数量为多个，还可设置相邻两个第二N型阱之间的距离相等。
实施例2
如图10所示，本实施例的浪涌保护器的制作方法包括以下步骤：
步骤101、在N型半导体衬底的顶部制作第一凹槽，在第一凹槽中设置第一P型阱；在N型半导体衬底的底部制作第二凹槽，在第二凹槽中设置第二P型阱。
其中，第二凹槽位于第一凹槽下方。第一P型阱作为晶闸管的触发区，第二P型阱作为晶闸管的阳极区。第二P型阱上沿第二P型阱的截面的宽度方向设有通孔。
步骤102、在第一P型阱和通孔中分别进行N预沉积处理或N离子注入处理。
步骤103、在第一P型阱和第二P型阱中分别进行N高温扩散处理，以在第一P型阱中形成第一N型阱，在通孔中形成第二N型阱。
其中，第一N型阱作为晶闸管的阴极区。当晶闸管导通时，第二N型阱用于收集阴极区发射的电子。
步骤104、在N型半导体衬底的顶部和底部进行金属化处理。
本实施例中，第二P型阱的宽度大于第一P型阱的宽度，能有效保证器件的浪涌能力。
本实施例中，步骤101还包括：
在N型半导体衬底的底部制作第三凹槽，在第三凹槽中设置第三N型阱；在N型半导体衬底的顶部制作第四凹槽，在第四凹槽中设置第三P型阱。
其中，第四凹槽位于第三凹槽上方，第三凹槽与所述第二凹槽之间的距离小于0.5mm，甚至可以小于0.1mm。
第三P型阱作为三极管的基区，第三N型阱作为三极管的集电区。
步骤102还包括：
在第三P型阱中进行N预沉积处理或N离子注入处理。
步骤103还包括：
在第三P型阱中进行N高温扩散处理，以在第三P型阱中形成第四N型阱。
其中，第四N型阱作为三极管的发射区。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种浪涌保护器，包括晶闸管，其特征在于，所述晶闸管包括：
N型半导体衬底、第一P型阱、第一N型阱，第二P型阱和第二N型阱；
所述N型半导体衬底的顶部设有第一凹槽，所述第一P型阱设于所述第一凹槽中，所述第一N型阱设于所述第一P型阱中；所述第一N型阱作为所述晶闸管的阴极区；
所述N型半导体衬底的底部设有第二凹槽，所述第二凹槽位于所述第一凹槽下方，所述第二P型阱位于所述第二凹槽中；
所述第二P型阱沿所述第二P型阱的截面的宽度方向设有通孔，所述第二N型阱设于所述通孔中；
当所述晶闸管导通时，所述第二N型阱用于收集所述阴极区发射的电子。
2.如权利要求1所述的浪涌保护器，其特征在于，所述第二P型阱的宽度大于所述第一P型阱的宽度。
3.如权利要求2所述的浪涌保护器，其特征在于，所述浪涌保护器还包括三极管，所述三极管与所述晶闸管共用所述N型半导体衬底；
所述三极管还包括：第三P型阱、第三N型阱和第四N型阱；
所述N型半导体衬底的底部设有第三凹槽，所述第三凹槽与所述第二凹槽之间的距离小于0.5mm，所述第三N型阱设于所述第三凹槽中；
所述N型半导体衬底的顶部设有第四凹槽，所述第四凹槽位于所述第三凹槽上方；所述第三P型阱设于所述第四凹槽中，所述第四N型阱设于所述第三P型阱中。
4.如权利要求1所述的浪涌保护器，其特征在于，所述第二N型阱的厚度小于所述第二P型阱的厚度。
5.如权利要求1所述的浪涌保护器，其特征在于，所述第二P型阱中设有多个第二N型阱，所述多个第二N型阱呈阵列排列；
所述第二N型阱为正方形。
6.如权利要求1所述的浪涌保护器，其特征在于，所述第二P型阱中设有多个第二N型阱，相邻两个第二N型阱之间的距离相等；
所述第二N型阱为长方形。
7.一种浪涌保护器的制作方法，其特征在于，所述制作方法包括以下步骤：
S1、在N型半导体衬底的顶部制作第一凹槽，在所述第一凹槽中设置第一P型阱；
在N型半导体衬底的底部制作第二凹槽，在所述第二凹槽中设置第二P型阱；
所述第二凹槽位于所述第一凹槽下方；所述第二P型阱上沿第二P型阱的截面的宽度方向设有通孔；
S2、在第一P型阱和通孔中分别进行N预沉积处理或N离子注入处理；
S3、在第一P型阱和第二P型阱中分别进行N高温扩散处理，以在第一P型阱中形成第一N型阱，在通孔中形成第二N型阱。
8.如权利要求7所述的制作方法，其特征在于，所述第二P型阱的宽度大于所述第一P型阱的宽度。
9.如权利要求7所述的制作方法，其特征在于，步骤S1还包括：
在N型半导体衬底的底部制作第三凹槽，在所述第三凹槽中设置第三N型阱；在N型半导体衬底的顶部制作第四凹槽，在所述第四凹槽中设置第三P型阱；
步骤S2还包括：
在第三P型阱中进行N预沉积处理或N离子注入处理；
步骤S3还包括：
在第三P型阱中进行N高温扩散处理，以在第三P型阱中形成第四N型阱；
所述第四凹槽位于所述第三凹槽上方；
所述第三凹槽与所述第二凹槽之间的距离小于0.5mm。
10.如权利要求7所述的制作方法，其特征在于，在步骤S3之后，还包括：
S4、在N型半导体衬底的顶部和底部进行金属化处理。
CN201710453172.8A 2017-06-15 2017-06-15 浪涌保护器及其制作方法 Pending CN109148432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710453172.8A CN109148432A (zh) 2017-06-15 2017-06-15 浪涌保护器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710453172.8A CN109148432A (zh) 2017-06-15 2017-06-15 浪涌保护器及其制作方法

Publications (1)

Publication Number Publication Date
CN109148432A true CN109148432A (zh) 2019-01-04

Family

ID=64830108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710453172.8A Pending CN109148432A (zh) 2017-06-15 2017-06-15 浪涌保护器及其制作方法

Country Status (1)

Country Link
CN (1) CN109148432A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010602A (zh) * 2019-04-09 2019-07-12 捷捷半导体有限公司 一种低击穿电压放电管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307264A (ja) * 1988-06-06 1989-12-12 Nippon Telegr & Teleph Corp <Ntt> Ｐｎｐｎサージ防護デバイス
KR19990023215A (ko) * 1997-08-12 1999-03-25 후지무라 마사지카, 아키모토 유미 서지 보호소자
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法
US8664690B1 (en) * 2012-11-15 2014-03-04 Macronix International Co., Ltd. Bi-directional triode thyristor for high voltage electrostatic discharge protection
CN103633150A (zh) * 2008-05-21 2014-03-12 克里公司 具有电流浪涌能力的结势垒肖特基二极管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307264A (ja) * 1988-06-06 1989-12-12 Nippon Telegr & Teleph Corp <Ntt> Ｐｎｐｎサージ防護デバイス
KR19990023215A (ko) * 1997-08-12 1999-03-25 후지무라 마사지카, 아키모토 유미 서지 보호소자
CN103633150A (zh) * 2008-05-21 2014-03-12 克里公司 具有电流浪涌能力的结势垒肖特基二极管
US8664690B1 (en) * 2012-11-15 2014-03-04 Macronix International Co., Ltd. Bi-directional triode thyristor for high voltage electrostatic discharge protection
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010602A (zh) * 2019-04-09 2019-07-12 捷捷半导体有限公司 一种低击穿电压放电管及其制作方法
CN110010602B (zh) * 2019-04-09 2023-11-28 捷捷半导体有限公司 一种低击穿电压放电管及其制作方法

Similar Documents

Publication Publication Date Title
US9391058B2 (en) Transient voltage suppressor and its manufacturing method
CN104282686B (zh) 宽带隙半导体装置
CN102263102B (zh) 一种用于静电防护的反向二极管触发可控硅
CN102956632A (zh) 一种低寄生电容的双向scr静电放电保护结构
CN109698195B (zh) 一种小回滞双向瞬态电压抑制器及其应用
CN103165600B (zh) 一种esd保护电路
CN101789428B (zh) 一种内嵌pmos辅助触发可控硅结构
CN109994466B (zh) 一种低触发高维持可控硅静电防护器件
CN102034814B (zh) 一种静电放电防护器件
CN109148432A (zh) 浪涌保护器及其制作方法
CN103390618A (zh) 内嵌栅接地nmos触发的可控硅瞬态电压抑制器
CN101814498B (zh) 一种内嵌nmos辅助触发可控硅结构
CN102244076B (zh) 一种用于射频集成电路的静电放电防护器件
CN102693980B (zh) 一种低触发电压的可控硅静电放电保护结构
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN107359158B (zh) 一种混合型瞬态电压抑制器
CN104851880A (zh) 基于iii族氮化物的esd保护器件
CN209045551U (zh) 一种端口静电释放保护电路
CN107546223B (zh) 一种华夫饼型小岛式二极管触发可控硅静电防护器件
CN106449604B (zh) 一种用于esd防护的具有高维持电压的scr
CN107301996B (zh) 瞬态电压抑制器及其制造方法
CN105390490B (zh) 一种静电保护电路及集成电路
CN103633086A (zh) 一种用于esd保护的低触发电压抗闩锁scr
CN101452913B (zh) 利用硅控整流器作为静电保护的器件结构
CN202275827U (zh) 薄外延片上抗辐射eeprom芯片的抗esd器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104