TW393708B - A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board - Google Patents
A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board Download PDFInfo
- Publication number
- TW393708B TW393708B TW087101525A TW87101525A TW393708B TW 393708 B TW393708 B TW 393708B TW 087101525 A TW087101525 A TW 087101525A TW 87101525 A TW87101525 A TW 87101525A TW 393708 B TW393708 B TW 393708B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring pattern
- insulating film
- semiconductor device
- holding plate
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 本發明係關於面實裝型之半導體裝置’其製造方法’ 其製造方法,以及實裝半導體裝置之電路基板。 對半導體裝置之小型化來講,裸晶片實裝應P較理想 ,但因品質之保證及處理上較難,因此一向是以加工成封 裝形態來使用。關於封裝之形態,特別是應多端子化之需 求,近年來開發成功BGA ( ball grid array )型封裝。 B GA封裝可依基板之基材分成多種,但特別對於必須實 裝窄節距接合片之半導體元件之需要,或在製造時使成帶 狀以便製造時具有連續性之製造效率上之要求,而有一種 基板採用可撓性基材之利用可撓帶型之B GA封裝。此 B GA封裝係在可撓性基板成行列狀配置當作外部端子之 隆起,使其能供面實裝者》 依據此B GA封裝時,連接晶片之電極到隆起間之配 線圖案係露出形成在可撓性基板上,因而當實裝於電路基 板時必須小心處理,以免使品質劣化。 而且,依據B GA封裝時,不僅無法確認及檢査隆起 與電路基板之接合片之連接狀態,有接觸不良也無法修復 ,因此對實裝要求有高精密度。 或者,B GA封裝所使用之可撓基板,因爲其柔軟性 ,有時會扭曲而很難實裝。 如此,以往之B GA封裝在實裝時存在著種種問題。 本發明在解決這些問題點,其目的在提供,能夠很容 易實裝之面實裝型之半導體裝置,其製造方法,其實裝方 法,以及實裝此半導體裝置之電路基板。 --------裝------訂------^..1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) -4- 經濟部中央標準局員工消费合作社印繁 A7 B7 _五、發明説明(2 ) 本發明之半導體裝置備有: 半導體元件; 有貫穿孔之絕緣薄膜; 形成在上述絕緣薄膜之另一面上,可以通過上述貫穿 孔上,同時連接在上述半導體元件之配線圖案; 配設在上述絕緣薄膜之另一面上,同時經由上述貫穿 孔電氣方式連接在上述配線圖案之外部端子;以及, 由具有導電性,且用以保持平面性之構件所構成,配 設在上述配線圖案之設有上述絕緣薄膜之面之相反面上, 至少覆蓋上述配線圖案之一部分之保持板; 上述保持板係介由絕緣性之接合劑貼在上述絕緣薄膜 ,同時連接在上述配線圖案之一定電位部。 此半導體裝置係以絕緣薄膜爲境界,形成配線圖案之 一側與形成隆起之一側在不同之面上,因此在形成配線圖 案之面上設有配線圖案以外之障礙物。因此,保持板並不 做特殊加工(成型圖案)直接加以使用,以覆蓋配線圖案 ,因此製造作業極爲容易。同時,不僅可以保護配線圖案 之表面,又因以具有可保持平面性之強度之保持板覆蓋絕 緣薄膜,因此,具有可撓性之絕緣薄膜不會變形(扭曲) ,隆起(接點)之平面穩定性會提高,在電路基板上之實 裝完成率很高。 同時,上述保持板具有導電性,連接在配線圖案之一 定電位部。在此所稱之一定電位部係’在半導體裝置之動 作中電位不會變動之部分。同時,能夠藉絕緣性之接合劑 本紙張尺度適用中國國家標準(cns ) a4規格(210x 297公釐1 ~ ,2----------{-裝-- (請先閱讀背面之注意事項再填寫本頁)
、tT 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(3 ) ,防止導電性之保持板與配線圖案間發生短路· 如此,保持板成爲一定之電位後,則會沿著保持板形 成之面狀之一定電位,將信號傳送到配線圖案,因此成爲 理想之傳輸電路,而能夠進行阻抗很小’特別是電感很小 之傳送。而得減少高頻信號傳送時之延遲’提高傳輸特性 ,獲得可靠性很高之半導體裝置。 也可以在上述保持板與上述配線圖案之間,存在有覆 蓋上述配線圖案之保護層。 亦即,可在配線圖案之未設絕緣薄膜之一側之擬粘貼 保持板之整個面上預先配設抗蝕劑等之保護層,而再介由 接合劑在其上粘貼保持板。這時是在配線圖案之外部端子 之形成面之相反面側配設保護層,因此要塗敷抗蝕劑等是 十分簡單。同時,在配設保持板時,配線圖案是保護層加 以保護,因此不會發生斷線等不良事故。 —定電位部可以是電源電位及接地電位之任一方。 上述配線圖案可以在至少一部分有彎曲部,上述彎曲 部連接在上述保持板。 上述保持板可以藉焊鍚及導電性接合劑中之至少任一 方,連接在上述配線圖案之一定電位部。 藉此等亦可提高傳輸特性。 本發明之半導體裝置備有:半導體元件,絕緣薄膜; 形成在上述絕緣薄膜上,同時連接在上述半導體元件之配 線圖案;形成在上述配線圖案上之外部端子;以及,由具 有導電性且用以保持平面性之構件所構成,而保持上述絕 ίΊ. (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -6- 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(4 ) 緣薄膜之一部分之保持板; 上述保持板係連接在上述配線圖案之一定電位部。 依據本發明時,由於設有保持板,可以防止具有柔軟 性之絕緣薄膜之扭曲,能夠確實加以實裝。 同時,上述保持板具有導電性,連接在配線圖案之一 定電位部。在此,一定電位部係指在半導體裝置之動作中 成爲不會變化之電位之部分。 如此,當保持板成爲一定電位時,信號則會沿著由保 持板形成之面狀之一定電位傳送至配線圖案,因此成爲理 想之傳輸路,能夠進行阻抗很低特別是電感很小之傳送。 而可減少高頻信號之延遲,提高傳輸特性,獲得可靠性很 高之半導體裝置。 上述保持板可以使用熱膨賬係數較上述絕緣薄膜之熱 膨脹係數爲大之構件。 在上述半導體裝置,上述保持板可以備有開縫或溝, 上述絕緣薄膜之端部插入在上述開縫或溝內,藉此保持在 上述保持板上。 在上述半導體裝置,上述絕緣薄膜也可以備有開縫, 而安裝上述保持板時,使其端部介由上述開縫突出在上述 絕緣薄膜之相反面。 本發明之半導體裝置之製造方法,包含有: 在絕緣薄膜形成貫穿孔之過程: 在上述絕緣薄膜之一面形成通過上述貫穿孔上之配線 圖案之過程: (諳先閲讀背面之注意事項再填商本頁) -裝_ 、-|1 人涨 本紙張尺度適用中國國家標導(CNS ) A4規格(2丨0X297公楚) A7 B7 經濟部中央標準扃員工消費合作社印製 五、發明説明(5 ) 在上述配線圖案之上述絕緣薄膜側之面上形成,介由 上述貫穿孔突出到上述絕緣薄膜之另一面之外部端子之過 程; 將半導體元件連接在上述配線圖案,而配設在上述絕 緣薄膜之過程; 在上述配線圖案之設有上述絕緣薄膜之面之相反面上 ,以至少覆蓋上述配線圖案之一部分狀,粘貼由具導電性 ,且用以保持平面性之構件所構成之保持板之過程:以及 將上述配線圖案之一部分連接在上述保持板之過程。 藉這種方法製成之半導體裝置由配線圖案之相反側突 出接點隆起,而由保持板覆蓋配線圖案。 依據這種方法製成之半導體裝置時,保持板與配線圖 案之一部分成爲同一電位,而因爲保持板呈面狀,因此可 以達成阻抗很小之電氣接續。 、 在上述半導體裝置之製造方法, 可以介由絕緣性之接合劑,將上述保持板粘貼在上述 絕緣薄膜》 在上述半導體裝置之製造方法, 可以使上述絕緣薄膜有對應上述配線圖案之開口部, 而從上述絕緣薄膜之上述另一面,介由上述開口部推 入加壓工模,令上述配線圖案之一部分彎曲,而連接在上 述保持板。 本發明之半導體裝置之製造方法,包含有:在絕緣薄 --------f 衣------IT------t (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) -8 - A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明(6 ) 膜形成配線圖案之過程;將半導體裝置連接在上述配.線圖 案,將其配設在上述絕緣薄膜之過程:安裝用以保持上述 絕緣薄膜端部之保持板之過程;以及,將上述配線圖案之 一部分電氣方式連接在上述保持板之過程。 依據藉此方法製造之半導體裝置時,可以防止具有柔 軟性之絕緣薄膜之扭翹,能夠確實裝配。同時,因爲配線 圖案之一部分以電氣方式連接在保持板,因此可以獲得不 易受到外部雜訊影響之構造之半導體裝置。 本發明之電路基板備有上述半導體裝置,及形成有所 需導電圖案之基板, 上述半導體裝置之上述外部端子連接在上述導電圖案 〇 依據本發明時,因爲保持板成爲一定電位,因此半導 體裝置係配置在一定電位之平面上。因之,半導體裝置成 爲,與同軸電纜一樣不易受到外部雜訊影響之構造。 本發明之電路基板具備有, 包含有半導體元件;絕緣薄膜;形成在上述絕緣薄膜 上而連接在上述半導體元件之配線圖案;形成在上述配線 圖案上之接點隆起;以及,由具有導電性且用以保持平面 性之構件所構成,電氣方式連接在上述配線圖案之保持板 之半導體裝置;以及, 形成有所需之導電圖案,以接合劑固定在上述絕緣薄 膜之至少端部上之基板。 依據此電路基板時,因爲絕緣薄膜之至少端部被固定 --------------、訂------ft (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 經濟部中央標準局員工消費合作杜印製 A7 B7 _ 五、發明説明(7 ) ,因此可防止其扭翹。又因配線圖案與保持板成電氣方式 相連接,因此可以獲得不易受到外部雜訊影響之構造。 本發明之半導體裝置之實裝方法,係備有:由形成有 接點隆起之絕緣薄膜;及,由具導電性且用以保持平面性 之構件所構成,以電氣方式連接在上述配線圖案之保持板 ;之半導體裝置之實裝方法, 係在上述絕緣薄膜之至少端部塗敷接合劑,將其接合 於電路基板,再令焊鍚隆起溶融,而連接於上述電路基板 之接合片之方法。 依據本發明時,可利用接合劑固定絕緣薄膜以消除其 扭翹,再用焊鍚焊接。又因配線圖案與保持板以電氣方式 相互連接,因此可以獲得不易受到外部雜訊影響之構造。 茲參照附圖說明本發明可取之實施形態如下。 (第1實施形態) 第1圖係表示第1實施形態之半導體裝置之圖。此半 導體裝置10係應用BGA封裝者。即,在該圖/,絕緣 薄膜1 2形成有多數接點隆起1 4,並形成有連接半導體 晶片1 6之電極1 8與接點隆起1 4用之配線圖案2 0。 絕緣薄膜1 2係沖製長條形之薄膜載送帶子(film carrier tape )而得,應用 T A B ( Tape Automated Bonding )技術。此絕緣薄膜1 2形成有貫穿孔1 2 a。貫 穿孔1 2 a係形成在絕緣薄膜1 2之一個面上之1配線圖 案20上。而介由此貫穿孔12a ,從配線圖案20至絕 --------Γ -裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2I0X297公釐) -10- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(8 ) 緣薄膜1 2之另一面突出形成接點隆起1 4。即’接點隆 起1 4係突出在與配線圖案2 0相反之一面。如此’在形 成接點隆起1 4之一側不露出配線圖案2 0。再者’接點 隆起1 4係例如由焊鍚形成’上部呈球狀。可以用焊鍚將 接點隆起1 4形成到貫穿孔1 2 a由使成一體’亦可至少 在貫穿孔1 2 a內配設其他導電構件,而在其上搭載焊鍚 。也可以用焊鍚以外之例如銅等材料。 同時在絕緣薄膜1 2形成有裝置用孔1 2 b,配線圖 案2 0之端部則突出在裝置用孔1 2 b。裝置用孔1 2 b 用以連接配線圖案2 0與半導體晶片1 6之電極1 8。亦 即,將半導體晶片1 6配置在絕緣薄膜1 2之形成配線圖 案2 0之一面,且使電極1 8位於裝置用孔1 2 b之內側 ,而搭接配線圖案2 0與電極1 8。 而藉環氧樹脂2 2之塡充法(potting ),封裝半導體 晶片16與絕緣薄膜12之接續領域。 而且,本實施形態之特徵在於,在絕緣薄膜1 2設保 持板24。詳述之,保持板24係介由絕緣接合劑26, 粘貼在配線圖案2 0上。保持板2 4可以用不銹鋼,但以 導電性高之銅或銅系合金等形成較佳. 如此則能以絕緣接合劑2 6及保持板2 4覆蓋配線圖 案2 0,加以保護。特別是絕緣接合劑2 6可成爲與抗焊 劑同樣之保護層。 絕緣接合劑2 6可以先製成熱硬化性或熱可塑性之薄 膜,預先貼在保持板2 4。而可以將保持板2 4熱壓接在 --------^-裝-- (諳先閱讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -11 - 經濟部中央椋準局員工消費合作社印繁 A7 B7 五、發明説明(9 ) 絕緣薄膜1 2之有配線圖案2 0之面上》 由於如此配設保持板2 4 ’可以消除絕緣薄膜1 2之 變形或波浪狀扭曲,接點隆起1 4之高度一定,平面安定 性提昇,而得提高在電路基板上實裝之製成率。 此保持板2 4可以在配線圖案2 0上設抗蝕劑後,再 介由絕緣接合劑貼上。如此則可防止有雜質之狀態下貼上 保持板2 4。 同時,保持板24形成大有突起24a ,此突起 2 4 a係連接在配線圖案2 0之一定電位,例如連接在 G NO電位或電源電位之部分。再者,圖中僅在一處表示 突起24a ,但在配線圖案20之成爲一定電位之所有部 分均可設突起2 4 a。 藉此構造,保持板2 4將與介由突起2 4 a連接之配 線圖案20成爲同一電位。 而配線圖案2 0係介由絕緣接合劑2 6,配置在以保 持板2 4形成之平面狀之一定電位之上方。特別是一定電 位係G N D電位時,可以沿著平面狀之G N D電位,向配 線圖案2 0傳送高頻信號,因此可以像同軸電纜,成爲理 想之傳輸電路。即,可以控制配線圖案2 0之阻抗或電感 〇 再者,阻抗或電感係起因於接合劑或抗蝕層(有設時 ),因此改變此等之厚度便可加以控制。而控制之結果, 可以減輕高頻信號之延遲’提高其傳輸特性。 本實施形態係如第1圖所示,在絕緣薄膜1 2之保持 I I ^ n I 訂 I ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS)M規格(210x297公楚) -12- A7 B7 經濟部中失橾準局貝工消費合作社印製 五 '發明説明(10 ) 板2 4側之面上形成配線圖案2 〇,縮小雙方之間隔。如 此則可使配線圖案2 0與保持板2 4之間隔變小。而若假 設電容量爲C ’配線圖案2 0與保持板2 4之相對向之面 積爲S,配線圖案2 0與保持板2 4之間隔爲d,真空中 之介電率爲ε 〇,比介電率爲£時,則從 C=e e〇S / d 可知,間隔愈小’電容量會愈大,而獲得理想之傳輸電 路。 也可以藉突起2 4 a將配線圖案2 0之成爲電源電位 之部分連接在保持板2 4,取代GND電位。這時也是因 爲電源電位是一定電位,因此可以減少對傳送至配線圖案 2 0之信號造成之影響。 再者,與半導體元件之接合,也可以採用在配線圖案 側一體形成突起之所謂B — ΤΑ B型者。這一點對後述之 所有實施形態係共同點。 而本實施形態係半導體晶片16實裝在與絕緣薄膜 1 2上之配線圖案2 0形成面之同一側之背TAB型,但 亦可採將半導體晶片1 6實裝於與配線圖案2 0形成面之 相反側之表TAB型。這時,因半導體晶片1 6之背面接 觸在電路基板,因此若介由銀焊劑等熱傳導接合構件連接 在電路基板,便可以提高半導體晶片1 6之散熱板。或者 ,也可以不在絕緣薄膜1 2形成貫穿孔1 2 a,而在配線 —^ I I I I I I 訂 II ^踩 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13 - 經濟部中央榡準局員工消費合作社印製 A7 ___ B7 ————^__^— -------—— — - 五、發明説明(11 ) 圖案2 0形成接點隆起,而避開此接點隆起在配線圖案 2 0側形成抗焊層。此等形成方法對下述之所有實施形態 均同。而因有半導體晶片1 6之厚度,可在絕緣薄膜與電 路基板間獲得一定高度,因此也可以例如防止相鄰之焊鍚 隆起間之短路。 (第2實施形態) 第2圖係表示第2實施形態之半導體裝置之圖。該圖 所示之半導體裝置3 0之配線圖案3 2與保持板3 4之電 氣連接構造與第1圖所示半導體裝置1 0不同。即,在第 2圖中,配線圖案3 2左端之延設部3 2 a被彎曲,而連 接在保持板3 4。連接方法有後述之第3實施例所示者。 延設部3 2 a係設在配線圖案3 2之成爲GND電位之部 分。再者,在圖中,延設部3 2 a係僅設在端部之一處, 但實際上是可以設在配線圖案3 2之成爲GND電位之所 有部分,不一定要在端部,其他任何位置均可。而保持板 3 4係使用導電性高,熱傳導性良好之銅等構成. 依據此架構時,保持板3 4會成爲與介由延設部 3 2 a連接之配線圖案3 2之電位相同之電位,則成爲 G N D電位。而配線圖案3 2係介由絕緣接合劑3 6,配 置在由保持板3 4形成之平面狀之GND電位之上方。如 此便可以沿著平面狀之GND電位|將高頻信號傳送給配 線圖案3 2,因此可以像同軸電纜,成爲理想之傳輸電路 。即,可以控制阻抗或電感。再者,因爲阻抗或電感係起 --------f -批衣------1T------^成 (請先閔讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(12 ) 因於接合劑或抗蝕層(有配設時),因此改變此等之厚度 便可加以控制。而能夠控制之結果,可以減少高頻信號之 延遲,提高傳輸特性。 也能以配線圖案3 2之電源電位之部分取代GND電 位,而經延設部32 a連接在保持板34。這時,由於電 源電位也是一定電位,因此可以減少對傳送至配線圖案 3 2之信號之影響。 (第3實施形態) 其次,第3 A圖及第3 B圖係表示從上述第2實施形 態之接合構件所著之變形例子之圖。 第3A圖所示之半導體裝置40,其配線圖案4 2之 一部分彎曲而形成凸部4 2 a,此凸部4 2 a連接在保持 板4 4。再者,凸部4 2 a係形成在配線圖案4 2中, GND電位或電源電位等之成爲一定電位之部分.如此使 保持板4 4成爲一定電位,而獲得與上述第2實施形態一 樣之效果》 凸部4 2 a係從形成在絕緣薄膜4 6之孔4 6 a推入 加壓工模4 8而成。即,預先在絕緣薄膜4 6之對應配線 圖案42中之形成凸部42 a之部分,形成孔46 a,從 此孔4 6 a朝向保持板4 4,以加壓工模4 8推壓配線圖 案42,而形成凸部42a,接合於保持板44» 再者,欲形成凸部4 2 a之領域最好將絕緣接合劑 4 5去除掉。同時在形成凸部4 2 a時,從加壓工模4 8 ----^-----f -裝------訂------f.^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標牟(CNS ) A4規格(210X297公釐) -15- 經濟部中央標準局—工消费合作社印製 A7 ____B7五、發明説明(13 ) 施加熱量或超音波振動。並且在配線圖案4 2鍍金(A u )。再者,配線圖案42除了鍍金以外,亦可以用習知之 鍍錫,或鍍焊鍚。另一方面,如果保持板4 4也鍍金屬, 凸部4 2 a與保持板4 4之接合會較爲容易。 其次’第3 B圖所示之半導體裝置5 0,係以導電接 合劑5 6連接配線圖案5 2及保持板5 4者。爲了要如此 連接,在配線圖案5 2之對應擬連接於保持板5 4之部分 ,去除絕緣接合劑5 5而設導電接合劑5 6,而將保持板 5 4熱壓接於絕緣薄膜5 8 » 亦可使用焊鍚代替導電接合劑5 6。這時在熱壓接保 持板5 4與絕緣薄膜5 8時,需加熱到焊鍚之融點。 藉上述變形例,也可達成與上述第2實施例一樣之效 果β 再者,與半導體元件之接合,也可以使用在配線圖案 側成一體形成突起之所謂Β - ΤΑ Β型者。 (第4實施形態) 其次,第4圖係表示第3實施形態之另一變形例子之 圖,係以上所述之所謂「Β - T A Β型」之例子。該圖所 示半導體裝置6 0之配線圖案6 2備有,連接半導體晶片 6 4之電極6 4 a用之突起6 2 a ,及連接導電性之保持 板66用之突起62b。再者,半導體晶片64用樹脂塑 模。如此則可以連接配線圖案6 2之GND電位或電源電 位與保持板66 .同時,突起62b與保持板66 ’係藉 --------f -裝------訂-----γ瘃 (.請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2Ι0Χ297公釐) -16- 經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明(14 ) 熱壓接將保持板6 6安裝在具有配線圖案6 2之絕緣薄膜 6 8時’同時加以連接。再者,其他架構與第3 B圖所示 之實施形態相同,說明從略。 (第5實施形態) 第5 A圖〜第5 C圖係表示第5實施形態之圖。第 5A圖所示之半導體裝置1 〇 〇備有:絕緣薄膜1 〇 4, 配線圖案106,接點隆起108及半導體晶片109, 絕緣薄膜1 0 4及配線圖案1 0 6之端部由保持板1 0 2 加以保持。保持板1 0 2由導電性很高之材質構成。 詳情是,將絕緣薄膜1 0 4之端部,插入形成在保持 板102之溝102a ,藉此保持絕緣薄膜104之端部 。同時,配線圖案1 0 6係保持在保持板1 0 2而以電氣 方式相連接。再者,連接在保持板1 0 2之配線圖案 1 0 6之部分,係與第1實施形態一樣,電氣連接之效果 亦相同,因此其說明從略。 保持板1 0 2 —方面具有保持平面性所需之強度,同 時絕緣薄膜104具有柔軟性。因此,因絕緣薄膜104 之端部由保持板1 0 2加以保持,便可以使具有柔軟性之 絕緣薄膜1 0 4保持平面性。而可抑制絕緣薄膜1 〇 4之 上翹,達成確實之實裝。而最好使其具有, 保持板1 0 2之熱膨脹係數>絕緣薄膜1 〇 4 (請先閲讀背面之注意事項再填寫本頁) 本纸张尺度適用中國國家標準(CNS ) Λ4規格(210X 297公f ) -17- 經濟部中央標準局員工消費合作社印製 A7 __B7 _ 五、發明説明(15 ) 之熱膨脹係數之關係。如此則可在將半導體裝置1 0 0實 裝於電路基板時之回流焊接過程,以保持板1 0 2對絕緣 薄膜1 0 4加上拉力,使絕緣薄膜1 0 4緊張,其結果可 獲得平坦性,因此可以將接點隆起1 0 8確實實裝於電路 基板。 再者,與半導體元件之接合,也可以使用在配線圖案 側一體形成突起之所謂B - TAB型者。而本實施形態係 表示在保持板1 0 2與絕緣薄膜1 0 4之間存在有空間之 例子,但也可以不存在有空間。 第5 B圖表示第5實施形態之變形例子。該圖所示之 半導體裝置1 1 0在保持板1 1 2形成之開縫1 1 2 a插 入絕緣薄膜1 1 4及配線圖案1 1 6端部這一點,與上述 半導體裝置100有異。 而第5 C圖係表示第5實施形態之變形例子。該圖所 示之半導體裝置1 2 0,係將保持板1 2 2之端部插入形 成在絕緣薄膜1 2 4之開縫1 2 4 a,藉以保持絕緣薄膜 1 2 4之端部。詳情是,令保持板1 2 2之端部變形,而 從絕緣薄膜1 2 4之一面,介由開縫1 2 4 a插入到另一 面’藉保持板1 2 2之復原力,保持絕緣薄膜1 2 4之平 面性。同時’藉此以電氣方式連接保持板1 2 2與配線圖 案 1 2 6。 此等半導體裝置1 1 〇,1 2 0,亦可達成與上述半 導體裝置100同樣之效果。 再者’與半導體元件之接合,也可以使用在配線圖案 本紙張尺度適用令國國家標準(CNS ) Λ4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) Λ丨裝 訂 A7 ___B7_五、發明説明(16 ) 側一體形成突起之所謂B — 丁 A B型者。 (第6實施形態) 第6圖所示之半導體裝置7 0,其保持板7 2與絕緣 薄膜7 4由接合劑7 3全面加以固定,這一點與上述第4 實施形態有異。在此,最好能夠保持有, 保持板7 2之熱膨脹係數>絕緣薄膜7 4 之熱膨脹係數之關係。如此則可在將半導體裝置7 0實裝 於電路基板之回流過程,藉保持板7 2對絕緣薄膜7 4施 加拉力,使絕緣薄膜緊張,其結果獲得平坦性,藉此可以 將焊鍚球7 5確實實裝於電路基板。再者,配線圖案7 1 與保持板7 2之電氣連接構造,係與第1圖所示之構造一 樣,因此說明從略。 --------c -¾— (請先閣讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央標準局員工消費合作社印製 (第7實施形態) 第7圖所示之半導體裝置7 6,其保持板7 8之端部 7 8 a對著絕緣薄膜8 0及配線圖案8 1之端部,鉚接在 箭頭所示之方向》藉此固定保持板7 8與絕緣薄膜8 0, 且以電氣方式連接配線圖案8 1與保持板7 8 »依據本實 施例時,在量產過程中可以不用接合劑,穩定安裝保持板 7 8° 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -19- 經濟部中央樣準局員工消費合作社印製 A 7 B7 —- —— _______ 五、發明説明(17 ) (第8實施形態) 在第8圖所示之半導體裝置8 2,保持板8 4備有稍 等之突起84a ,在絕緣薄膜86形成有孔86a,並在 配線圖案8 7形成有孔8 7 a。將突起8 4 a嵌合於孔 8 6 a及孔8 7 a ’藉此將保持板8 4安裝在絕緣薄膜 8 6。同時,孔8 7 a之直徑較孔8 6 a之直徑稍爲小一 點,藉此使配線圖案8 7與保持板8 4之電氣連接更爲確 實。 再者,突起8 4 a也可以彎曲保持板8 4之端部而成 。藉此,也可以在量產過程中,不用接合劑而穩定安裝保 持板8 4。 (第9實施形態) 在第9圖所示之半導體裝置9 0,係在第1圖所示半 導體裝置1 0安裝散熱板9 1者。詳情是,在半導體晶片 1 6之背面(電極1 8之相反面)與保持板2 4塗敷接合 劑92,接合上散熱板9 1。接合劑92含有銀等,其熱 傳導性及導電性高,散熱板9 1也由熱傳導性及導電性高 之材料構成。如此則可藉散熱板9 1促進半導體晶片1 6 之散熱,同時,半導體晶片1 6之背面也可以連接在一定 電位。如此可防止半導體晶片1 6之誤動作,提高可靠性 (第1 0實施形態) I-------f —裝------訂-----,線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中国國家標準(CNS ) Λ4規格< 210X 297公麓) -20- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(18 ) 第1 0圖所示之半導體裝置9 4備有一體化形狀之保 持板9 3,以取代第9圖所示半導體裝置9 0之保持板 2 4及散熱板9 1。即,保持板9 3呈,粘貼在絕緣薄膜 1 2之部分,與貼在半導體晶片1 6背面之部分一體化之 彎曲形狀。使用這種保持板9 3,也可收到與上述實施形 態一樣之效果。 (第1 1實施形態) 第1 1圖係表示第1 1實施形態之電路基板之圖。在 第1 1圖所示之電路基板1 3 0實裝有半導體裝置1 3 2 。半導體裝置1 3 2備有絕緣薄膜1 3 4,配線圖案 136,接點隆起138及半導體晶片139,在電路基 板1 3 0形成有搭接在隆起物1 3 8用之接合片1 3 0 a 。絕緣薄膜1 3 4粘貼有保持板1 3 3。 而半導體裝置1 3 2係由設在絕緣薄膜1 3 4端部及 中央部之接合劑128,接合在電路基板130。此項接 合在回流焊接過程以前實施。即,使用接合劑1 2 8將半 導體裝置1 3 2暫行接合在電路基板1 3 0,消除絕緣薄 膜1 3 4之反翹後,再接合隆起1 3 8與接合片1 3 0 a 。要消除絕緣薄膜1 3 4之反翹,最好是用接合劑1 2 8 至少固定絕緣薄膜1 3 4之端部。而最好使用可在焊鍚溶 融溫度以下之溫度產生反應之接合劑1 2 8,先以接合劑 1 28連接半導體裝置1 32,然後焊鍚再溶融。如此實 施所謂暫行固定。 (請先閱讀背面之注意事項再填寫本頁) -裂' 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐> -21 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(19 ) 依據本實施形態時,因爲使用接合劑1 2 8消除絕緣 薄膜134之上翹’因此能夠有良好之實裝。 再者’與半導體元件之接合,也可以使用在配線圖案 側一起形成有突起之所謂B _ ΤΑ B型者。而本實施形態 是具備有保持板1 3 3,但省略保持板1 3 3亦可維持其 平ί日性。 (第1 2實施形態) 第12Α圖係表示第12實施形態之電路基板之圖。 在該圖所示之電路基板1 4 0實裝有半導體裝置1 4 2。 半導體裝置1 4 2除了保持板1 4 4以外,均與第1圖所 示之半導體裝置1 0相同,因此說明從略。 而,保持板1 4 4係使用銅,不銹鋼或銅系合金等導 電性高之材料所構成,形成有可貫穿螺栓1 4 6之孔 144a。此螺栓146具有導電性。另一方面,在電路 基板1 4 0也形成有可貫穿導電性之螺栓1 4 6之孔 140a ,而在其一面上,於此孔140a之周圍形成有 環狀之接合片1 4 8。接合片1 4 8係連接在電路基板 1 4 0之GND電位或電源電位等之一定電位。而由插通 在孔144a,140a之螺栓146及螺母149,固 定保持板1 4 4與電路基板1 4 0。 如此,面狀之保持板144將介由螺栓146,成爲 G N D電位或電源電位等之一定電位.如此構成,則可在 半導體裝置1 4 2,沿著面狀之一定電位傳送信號,因此 ---^------{-裝------訂-----f線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CMS ) A4見格(210X297公釐) -22- 經濟部中央標準局員工消費合作社印製 A7 ______B7__五、發明説明(20 ) 可提高其高頻信號之傳輸特性。 再者,利用螺栓1 4 6之螺裝最好在焊接後爲之。同 時,本實施形態係僅在一處使用螺栓1 4 6,但亦可設在 多處。再者,要在相對位置配設螺栓1 4 6時,例如設在 四個角隅較理想。 而第1 2 B圖係表示第1 2實施形態之變形例子之圖 。在該圖,形成在電路基板1 5 0之接合片1 5 2與保持 板154,係以電線156連接在一起。在此,接合片 1 5 2係連接在一定電位。因此,保持板1 5 4也成爲一 定電位,可提高高頻信號之傳輸特性。電線156係藉焊 接,或普通之搭接手法,例如以超音波配設之。也可以在 此後再用樹脂來加以保護。 再者,與半導體元件之接合,可以使用在配線圖案側 成一體形成突起之所謂B - 丁 A B型者。 第1 3圖表示實裝應用本發明之半導體裝置1 1 0 0 之電路基板1 0 0 0。電路基板在一般是使用例如玻璃環 氧樹脂基板等之有機系列基板。在電路基板上形成有例如 由銅形成之配線圖案,而呈所需之電路,而以機械方式連 接該等配線圖案與半導體裝置之接點隆起,使其成電氣導 通。這個時候,如果在上述半導體裝置配設,能夠吸收其 與外部之熱膨脹差所產生之變形之構造,則在將本半導體 裝置實裝於電路基板時,亦可提高在連接時及以後之可靠 性。同時,如果在半導體裝置之配線也下過工夫,則可提 昇連接時及連接後之可靠性。再者,實裝面積也可以縮小 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX 297公釐) -23- A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明(21 ) 到以裸露晶片實裝時之面積。因此,若將此電路基板使用 在電子機器,則可達成電子機器本身之小型化。同時可在 同一面積內確保更大之實裝空間,亦可達成高功能化。 而在第1 4圖表示備有此電路基板1 0 0 0之電子機 器之例子之筆記型個人電腦1 2 0 0。 再者,只要是跟半導體裝置一樣需要有多數接點隆起 之面實裝用之電子零件,則不問是主動或被動零件,均可 應用本發明。電子零件包括,例如:電阻器,電容器,線 圈’振盪器,濾波器,溫度檢測器,熱電偶,變阻器,可 變電阻器或溶絲等。 圖式之簡單說明 第1圖係表示第1實施形態之半導體裝置之圖。 第2圖係表示第2實施形態之半導體裝置之圖。 第3 A圖及第3 B圖係表示第3實施形態及其變形例 子之半導體裝置之圖。 第4圖係表示第4實施形態之其他變形例子之圖, 第5A圖〜第5 C圖係表示第5實施形態及其變形例 子之半導體裝置之圖。 第6圖係表示第6實施形態之半導體裝置之圖。 第7圖係表示第7實施形態之半導體裝置之圖。 第8圖係表示第8實施形態之半導體裝置之圖。 第9圖係表示第9實施形態之半導體裝置之圖。 第1 0圖係表示第i 〇實施形態之半導體裝置之圖》 --------{—裝-- (請先閱讀背面之注意事項苏填一馬本育) ,1r 本紙張尺度適财81國家標準21Gx297^7 -24- A7 、_^ B? 〜 —--—* ---------------- 五、發明説明(22 ) 第1 1圖係表示第1 1實施形態之電路基板之圖。 第12A圖係表示第12實施形態之電路基板之圖。 第1 2 B圖係表示第1 2實施形態之變形例子之圖。 第1 3圖係表示實裝應用本發明方法製造之半導體裝 置之電路基板之圖。 第1 4圖係表示備有,實裝應用本發明方法製造之半 導體裝置之電路基板之電子機器之圖。 --------f I裝-- (請先閱讀背面之注意事項再填寫本頁) 訂-----「線 經濟部中央樣準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_25_
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 ip A8 :^ B8 1 C8 _L '';. 圓 D8 六、申請專利範圍 第871015_25號專利申請案 中文申請專利範圍修正本 民國88年10月修正 1 種半導體裝置,備有: 半導體元件; 有貫穿孔之絕緣薄膜; 形成在上述絕緣薄膜之一個面上,可通過上述貫穿孔 上’並連接在上述半導體元件之配線圖案; 設在上述絕緣薄膜之另一面上,同時介由上述貫穿孔 與上述配線圖案成電氣方式相連接之外部端子;以及, 由具有導電性且用以保持平面性之構件所構成,以至 少覆蓋上述配線圖案之一部分狀,配設在上述配線圖案之 設有上述絕緣薄膜之面之相反面上之保持板; 、上述保持板係介由絕緣性之接合劑,貼在上述絕緣薄 膜,同時連接在上述配線圖案之一定電位部。 2 .如申請專利範圍第1項所述之半導體裝置, 在上述保持板與上述配線圖案之間,存在有覆蓋上述 配線圖案之保護層。 3 .如申請專利範圍第1項所述之半導體裝置, 上述一定電位部係電源電位及接地電位之任一方。 4 .如申請專利範圍第1項所述之半導體裝置, 上述配線圖案至少在其一部分有彎曲部,上述彎曲部 連接在上述保持板。 5 .如申請專利範圍第1項所述之半導體裝置, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 Ί — — 1!· — — !^^·!!! — 訂 (請先閲讀背面之注項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ip A8 :^ B8 1 C8 _L '';. 圓 D8 六、申請專利範圍 第871015_25號專利申請案 中文申請專利範圍修正本 民國88年10月修正 1 種半導體裝置,備有: 半導體元件; 有貫穿孔之絕緣薄膜; 形成在上述絕緣薄膜之一個面上,可通過上述貫穿孔 上’並連接在上述半導體元件之配線圖案; 設在上述絕緣薄膜之另一面上,同時介由上述貫穿孔 與上述配線圖案成電氣方式相連接之外部端子;以及, 由具有導電性且用以保持平面性之構件所構成,以至 少覆蓋上述配線圖案之一部分狀,配設在上述配線圖案之 設有上述絕緣薄膜之面之相反面上之保持板; 、上述保持板係介由絕緣性之接合劑,貼在上述絕緣薄 膜,同時連接在上述配線圖案之一定電位部。 2 .如申請專利範圍第1項所述之半導體裝置, 在上述保持板與上述配線圖案之間,存在有覆蓋上述 配線圖案之保護層。 3 .如申請專利範圍第1項所述之半導體裝置, 上述一定電位部係電源電位及接地電位之任一方。 4 .如申請專利範圍第1項所述之半導體裝置, 上述配線圖案至少在其一部分有彎曲部,上述彎曲部 連接在上述保持板。 5 .如申請專利範圍第1項所述之半導體裝置, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 Ί — — 1!· — — !^^·!!! — 訂 (請先閲讀背面之注項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 上述保持板係藉焊鍚或導電性接合劑中之任一方,連 接在上述配線圖案之上述一定電位部。 6 . —種半導體裝置,備有:半導體元件;絕緣薄膜 :形成在上述絕緣薄膜上,同時連接在上述半導體元件之 配線圖案;形成在上述配線圖案上之外部端子;以及,由 具有導電性且用以保持平面性之構件所構成,以保持上述 絕緣薄膜之一部分之保持板,而上述保持板係連接在士述 配線圖案之一定電位部。 7 .如申請專利範圍第6項所述之半導體裝置, 上述保持板使用熱膨脹係數較上述絕緣薄膜之熱膨脹 係數爲大之構件。 8 .如申請專利範圍第6項所述之半導體裝置, 上述保持板具有開縫或溝, 上述絕緣薄膜之端部係插入在上述開縫或溝內,藉此 保持在上述保持瓶。 9 .如申請專利範圍第6項所述之半導體裝置, 上述絕緣薄膜備有開縫, 上述保持板係介由上述開縫安裝在上述絕緣薄膜,其 端部突出在上述絕緣薄膜之相反面上。 10. —種半導體裝置之製造方法,包含: 在絕緣薄膜形成貫穿孔之過程; 在上述絕緣薄膜之一個面上,形成通過上述貫穿孔上 之配線圖案之過程; 在上述配線圖案之上述絕緣薄膜側之面上,形成可介 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -2 - — ί — — — ——1 — ΙΙΙ^Λ ^ — — — — — — II ^ ·111111! (請先閱讀背面之注意事項再填寫本頁) A8B8C8D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 由上述貫穿孔突出到上述絕緣薄膜之另一面上之外部端子 之過程; 將半導體元件連接在上述配線圖案,藉此將其配設在 上述絕緣薄膜之過程; 在上述配線圖寒之配設上述絕緣薄膜之相反側之面上 ,粘貼至少覆蓋上述配線圖案之一部分,由具導電性,且 用以保持平面性之構件所構成之保持板之過程;以及, 將上述配線圖案之一部分連接在上述保持板之過程。 1 1 .如申請專利範圍第1 0項所述之半導體裝置之 製造方法, 係介由絕緣性之接合劑,將上述保持板粘貼在上述保 持板。 1 2 .如申請專利範圍第1 1項所述之半導體裝置之 製造方法, 上述絕緣薄膜備有對應上述配線圖案之開口部; 而介由上述開口部,從上述絕緣薄膜之上述另一面推 入加壓工模,令上述配線圖案之一部分彎曲,以連接於上 述保持板。 1 3 . —種半導體裝置之製造方法,包含有:在絕緣 薄膜形成配線圖案之過程;將半導體元件連接在上述配線 圖案,而將其配設在上述絕緣薄膜上之過程;安裝保持上 述絕緣薄膜端部之保持板之過程;以及,以電氣方式將上 述配線圖案之一部分連接在上述保持板之過程。 1 4 . 一種電路基板,備有記載於申請專利範圍第1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — — — ^ ^ i — — — — — — * — — — — — — M (請先鬩讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 項至申請專利範圍第5項中任一項之半導體裝置,及形成 有所希望之導電圖案之基板, 上述半導體裝.置之上述外部端子連接在上述導電圖案 〇 1 5 種電路基板,備有: 包含有半導體元件;絕緣薄膜;形成在上述絕緣薄膜 ,並連接在上述半導體元件之配線圖案;形成在上述配線 圖案上之隆起:以及,由具有導電性,且用以保持平面性 之構件所構成,而以電氣方式連接在上述配線圖案之保持 板之半導體裝置;以及, 形成有所希望之導電圖案,以接合劑被固定在上述絕 緣薄膜之至少端部上之基板。. 1 6 . —種備有形成焊鍚隆起之絕緣薄膜,以及,由 具有導電性且用以保持平面性之構件所構成,而以電氣方 式連接在上述配線圖案之保持板之半導體裝置之實裝方法 係在上述絕緣薄膜之至少端部上塗敷接合劑,將其接 合於電路基板後,再令焊鍚隆起溶融,而連接於上述電路 基板之接合片。 本紙張尺度適用中0國家標準(CNS)A4規格(210 X 297公爱) _4- 丨Γ —--------—Α-Γ—-----—訂.1丨丨! ·線Λ (請先閱讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4481197 | 1997-02-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW393708B true TW393708B (en) | 2000-06-11 |
Family
ID=12701822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087101525A TW393708B (en) | 1997-02-13 | 1998-02-05 | A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3586867B2 (zh) |
AU (1) | AU5678298A (zh) |
TW (1) | TW393708B (zh) |
WO (1) | WO1998036450A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002093831A (ja) * | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2606603B2 (ja) * | 1994-05-09 | 1997-05-07 | 日本電気株式会社 | 半導体装置及びその製造方法及びその実装検査方法 |
JPH08306818A (ja) * | 1995-05-01 | 1996-11-22 | Hitachi Ltd | 半導体装置 |
JPH0936275A (ja) * | 1995-07-21 | 1997-02-07 | Toshiba Corp | 表面実装型半導体装置の製造方法 |
JP2970491B2 (ja) * | 1995-09-20 | 1999-11-02 | ソニー株式会社 | 半導体パッケージ及びその製造方法 |
-
1998
- 1998-01-28 AU AU56782/98A patent/AU5678298A/en not_active Abandoned
- 1998-01-28 JP JP53555498A patent/JP3586867B2/ja not_active Expired - Fee Related
- 1998-01-28 WO PCT/JP1998/000338 patent/WO1998036450A1/ja active Application Filing
- 1998-02-05 TW TW087101525A patent/TW393708B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
AU5678298A (en) | 1998-09-08 |
JP3586867B2 (ja) | 2004-11-10 |
WO1998036450A1 (en) | 1998-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW473950B (en) | Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine | |
TW464998B (en) | Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine | |
TW445551B (en) | Semiconductor device, its manufacture, circuit board, and electronic apparatus | |
KR100408616B1 (ko) | 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말 | |
TW469614B (en) | Semiconductor device and the manufacturing method for the same and electronic machine | |
US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
KR100440416B1 (ko) | 반도체 디바이스 | |
US6249046B1 (en) | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device | |
WO1994024698A1 (en) | Semiconductor device | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
TW448514B (en) | Semiconductor device and its manufacture, circuit board and electronic apparatus | |
TW406386B (en) | Semiconductor device and semiconductor device module | |
TW393747B (en) | Semiconductor device, film carrier tape, circuit board and the electronic device and their manunfacturing | |
US20180063955A1 (en) | Circuit board secured to battery cell using a circuit board through hole and methods for welding the circuit board | |
TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
TW471077B (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine | |
TW393708B (en) | A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board | |
JP4645911B2 (ja) | 複合部品 | |
JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JPH11176849A (ja) | 半導体装置の製造方法 | |
JPH11251497A (ja) | 電子回路モジュール | |
JP2003067695A (ja) | 半導体装置 | |
JP3651345B2 (ja) | ボンディングツール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |