TW386308B - Method of producing capacitor structure of DRAM device - Google Patents

Method of producing capacitor structure of DRAM device Download PDF

Info

Publication number
TW386308B
TW386308B TW087115463A TW87115463A TW386308B TW 386308 B TW386308 B TW 386308B TW 087115463 A TW087115463 A TW 087115463A TW 87115463 A TW87115463 A TW 87115463A TW 386308 B TW386308 B TW 386308B
Authority
TW
Taiwan
Prior art keywords
aforementioned
layer
amorphous silicon
doped
silicon layer
Prior art date
Application number
TW087115463A
Other languages
English (en)
Inventor
Da-Cheng Lin
Rung-He Jang
Shi-Chiuan Chen
Guo-Shu Tzeng
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW087115463A priority Critical patent/TW386308B/zh
Application granted granted Critical
Publication of TW386308B publication Critical patent/TW386308B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

經濟部中央橾隼局貝工消费合作社印蓑 A7 _B7____ 五、發明説明(ί ) 發明背景: 發明技術領域: 本發明是有關於一種用來製造動態隨機存取記憶體 (DRAM)皇冠型電容結構之儲存節點電極的方法。 先前技術概述: 半導體工業的主要目標除了在於持續地改進元件性 能,並維持或降低特定半導體元件的製造成本》這些目標已 經藉由半導體工業具有製造次微米特徵或是微米縮小化的 半導體晶片之能力而成功地達成。較小的特徵使得特性變差 的電容與電阻之減少得以實現。此外,較小的特徵雖導致較 小的晶片,卻與較大特徵所製造獲得的半導體晶片具有相同 的積體化程度。這使得大童更緊密,更小的晶片得以從一片 特殊尺寸起始基材中獲得,因而導致單一晶片具有較低的製 造成本。 動蘧隨機存取記憶元件(DRAM)的電容爲堆叠電容結構 (STC)時,當在動態隨機存取記憶元件(DRAM)的製造上g用 較小的特徵時,顯現了在嘗試增加STC電容值的困難性:一 個動態隨機存取記憶單元通常是由STC結構所組成,此STC 結構重曼著一個傳输閘電晶體,並連接到這個傳输蘭電晶體 汲極/源極的源極上。然而,傳输閛電晶體尺寸的縮小限制 了 STC結構的大小《•爲了增加由兩個電極所組成並以一層介 電質分隔開的STC結構之電容值,必須要降低介電質層的厚 度或是增加電容的面稂。介電質厚度的降低受限於過薄的介 電層所遭遇可靠度與良率風險的增加。此外,STC結構的面 2 ir·^--Γ— 1111 裝— I {請先《讀背面之注意事項再填寫本頁) 訂 本纸張尺度逋用中國团家揉舉(CNS > A4规格(210X297公釐) A7 B7_ 五、發明説明(2) 積亦受限於下面的傳输閘電晶體尺寸》單晶片十億單元或更 高密度的動態隨機存取記憶體(DRAM)技術的進步已經導致 一種具有較小傳输閘電晶體的特殊單元被使用,而導致較少 的覆蓋面積可用於重叠STC結構的放置。 使用粗糙或半球體顆粒(HSG)矽晶層以及使用皇冠型 STC結構已成爲在縮小電容橫向尺寸時,增加STC電容值的 兩種方法。首先,根據皇冠型STC電容結構,一多晶矽層或 非晶矽層儲存節點電極的製造包括垂直和水平的矽形狀,以 導致比不具有垂直形狀之對照製造物具有較大的電極表面 積《其次,在儲存節點電極結構上層使用具有凹面和凸面形 狀之半球體顆粒(HSG)矽晶層,同樣導致比用平滑矽晶層製 造之對照物具有較大程度的表面積。因此,一皇冠型堆曼電 容結構和位於此皇冠型儲存節電結構上具有半球體顆粒 (HSG)矽晶層上層的組合,對高密度動態隨機存取記憶元件 一項頗吸引人的選擇。 經濟部中央檫準扃貝工消费合作社印* (請先《讀背面之注意事項再填寫本頁) 本發明將揭露一套新的程序用以製造具有半球體顆粒 (HSG)矽晶層之皇冠型STC結構,因而提供闞於增加電容器 表面積之吸引人的組合。本發明將描述由半球體顆粒(HSG) 砂晶層覆蓋之皇冠型儲存節點結構的使用,其中的皇冠型儲 存節點結構是由包括全在相同位置之低壓化學氣相沉積 (LPCVD)裝置沉積之三層非晶矽層,其中一高摻雜濃度層位 於兩低摻雜濃度非晶矽層之間之混合非晶矽層所形成。使用 低摻雜濃度之非晶矽表面容許選擇性半球體顆粒(HSG)種晶 和成長形成於露出之皇冠型儲存節點結構的低摻雜表面 3 本紙浪尺度it用中國國家揉準(CNS > A4规格(210X297公釐) 經濟部中央標準局貝工消费合作社印策 A7 B7 五、發明説明(j ) 上。此外,高摻雜濃度之非晶矽層的使用提供減小電容空乏 現象所需之摻雜雜質。本發明也將揭露一氣相預先清潔步 驟,以準備於同步沉積半球體顆粒(HSG)晶種時露出之低摻 雜非晶矽表面。先前之技術,例如Thakur等人於美國專利 5656531號或Zahurak等人於美國專利5639685號中所描述 之製造半球體顆粒(HSG)層的步驟,這些先前的技^並未描 述如本發明所提供之步驟,意即使用三層非晶矽層之皇冠型 儲存節點結構。此外這些先前技術參考資料並未描^氟化氫 蒸氣預先清潔步驟,並緊跟著一同步半球體顆粒(ilSG)晶種 沉積,以在傳統低壓化學氣相沉積系統中作選擇性半球體顆 粒(HSG)成長。 發明的簡要說明: 本發明之主要目的爲產生一動態隨機存取記憶體電容 器結構,其中藉由使用皇冠型儲存節點結構以及位於皇冠型 儲存節點結構表面使用半球體顆粒(HSG)矽晶層來增加儲存 節點電極表面積,而達成電容值的增加。 本發明另一目的爲藉由包括一高摻雜濃度非晶矽層夾 於低摻雜,或未摻雜之非晶矽層之間的混合非晶矽層形成皇 冠型儲存節點電極。 本發明又一目的爲在相同串裝置之相同位置執行氟化 氫蒸氣預先清潔步驟和半球髋顆粒(HSG)種晶步驟,而不用 暴霉於空氣中。 本發明再一目的爲只在未摻雜或低摻雜灌度之非晶矽 表面選擇性成長半球體顆粒(HSG)矽晶種,並形成半球體顆 本紙張尺度適用中國國家樑準(CNS ) A4规格(210X297公釐) (*-先閲讀背面之注意事項再本頁y -------------------^ 裝------訂— .11 A7 —B7 五、發明説明(毕) 4 粒(HSG)矽晶層。 Α濟部中央樣準局員工消费合作杜印裝 (請先閲讀背面之注意事項再填寫本頁) 本發明爲一種藉由使用皇冠型儲存節點結構以及在低 摻雜濃度非晶矽之皇冠型儲存節點結構表面上結合半球體 顆粒(HSG)矽晶層,以增加電容值之動態隨機存取記憶元件 製造方法。其中,一傳輸閘電桌體包括一薄閘極絕緣骽,一 多晶矽閘壤結構,一低摻雜濃度之源極與汲極區域,多晶矽 閘極結構邊牆上的絶緣間隔,以及高摻雜濃度源極與汲極區 域,並形成於半導體基材上。然後沉積一層混合絕緣層於傳 输閘電晶體上,接著於混合絕緣層上開啓儲存節點之接觸窗 口,以將傳输閘電晶體的源極區域暴露出來。一已摻雜之多 晶矽栓柱形成於儲存節點接觸窗口中,連接傳输閘電晶體之 源極區域》在沉積一絕緣層後,於此絕緣層中開啓一窗口以 露出多晶矽拴柱的上表面和部分下層混合絕緣層的上表 面。接著沉積混合非晶矽層,包括一下層未慘雜或低摻雜濃 度之非晶矽層,一高慘雜濃度非晶矽層,以及一覆蓋之未摻 雜或低摻雜濃度之非晶矽層。化學機械研磨步驟被用來從絕 緣層上表面去除混合非晶矽層,以露出此絕緣層上表面。選 擇性去除此絕緣層,以導致包含先前位於窗口邊緣之兩垂直 的混合非晶矽層形狀,連接至水平混合非晶矽層形狀之皇冠 型儲存節點形狀,而混合非晶矽層之水平形狀覆蓋並連接儲 存節點接觸窗口中的已摻雜多晶矽拴柱。皇冠型儲存節點形 狀露出的表面由未摻雜或低摻雜濃度之非晶矽層覆蓋一高 摻雜濃度之非晶矽層組成。在一串裝置之第一爐管執行皇冠 型鑲存節點形狀露出之表面的氟化氫蒸氣預先清潔步驟,接 5 本纸張尺度逋用中•國家標準(CNS ) A4规格(210X297公釐) B7 B7 經濟部中央標準局貝工消费合作社中製 五、發明説明(5 ) 著在此串裝置之第二爐管中,以在皇冠型儲存節點形狀露出 之表面上選擇性形成半球體顆粒(HSG)矽晶種之沉積。接著 一褪火步驟被用來產生具有凹面和凸面形狀之半球體顆粒 (HSG)矽晶層。此褪火步驟同時造成高摻雜濃度非晶矽層夾 層結構的向外擴散,而導致包括覆蓋於已摻雜非晶矽垂直形 狀和已接雜非晶矽水平形狀之半球體顆粒(HSG)矽晶層,以 及藉由覆蓋之水平非晶矽形狀接觸到已摻雜多晶矽拴柱的 皇冠型儲存節點電極。一電容器介電層形成於皇冠型儲存節 點電極表面上,並接著產生一上層多晶矽電極,以完成皇冠 型堆叠電容結構之形成。 圖示的簡要說明: 本發明的目的與其他優點在所選擇的實施例和相關附 屬的圖式中作了最佳解釋。圖式包括: 圖1至10以剖面型態圖解式顯示了形成用爲動態隨機存取 記憶元件(DRAM)之堆叠電容結構(STC)的皇冠型 儲存節點電極的關鍵製造步驟’其中在皇冠型儲 存節點電極鳝出之表面上具有半球體顆粒(HSG) 矽晶顆粒層。 圖號之簡要說明: 1半導體基材 2閘極絕緣層 3多晶矽層 4覆蓋絕緣層(二氧化矽層) 5閘極結構 6 本紙張尺度逋用中S國家標準(CNS ) A4规格(210X297公董) ---..------装-- <請先H讀背面之注意事項再填寫本頁) *ΤΓ .:-丨.-1-:. If. UK, 經濟部中央揉率局貝工消费合作社印装 A7 B7 五、發明説明(έ) 6低摻雜濃度源極與汲極區域 7絕緣間隔 8高摻雜濃度源極與汲極區域 9二氧化矽或是硼-磷矽酸鹽玻璃(BPSG)的絕緣層 40氮化矽層 10儲存節點的接觸窗口 11已摻雜多晶矽栓柱 12二氧化矽層 13光阻形狀 14窗口 15第一層未摻雜或低慘雜濃度非晶矽層 16高摻雜濃度非晶矽層 16b低慘雜濃度非晶矽層 17另一層未慘雜或低摻雜濃度非晶矽層 18皇冠型儲存節點形狀 18b皇冠型儲存節點電極 19a半球體顆粒(HSG)矽晶種 19b半球體顆粒(HSG)矽晶層 20電容器介電質層 21多晶矽上層電極或平板電極 22電容器結構 發明實施例詳細說明: 現今將仔細描述用爲動態隨機存取記憶體(DRAM)之電 容器結構底層電極的皇冠型儲存節點電極,而在皇冠型儲存 7 (請先閾讀背面之注意事項再填寫本頁)
•1T 線 本纸張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央揉率局胄工消费合作社印It A7 _ B7 五、發明説明€ # 節點電極露出之表面上具有半球體顆粒(HSG)矽晶顆粒層之 形成方法。本發明中之動態隨機存取記憶體(DRAM)中所用的 傳输閘電晶髅將爲N型通道元件。然而,根據本發明所描述 的,用來增加動態隨機存取記憶體電容器表面積的皇冠型儲 存節點電極露出之表面上具有半球體顆粒(HSG)矽晶層亦可 以運用在P型通道元件的傳输閘電晶體。此外已摻雜或未摻 雜之多晶矽層可以用來取代已摻雜或未摻雜非晶矽層,以形 成皇冠型儲存節點電極。 如圖1,使用具有<100〉單晶方向的P型半導體基材1。 在一連串濕清洗步驟後,藉由在氧-水蒸氣混合氣體,溫度 介於攝氏750至1050度的高溫氧化法形成介於40至200埃 厚度的二氧化矽之閘極絕緣層2。然後使用低壓化學氣相沉 積(LPCVD)步驟於溫度約爲攝氏500至700度沉積介於500 至40GO埃厚度的第一多晶矽層3。多晶矽層》可以單獨成 長然後再藉由離子佈植砷或磷原子摻雜雜質,或者此多晶矽 層3可以藉由結合砷或是磷到矽甲烷或二矽甲烷氣體中於沉 積時同步執行摻雜步驟。如果下層字線或是閘極阻值有需要 要求時,可以用存在於下方已摻雜多晶矽層具有金屬矽化物 層之多晶矽化物層,例如矽鈦化合物或矽鎢化合物,取代多 晶矽層3。接著藉由低壓化學氣相沉積(LPCVD)或是電漿增 強型化學氣相沉積(PECVD)步驟,成長厚度大約600至2000 埃,做爲覆蓋絕緣層的二氧化矽層4 »以傳統微影技術與反 應性離子蝕刻(RIE)步驟,分別利用CHF3做爲二氧化矽層4 的蝕刻劑和氯氣Cl2做爲多晶矽層或多晶矽化物層3的蝕刻 8 (請先《讀背面之注意事項再填寫本頁) -裝· —訂 本纸張尺度適用中國國家揉準(CNS ) A4規格(210X 297公釐) B7 五、發明説明(Ί 劑,來產生如圖1所示的閘極結構5。並藉由氧氣電漿以及 小心地濕清洗步驟去除用來做爲定義閘極結構蝕刻面罩的 光阻層。 接著,藉由離子佈值能量約爲5至60千電子伏特,劑 量約爲1Ε13至1Ε15離子/平方公分(atoms/cm2)的憐原子以 形成低摻雜濃度源極與汲極區域6。然後利用低壓化學氣相 沉積(LPCVD)或是電漿增強型化學氣相沉積(PECVD)步驟,在 溫度約爲攝氏400至850度沉積大約1500至4000埃厚度的 另一二氧化矽層,並接著以CHF3做爲蝕刻劑的非等向性反應 性離子蝕刻法(RIE)在閘極結構5的邊牆上形成絕緣間隔 7。然後,藉由離子佈值能量約爲30至100千電子伏特,劑 量約爲1E14至5E16離子/平方公分(atoms/cm2)的砷原子以 形成高接雜濃度源極與汲極區域8。這些步驟的結果如圓1 所示。 接著藉由低壓化學氣相沉積(LPCVD)或是電漿增強型化 學氣相沉積(PECVD)步驟,沉積大約1000至5000埃厚度二 氧化矽或是硼-磷矽酸鹽玻璃(BPSG)的絕緣層9。然後以化 學機械研磨(CMP)步驟將此絕緣層9平坦化。如果使用砸-磷 矽酸鹽玻璃(BPSG)層,則在溫度介於攝氏700至1000度之 間執行重新流動步驟,以產生具有較平滑上表面形狀之硼-磷矽酸鹽玻璃(BPSG)層。接著藉由低壓化學氣相沉積(LPCVD) 或是電漿增強型化學氣相沉積(PECVD)步驟,沉積大約50至 1000埃厚度的氮化矽層40 〇接著以傳統微影技術與反應性 離子蝕刻(RIE)步驟,分別利用CF!做爲氮化矽層40的蝕刻 9 本纸張尺度逋用中國靦家揉牟(CNS ) A4規格(210X297公釐) -¾ <請先聞讀背面之注$項再填寫本頁) 、裝.
、1T 經濟部中央橾準局貝工消费合作社印裝 A7 B7__ 五、發明説明_ 劑和CHF3做爲二氧化矽層9的蝕刻劑在混合絕緣層中開啓儲 存節點的接觸窗口 10,以暴露出高摻雜濃度源極與汲極區 域8的上表面。此部份圖示於圖2中。並藉由氧氣電漿以及 小心地濕清洗步驟去除用來做爲產生儲存節點的接觸窗口 10蝕刻面罩的光阻形狀。 接著,藉由低壓化學氣相沉積(LPCVD)步驟沉積大約 1000至6000埃厚度之多晶矽層。此多蟲矽層藉由在沉積時 加入砷或磷原子到矽甲烷或二矽甲烷氣體中同步執行摻雜 步驟,以形成整體接雜濃度約爲1E19至2E20 atoms/cm3的 多晶矽層。顯示於圖3中,位於儲存節點接觸窗口 10中的 已摻雜之多晶矽栓柱11的形成,是藉由使用氣氣爲蝕刻氣 體之非等向性反應性離子蝕刻(RIE)步驟或是化學機械研磨 (CMP)步驟,從氮化矽層40上表面去除不要的多晶矽而達 成。 用來形成後續皇冠型儲存節點電極之絕緣體形狀接著 於圖4中提出並說明。藉由低壓化學氣相沉積(LPCVD)或是 電漿增強型化學氣相沉積(PECVD)步驟,沉積大約4000至 20000埃厚度的二氧化矽層12。硼-磷矽酸鹽玻璃(BPSG)層 也可被用來取代此二氧化矽層。光阻形狀13接著形成於二 氧化矽層12上層表面上,並做爲使用(:抽3爲蝕刻劑之非等 向性反應性離子蝕刻(RIE)步驟之面罩,以在二氧化矽層12 中產生窗口 14。窗口 14露出已摻雜多晶矽拴柱11之上表 面以及氮化矽層40之部分上表面。二氧化矽層12之高度或 是厚度將決定後績之用爲皇冠型儲存節點電極一部份之非 y (請先聞讀背面之注意事項再填寫本\| 繁· - —.—線 經濟部中夬樣準局負工消費合作社印— 本纸张尺度適用中國國家橾準(CNS ) A4规格(210X297公嫠) B7 B7 經濟部中央揉準局貝工消费合作社印隶 五、發明説明(I) 晶矽垂直形高度。 在藉由氧氣電漿以及小心地濕清洗步驟去除光阻形狀 13後,如圖5所示,沉積包括低摻雜濃度和高摻雜濃度層之 混合非晶矽層。藉由低壓化學氣相沉積(LPCVD)步驟,以矽 甲烷或二矽甲烷爲來源,在溫度低於攝氏550度沉積厚度小 於400埃的第一層未摻雜或低摻雜濃度之非晶矽層15 »若 此層15選擇低摻雜濃度之非晶矽,則在低壓化學氣相沉積 (LPCVD)步驟中同時藉由添加磷或砷到矽甲烷或二矽甲烷來 源中完成摻雜步驟,以形成整體摻雜濃度約爲1E19至4E20 atoms/cm3。接著於低壓化學氣相沉積(LPCVD)爐管中,在溫 度低於攝氏550度沉積厚度小於10G0埃的高慘雜濃度之非 晶矽層16,並在沉積時藉由添加碟或砷到矽甲院或二矽甲 烷來源中同步完成摻雜步驟,以形成整體摻雜濃度高於4E20 atoms/απ3之高摻雜濃度非晶矽層16〃最後,藉由低壓化學 氣相沉積(LPCVD)步驟,以矽甲烷或二矽甲烷爲來源,在溫 度低於攝氏550度沉積厚度小於400埃的另一層未摻雜或低 摻雜濃度之非晶矽層17。若此層17選擇低摻雜濃度之非晶 矽,則在低壓化學氣相沉積(LPCVD)步驟中同時藉由添加磷 或砷到矽甲烷或二矽甲烷來源中完成摻雜步驟,以形成整體 摻雜濃度約爲1E19至4E20 atoms/cm3。此混合非晶矽層的 重要特徵爲必須防止電容空乏現象之高摻雜濃度非晶矽層 16是夾於低摻雜濃度非晶矽層之間,此現象在使用較低摻雜 灌度非晶矽層將會發生《«使用低摻雜濃度非晶矽層最爲表面 層將可容許半球體顆粒(HSG)矽晶層之形成,而相同的半球 11 本纸張尺度適i中國國家樣準(CNS〉A4規格(210X297公釐) «Ί.-1--^-----—Γ装-- (請先閲讀背面之注f項再填寫本頁) 訂 -泉, 五、發明説明(
W A7 B7 體顆粒(HSG)矽晶層將不會形成於高摻雜濃度之非晶矽層。 經濟部中夫橾準局貝工消费合作社印装 接著運用化學機械研磨步驟(CMP)從二氧化矽層12上表 面去除包括下層未摻雜或低摻雜濃度之非晶矽層15,高摻 雜濃度非晶矽層16,以及覆蓋之未摻雜或低摻雜濃度之非 晶矽層17之混合非晶矽層,以導致窗口 14中皇冠型儲存節 點形狀之產生。此部份如圓6所示。經由化學機械研磨步驟 (CMP)露出之二氧化矽層12上表面容許一使用氫氟酸溶液之 濕蝕刻步驟或是氟化氫蒸氣步驟選擇性去除二氧化矽或硼-磷矽酸鹽玻璃(BPSG)層12,以導致包含兩混合非晶矽垂直 形狀,並藉由一混合非晶矽水平形狀連接之皇冠型儲存節點 形狀18。皇冠型儲存節點形狀之水平形狀18a覆蓋並接觸 位於儲存節點接觸窗口 10中之已摻雜多晶矽拴柱11。此部 份如圖7所示。重要的是皇冠型儲存節點形狀18a露出的表 面是由未摻雜或低摻雜濃度之非晶矽層組成,而皇冠型儲存 節點形狀18a的中間層爲高摻雜濃度非晶矽層16。當後嫌 的半球體顆粒(HSG)矽晶種之選擇性沉積,以及後續的半球 體顆粒(HSG)矽晶層之形成只要發生於未摻雜或低摻雜濃度 非晶矽層16b上時,此混合非晶矽形狀將十分關鍵。在選擇 性去除二氧化矽12時,下方的氮化砂層40可避免二氧化砂 層9受到侵蝕。 接著將於圖8和圖9中提出並說明半球體顆粒(HSG)矽 晶層的準備和形成。一串裝置之第一爐管被用來在溫度介於 攝氏20至30度之間,壓力介於10至20 torr間,於皇冠 型儲存節點形狀18a露出之表面執行氟化氫蒸氣預先清潔步 12 本纸張尺度適用中國·家揉準(CNS ) Α4Λ格(210X297公釐) 經濟部中央梂準局貝工消费合作社印装 A7 B7_ 五、發明説明(βΐ / . I ' 驟。半球體顆粒(HSG)矽晶種19a之選擇性沉積接著在此串 裝置之第二爐管中完成,在預先清潔步驟和半球體顆粒(HSG) 長晶步驟之間並未暴露於空氣中。半球體顆粒(HSG)矽晶種 19a於溫度介於攝氏550至580度之間,壓力小於1 torr下 使用稀釋於氮氣氣體中之矽甲烷爲來源而形成。如圖9所 示,在此串裝置之第二爐管執行溫度介於攝氏550至580 度,壓力小於1. 0 torr之氮氣氣體中的褪火步驟,以將半 球體顆粒(HSG)矽晶種19a轉換成爲半球體顆粒(HSG)矽晶層 19b,形成皇冠型儲存節點電極18b »半球體顆粒(HSG)矽晶 層19b之凹面與凸面形狀是由具有約200至800埃大小顆粒 之半球體顆粒(HSG)矽晶組成。在將樣本從此串爐管中移出 後’於另一爐管中,在溫度介於攝氏800至850度之間執行 第二褪火步驟。此褪火步驟容許夾層結構之高摻雜濃度非晶 矽層向外擴散至未摻雜或低摻雜濃度之非晶矽層,因而提供 整個皇冠型儲存節點電極18b足夠的摻雜濃度,並避免當未 摻雜或低摻雜非晶矽層之摻雜濃度在半球體顆粒(HSG)矽晶 種沉積後尙未增加時,將會發生的電容空乏現象。 然後於圖10中將提出並說明具有包含半球糖顆粒(HSG) 矽晶層18b之皇冠型儲存節點電極19b的動態隨機存取記憶 館電容器結構22之完成。電容器介電質層20,例如0N0(氧 化物-氮化矽-二氧化矽)接著沉積於皇冠型儲存節點電極 19b上。0Ν0層是先開始於成長一層厚度約爲1〇至50埃的 二氧化矽層,並接著沉積一層厚度約爲10至60埃的氮化矽 層。接下來對於氮化矽層之高溫氧化導致在氧化矽上形成氧 13 本紙張尺度適用中國«家橾準(CNS ) Α4规格(210X297公釐) (請先Μ讀背面之注意事項再填寫本頁) 訂 線 :.^βη··.. « r 經濟部中央橾準扃貝工消f-合作社印11 A7 _ ^_B7__ 五、發明説明(観 氮矽化物層,且二氧化矽層的等效厚度約爲40至8G埃。最 後,利用低壓化學氣相沉積(LPCVD)步驟,沉積大約1000至 2000埃厚度之另一多晶矽層。此多晶矽層的摻雜是藉由添加 磷化氫到矽甲烷氣體中與沉積步驟同步完成。微影步驟與以 氯氣作爲蝕刻劑的反應性離子蝕刻(RIE)步驟接著被用產生 如圖10所示之多晶矽上層電極或平板電極21。光阻再一次 藉由氧氣電漿以及小心地濕清洗步驟去除。 雖然本發明特別揭露並描述了所選擇的實施例,熟悉本 技術的人均可明瞭任何形式或是細節上可能的變化均未脫 離本發明的精神與範圍。 (請先閲讀背面之注$項再填寫本頁) 訂 線 本纸張尺度逋用中國國家揉準(CNS > A4规格(210X297公釐)

Claims (1)

  1. 經濟部中央檩窣局貝工消费合作社印1L A8 B8 C8 _______ D8 __ 六、申請專利範囷 1·—種在半導體基材上製造動態隨機存取記憶體元件之電 容器結構的方法,包括下列步驟: 提供一個下層傳輸閘電晶體,包括一位於閘極絕緣層上之 閘極結構,該閘極結構之邊牆上的絕緣體間隔,以及前述 的半導體基材未被該閘極結構覆蓋之源極與汲極區域; &一混合絕緣層中形成儲存節點接觸窗口,以露出源極區 域的上表面; 於前述的儲存節點接觸窗口中形成已摻雜多晶矽拴柱; 在厚絕緣層中形成一窗口,以露出前述的混合絕緣層部分 上表面,並露出前述的已摻雜多晶矽拴柱的上表面; 在前述的絕緣層上表面上,和前述的絕緣層中前述的窗口 的邊緣上,和前述的混合絕緣層之前述的部分上表面上, 以及露出於前述的絕緣層中前述的窗口的底部之前述的 已摻雜多晶矽拴柱的上表面上沉積一混合非晶矽層;此前 述的混合非晶砍層包括:一下層未摻雜或低摻雜濃度之非 晶矽層;一高摻雜濃度非晶矽層;以及一覆蓋之未摻雜或 低摻雜濃度之非晶矽層; 去除前述的絕緣層上表面上之前述的混合非晶矽層; 去除前述的厚絕緣層,以導致包含前述的混合非晶矽層之 垂直形狀,而前述的混合非晶矽層之前述的垂直形狀連接 至一前述的混合非晶矽之水平形狀,以及覆蓋並接觸位於 前述的已摻雜多晶矽拴柱之前述的混合非晶矽之前述的 水平形狀的皇冠型儲存節點形狀之形成,且前述的混合非 晶砍層之前述的垂直形狀和前述的水平形狀都由前述的 15 本纸浪尺度逋用t國钃家#率< CNS ) Α4规格(210X297公釐) .HI I ^^^1 an ^ In I (請先H讀背面之注意事項再填寫本頁) 訂 At A8 B8 C8 D8 經濟部中夫橾率局貝工消费合作社印*. 申請專利範圍 高摻雜濃度非晶矽層位於前述的覆蓋和前述的下層未摻 雜或低摻雜濃度之非晶矽層之間所組成; 於一串裝置之第一爐管中,在前述的皇冠型儲存節點形狀 之前述的未摻雜或低摻雜濃度之非晶故層露出之表面執 行一預先清潔步驟; 於前述的一串裝置之第二爐管中,在前述的皇冠型儲存節 點形狀之前述的未摻雜或低摻雜濃度之非晶矽層露出之 表面沉積半球體顆粒(HSG)矽晶種; 於前述的一串裝置之前述的第二爐管中執行第一褪火步 驟,以將前述的半球體顆粒(HSG)矽晶種轉換成爲半球體 顆粒(HSG)矽晶層; 執行第二褪火步驟,從前述的高摻雜濃度非晶矽層將摻雜 雜質分布至前述的覆蓋和前述的下層未摻雜或低摻雜濃 度之非晶矽層中,以及前述的半球體顆粒(HSG)矽晶層, 以產生由已摻雜混合非晶矽層上之前述的半球體顆粒 (HSG)矽晶層組成的皇冠型儲存節點電極; 於前述的皇冠型儲存節點電極上形成一層電容器介電 層;以及 形成前述的電容器結構之上層平板電極。 2.如申請專利範圍第1項所述之方法,其中所述的已摻雜多 晶矽栓柱是由使用低壓化學氣相沉積(LPCVD)步驟沉積大 約1000至6000埃厚度並於沉積時藉由加入砷或磷原子到 矽甲烷氣體中同步執行摻雜步驟之多晶矽層而形成,並導 致整體摻雜濃度約爲1E19至2E20 atoms/cm3的前述的多 木纸張尺度適用中國國家鏢準(CNS ) A4规格(210X297公釐) (請先H讀背面之注意事項再填寫本I) 訂 終— A8 B8 C8 D8 ""* ' .1 ' "" "* ' '"''' — I— 、申請專利範圍 晶矽拴柱。 3·如申請專利範圍第1項所述之方法,其中所述的厚絕緣層 爲二氧化矽層,是藉由低壓化學氣相沉積(LPCVD)或是電 漿增強型化學氣相沉積(PECVD)步驟,沉積大約4000至 20000埃厚度的二氧化矽層而獲得。 4. 如申請專利範圍第1項所述之方法,其中所述的厚絶緣層 爲硼-磷矽酸鹽玻璃(BPSG)層,是使用低壓化學氣相沉積 (LPCVD)或是電漿增強型化學氣相沉積(PECVD)步驟,沉積 大約4000至20000埃厚度。 5. 如申請專利範圍第1項所述之方法,其中所述的絕緣層中 之窗口是藉由使用CHF3爲蝕刻劑之非等向性反應性離子 蝕刻(RIE)步驟形成。 6. 如申請專利範圍第1項所述之方法,其中所述的混合非晶 矽層是由使用低壓化學氣相沉積(LPCVD)步驟沉積厚度小 於400埃,並於沉積時藉由添加磷或砷到矽甲烷或二矽甲 烷來源中同步完成摻雜步驟,以形成整體摻雜濃度約爲〇 至4E20 atoms/cm3之下層前述的未摻雜或低摻雜濃度之非 晶矽層,·使用低壓化學氣相沉積(LPCVD)步驟沉積厚度小 於1000埃,並於沉積時藉由添加磷或砷到矽甲烷或二矽 甲烷來源中同步完成摻雜步驟,以形成整體摻雜濃度高於 4E20 atoms/cm3之前述的高摻雜濃度非晶矽層;以及使用 低壓化學氣相沉積(LPCVD)步驟沉積厚度小於400埃,並 於沉積時藉由添加磷或砷到矽甲烷或二矽甲烷來源中同 步完成摻雜步驟,以形成整體摻雜濃度約爲0至4E20 17 (請先閱讀背面之注意事項再4寫本頁) 訂 線 經濟部中央標率局員工消费合作社印*. 本紙浪尺度逋用中國國家揲率(CNS ) A4规格(210X297公釐) B8 C8 —____D»_ '申請專利範園 at0®s/cm3之覆蓋之前述的未摻雜或低摻雜濃度之非晶矽 層所組成。 <請先閩讀背面之注$項再填寫本頁 7·如申請專利範圍第i項所述之方法,其中所述的非晶矽 層之混合層是使用化學機械研磨步驟從前述的絕緣層上 表面去除》 8.如申請專利範圍第1項所述之方法,其中所述的厚絕緣層 是使用氫氟酸溶液或是氟化氫蒸氣加或不加水蒸氣而去 除。 訂 9·如申請專利範圍第1項所述之方法,其中所述的預先清潔 是於前述的一串裝置之前述的第一爐管中,在溫度介於攝 氏20至30度,壓力介於1〇至20 torr間,使用氟化氫 蒸氣而執行。 -線、;· 10. 如申請專利範圍第1項所述之方法,其中所述的半球體 顆粒(HSG)矽晶種是於前述的一串裝置之前述的第二爐 管中,於溫度介於攝氏550至580度之間,壓力小於1 torr下之氮氣氣體中使用矽甲院爲來源而形成。 經濟部t央樣率局貝工消费合作社印簟 11. 如申請專利範圍第1項所述之方法,其中所述的半球體 顆粒(HSG)矽晶層是藉由執行於前述的一串裝置之前述 的第二爐管中,溫度爲攝氏550至580度之間的前述的 褪火步騍,從半球體顆粒(HSG)矽晶種而形成。 12·如申請專利範圍第1項所述之方法,其中所述的半球體 顆粒(HSG)矽晶層之顆粒大小約200至800埃。 13.如申請專利範圍第1項所述之方法,其中所述的電容器 介電層爲0N0(氧化物-氮化矽-二氧化矽),具有4〇至80 18 本纸浪尺度逋用中國家樣率(CNS ) A4规格(210X297公釐) 鳗濟部t央樣率扃薦工洧费合作社印«. A8 B8 C8 _ D8 __ 六、申請專利範圍 埃之等效二氧化矽層的厚度,是先藉由高溫氧化以形成 厚度約爲10至50埃的二氧化矽層,接著沉積一層厚度 約爲10至60埃的氮化矽層,並將前述的氮化矽層高溫 氧化以產生在下方前述的二氧化矽層上的氧氮矽化物 層。 14. 一種在半導體基材上製造動態隨機存取記憶體元件之皇 冠型儲存節點電極之方法,並具備一預先清潔步驟,以 及接著在皇冠型儲存節點形狀之低摻雜濃度表面上形成 半球體顆粒(HSG)矽晶層之前所執行的在相同位置之半 球體顆粒(HSG)矽晶種沉積方法包括下列步驟: 於前述的半導體基材上提供一個下層傳輸閘電晶體,包 括一位於二氧化矽閘極絕緣層上之多晶矽閘極結構和前 述的閘極結構之邊牆上的絕緣體間隔,以及前述的半導 體基材未被前述的多晶砂閘極結構覆蓋之源極與汲極區 域; 沉積由一下層二氧化矽層和一覆蓋之氮化矽層組成之混 合絕緣層; 在前述的混合絕緣層中形成儲存節點接觸窗α,以露出 前述的源極與汲極區域之源極區域的上表面; 沉積一已摻雜多晶矽層,並完全填滿前述的儲存節點接 觸窗口; 從前述的混合絕緣層上表面去除前述的已摻雜多晶矽 層,以於前述的餾存節點接觸窗口中形成已摻雜多晶矽 拴柱ί 19 _ 本纸張尺度逋用中國國家槺準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再*寫本貰) ,ΤΓ 線 A8 B8 C8 D8 申請專利範圍 沉積一厚絕緣層; 在前述的厚絕緣層中形成一窗口,以露出前述的已摻雜 多晶矽拴柱的上表面,並露出做爲前述的混合絕緣層之 覆蓋層的氮化矽層之部分上表面; 沉積第一低摻雜濃度或未摻雜非晶矽層於前述的厚絕緣 層上層表面上,和前述的厚絕緣層中前述的窗口內露出 之前述的厚絕緣層邊牆上,和露出於前述的厚絕緣層中 前述的窗口的底部之前述的已摻雜多晶矽拴柱的上表面 上,以及前述的混合絕緣層之部分上表面上; 在前述的第一低摻雜濃度非晶矽層上沉積高摻雜濃度非 晶矽層; 訂 在前述的高摻雜濃度非晶矽層上沉積第二低摻雜濃度非 晶矽層; 線 從前述的厚絕緣層上層表面上去除前述的第二低慘雜濃 度非晶矽層、前述的高摻雜濃度非晶矽層,以及前述的 第一低摻雜濃度非晶矽層; 經濟部中央橾隼局貝工消费合作社印Λ 從前述的混合絕緣層上表面去除前述的厚絕緣層,以導 致包含兩個連接至混合非晶矽水平形狀的混合非晶矽垂 直形狀,以及覆蓋並接觸位於前述的已摻雜多晶矽拴柱 之前述的混合非晶矽水平形狀的皇冠型儲存節點形狀, 且前述的混合非晶矽垂直形狀和前述的混合非晶矽水平 形狀都由前述的高摻雜濃度非晶矽層夾於前述的第一低 摻雜濃度非晶矽層和前述的第二低摻雜濃度非晶矽層之 間所組成; 20 本纸張尺度遒用中國國家椹準(CNS > Α4Λ#· ( 210X297公釐) A8 B8 C8 D8 - —^_____ — .·-· >»:=- — 六、申請專利範園 於一串裝置之第一爐管中,執行一氟化氫蒸氣預先清潔 J±L|QB · (請先閱讀背面之注$項再填寫 麥膝, 於前述的一串裝置之第二爐管中,在前述的皇冠型儲存 節點形狀之低摻雜濃度非晶矽露出之表面上選擇性沉積 半球體顆粒(HSG)矽晶種; 於前述的一串裝置之前述的第二爐管中執行第一褪火步 驟,以將前述的半球體顆粒(HSG)矽晶種轉換成爲半球體 顆粒(HSG)矽晶層; 訂 執行第二褪火步驟,從前述的高摻雜濃度非晶矽層將摻 雜雜質分布至前述的第一低摻雜濃度之非晶矽層中和前 述的第二低摻雜濃度之非晶矽層中,以產生由已摻雜混 合非晶矽層上之前述的半球體顆粒(HSG)矽晶層組成的 皇冠型儲存節點電極; 於前述的皇冠型儲存節點電極上形成一層電容器介電 層; 線 沉積一多晶矽層;以及 鼷樣化前述的多晶矽層以形成前述的動態隨機存取記憶 體電容器結構之多晶矽上層電極。 經濟部中央橾率局負工消费合作社印装 15.如申請專利範圍第14項所述之方法,其中所述的混合絕 緣層包括藉由低壓化學氣相沉積(LPCVD)或是電漿增強 型化學氣相沉積(PECVD)步驟,沉積大約1000至5000埃 厚度之二氧化矽或是硼-磷矽酸鹽坡璃(BPSG)的下層,並 包括藉由低壓化學氣相沉積(LPCVD)或是電漿增強型化 學氣相沉積(PECVD)步驟,沉積大約50至1000埃厚度的 本纸張尺度適用中•國家雄率(CNS ) A4规格(2丨OK297公釐) A8 B8 C8 D8 經濟部中央橾隼局工消费合作社印氧 六、申請專利範圍 氣化砍之覆蓋層。 16. 如申請專利範圍第Η項所述之方法,其中所述的已慘雜 多晶矽層是用來做爲前述的多晶矽拴柱,是由使用低壓 化學氣相沉積(LPCVD)步驟沉積大約1000至6000埃厚度 並於沉積時藉由加入砷或磷原子到矽甲烷氣體中同步執 行摻雜步驟之多晶矽層而形成,並導致整體摻雜濃度約 爲1E19至2E20 atoms/cm3的前述的已摻雜多晶矽層。 17. 如申請專利範圍第14項所述之方法,其中所述的厚絕緣 層爲二氧化矽層,是藉由低壓化學氣相沉積(LPCVD)或是 電漿增強型化學氣相沉積(PECVD)步驟,沉積大約4000 至20000埃厚度的二氧化矽層而獲得。 18. 如申請專利範圍第14項所述之方法,其中所述的厚絕緣 層爲硼-磷矽酸鹽玻璃(BPSG)層,是使用低壓化學氣相沉 積(LPCVD)或是電衆增強型化學氣相沉積(PECVD)步驟, 沉積大約4000至20G0Q埃厚度。 19. 如申請專利範圍第14項所述之方法,其中所述的前述的 厚絕緣層中之窗口是藉由使用CHF3爲触刻劑之非等向性 反應性離子蝕刻(RIE)步驟形成。 20. 如申請專利範圍第14項所述之方法,其中所述的第一低 摻雜濃度或未摻雜非晶矽層是使用低壓化學氣相沉積 (LPCVD)步驟沉積厚度小於400埃,並於沉積時藉由添加 磷或砷到矽甲焼或二矽甲烷來源中同步完成摻雜步驟, 以形成整體摻雜濃度約爲0至4E20 atoms/cm3之前述的 未摻雜或低摻雜濃度之非晶矽層。 --j--------旁-- r 請,先聞讀背面之注意事項再填^^Jr) K 本紙張尺度適用中圃B家槺準(CNS > A4规格(210X297公釐) 鍾濟部中夫檬率扃員工消费含作社印策 A8 B8 C8 D8 六'申請專利範圍 21. 如申請專利範圍第14項所述之方法,其中所述的高慘雜 濃度非晶矽層是使用低壓化學氣相沉積(LPCVD)步驟沉 積厚度小於1000埃,並於沉積時藉由添加磷或砷到矽甲 烷或二矽甲烷來源中同步完成摻雜步驟而獲得,以形成 整體摻雜濃度高於4E20 atoms/cm3之前述的高摻雜濃度 非晶矽層。 22. 如申請專利範圍第14項所述之方法,其中所述的第二低 摻雜濃度或未摻雜非晶矽層是使用低壓化學氣相沉積 (LPCVD)步驟沉積厚度小於400埃,並於沉積時藉由添加 磷或砷到矽甲烷或二矽甲烷來源中同步完成摻雜步驟, 以形成整體摻雜濃度約爲0至4E20 atoms/cm3之前述的 未摻雜或低摻雜濃度之非晶矽層。 23. 如申請專利範圍第14項所述之方法,其中所述的厚絕緣 層是使用氫氟酸溶液或是氟化氫蒸氣加或不加水蒸氣而 去除。 24. 如申請專利範圍第14項所述之方法,其中所述的氟化氫 蒸氣預先清潔步驟是於前述的一串裝置之前述的第一爐 管中,在溫度介於攝氏20至30度,壓力介於10至20 torr 間,使用氟化氫蒸氣而執行。 25. 如申請專利範圍第14項所述之方法,其中所述的半球體 顆粒(HSG)矽晶種是於前述的一串裝置之前述的第二爐 管中,於溫度介於攝氏550至580度之間,壓力小於1 torr下之氮氣氣體中使用矽甲烷或二矽甲烷爲來源而形 成。 (請先《讀背面之注意事項再填寫本頁) 訂---- 線 本·纸浪尺度逋用肀_國家梯準(CNS ) A4規格(210X297公釐) 經濟部中央揉辛局負工消费合作社印策 B8 C8 ______ D8 申請專利範圍 26.如申請專利範圍第丨4項所述之方法,其中所述的半球體 顆粒(HSG)矽晶層是藉由於前述的一串裝置之前述的第 二爐管中’在溫度爲攝氏550至580度之間的氮氣氣體 中執行前述的第一褪火步驟,從半球體顆粒(HSG)矽晶種 而形成。 21如申請專利範圍第η項所述之方法,其中所述的半球體 顆粒(HSG)矽晶層包含之顆粒大小約200至800埃。 24 (請先H讀背面之注意事項再填寫本頁)
    衣纸浪尺度適用中國國家棣準(CNS } A4规格(2丨0X297公釐)
TW087115463A 1998-09-17 1998-09-17 Method of producing capacitor structure of DRAM device TW386308B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW087115463A TW386308B (en) 1998-09-17 1998-09-17 Method of producing capacitor structure of DRAM device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087115463A TW386308B (en) 1998-09-17 1998-09-17 Method of producing capacitor structure of DRAM device

Publications (1)

Publication Number Publication Date
TW386308B true TW386308B (en) 2000-04-01

Family

ID=21631384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115463A TW386308B (en) 1998-09-17 1998-09-17 Method of producing capacitor structure of DRAM device

Country Status (1)

Country Link
TW (1) TW386308B (zh)

Similar Documents

Publication Publication Date Title
US7459746B2 (en) Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
TW304288B (en) Manufacturing method of semiconductor memory device with capacitor
TW425700B (en) Hemispherical grained polysilicon semiconductor structure and method
US20040228068A1 (en) Capacitor and memory structure and method
US6197653B1 (en) Capacitor and memory structure and method
US6451650B1 (en) Low thermal budget method for forming MIM capacitor
TW386308B (en) Method of producing capacitor structure of DRAM device
TW426933B (en) Capacitor and memory structure and method
TW312829B (en) Semiconductor memory device with capacitor(6)
TW383500B (en) Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon
TW383498B (en) Manufacturing method for capacitor structure of DRAM component on semiconductor substrate
TW312828B (en) Manufacturing method of semiconductor memory device with capacitor(5)
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW396614B (en) Dynamic random access memory and stacked capacitor structure without escaping hemisphereical particle silicon layer and array variation
TW382814B (en) Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TW396500B (en) In-situ doped rough polysilicon storage cell structure formed using gas phase nucleation
TW382771B (en) Method for producing shell capacitor having single sided corrugated surface
TW306035B (en) Manufacturing method of semiconductor memory device with capacitor (part 7)
TW308728B (en) Semiconductor memory device with capacitor (4)
TW434891B (en) Hemispherical polysilicon grain capable of increasing adhesion and reducing capacitor depletion
TW525294B (en) Fabrication method of bottom storage electrode of capacitor
TW313691B (en) Structure with increased capacitance and process thereof
TW452969B (en) Method to form stacked-type capacitor
TW425695B (en) Method of forming capacitor in integrated circuit
JPH01122149A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent