TW383451B - Manufacturing method for shallow trench isolation structure - Google Patents

Manufacturing method for shallow trench isolation structure Download PDF

Info

Publication number
TW383451B
TW383451B TW087106885A TW87106885A TW383451B TW 383451 B TW383451 B TW 383451B TW 087106885 A TW087106885 A TW 087106885A TW 87106885 A TW87106885 A TW 87106885A TW 383451 B TW383451 B TW 383451B
Authority
TW
Taiwan
Prior art keywords
oxide layer
layer
manufacturing
substrate
forming
Prior art date
Application number
TW087106885A
Other languages
English (en)
Inventor
Meng-Jin Tsai
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087106885A priority Critical patent/TW383451B/zh
Priority to US09/165,257 priority patent/US6251748B1/en
Application granted granted Critical
Publication of TW383451B publication Critical patent/TW383451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

2868twf. doc/006 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（/ ) 本發明是有關於一種積體電路元件隔離結構之製造方 法’且特別是有關於一種淺溝渠隔離結構（Shal low Trench Isolation, STI)之製造方法。 元件隔離區係用以防止載子（Carrier)通過基底而 在相鄰之元件間移動’傳統上，元件隔離區形成於稠密的 半導體電路比如是動態隨機存取記憶體（DRAMs)中相鄰 的場效電晶體（Field Effect Transistor, FET)間，藉 以減少由場效電晶體產生的電荷遺漏（Charge.Leakage )。 元件隔離區時常以厚場氧化層的形式延伸，而在半導體基 底表面下形成’其中最傳統且普遍的技術爲矽局部氧化技 術（LOCOS)。由於LOCOS技術之日趨成熟，因此可藉此 技術’以較低的成本獲得信賴度高且有效之元件隔離結 構，然而LOCOS仍具有多項缺點，包括已知應力產生之相 關問題與LOCOS場隔離結構周圍鳥嘴區（Bird’s Beak) 之形成等。而特別是鳥嘴區所造成的問題，使得在小型的 元件上，LOCOS場隔離結構不能做有效地隔離。 習知淺溝渠隔離亦是一種普遍的元件隔離方法，一般 使用氮化矽作爲硬罩幕，以非等向性（Anisotropic)蝕 刻法在半導體基底上定義陡峭的溝渠。之後再將溝渠塡滿 氧化物層’而提供做爲元件隔離結構，且此結構具有與原 基底表面等局之上表面。 第1圖至第7圖係繪示習知一種淺溝渠隔離區之製造 流程剖面圖。 請參照第1圖，在矽基底10上形成氧化層22，其中 3 本紙張尺度適用中國國家標準（CNS ) M規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) ，裝·
、1T
'2 8 6'8 twf . doc / 0 0 6 A7 B7 輕濟部中央榡準局員X消費合作衽印製 五、發明说明（1) 此氧化層22作爲墊氧化層（Pad Oxide Layer)，並用於 保護基底的表面，而於後續閘極氧化層形成之前移去。之 後以化學氣相沈積法（CVD)形成氮化矽層24。然後，在 氮化矽層24上沈積光阻層28用以定義溝渠，接著經微影 蝕刻製程而形成罩幕28,再依序飩刻氮化矽層24、墊氧 化層22、及矽基底10。完成在基底上形成一溝渠30後， 再移除鈾刻光阻層28。 請參照第2圖，然後使用熱氧化法，在溝渠中形成一 襯氧化層31(Linear Oxide)。接著，將溝渠30塡滿矽氧 化層 32，以ΐ夕酸四乙酯（tetra-ethyl-ortho-silicate， TE0S)爲氣源，使用常壓化學氣相沈積法（Atmospheric Pressure Chemical Vapor Deposition, APCVD)沈積， 並使TEOS溢出溝渠。因TEOS氧化層需經密實化 (Densification)步驟，比如在溫度l〇〇〇°c下，進行時 間約10〜3 0分鐘，而經密實化後，TE0S會產生收縮。 請參照第3圖，在密實化之後，則以化學機械硏磨法 (Chemical Mechanical Polishing, CMP)去除氮化矽層 24上之TEOS氧化層，而以氮化矽層24爲硏磨終點，留下 溝渠區中的氧化插塞34。然而，化學機械硏磨法進行時， 由於氧化插塞較氮化矽層爲軟，因此氮化矽表面下之氧化 插塞34會有輕微的凹入現象。 請參照第4圖，接著再移去氮化矽層24，留下於墊氧 化層22表面高度上之氧化插塞34。而移去氮化矽層24的 方法包括使用熱磷酸溶液。 4 不紙浪凡度通用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 # 2868twf.doc/ΟΟβ kl B7 經濟部中央標準局員工消費合作社印製 五'發明説明（多） S靑參照第5圖，隨後以氫贏酸（即）浸餽移除墊氧化 層22，由於TEOS氧化插塞34的触刻速率較熱氧化之墊氧 化物層快速許多，而造成移去氧化插塞時，氧化插塞3斗 移除掉的厚度較墊氧化層22移除掉的爲厚，而使te〇S氧 化插塞34約與基底表面位在同一高度。 請參照第6圖，在基底1〇表面形成一層犧牲氧化層 3 6 ’以做爲保遵基底表面免於遭受損壞。根據元件的需要 進行一或更多的植入法，包括一或更多的通道臨限 (Channel Threshold)調整植入法。 請參照第7圖，接著，再次使用氫氟酸移除此犧牲氧 化層36。氧化層32蝕刻步驟的進行常常引起氧化插塞34 的過度蝕刻（Over Etching)，而使氧化物插塞34表面 凹入而低於基底10的表面。過度蝕刻會使得氧化插塞表 面產生低於基底表面的凹陷部份38與39。 而此凹陷部份38將會造成電晶體通道開啓（Τιηη^η) 的次臨限頸結效應（Subthreshold Kink Effect)中不$常 的次臨限電流（Subthreshold Current)。 因此本發明的主要目的就是在提供一種淺溝渠隔離結 構之製造方法，以解決習知之缺點。 ~ 根據本發明的目的，提出一種淺溝渠隔離結樽之製造 方法，包括形成一層多晶矽罩幕層覆蓋基底，接著定義多 晶矽罩幕層與基底以形成溝渠。形成氮化矽層覆棻簿集的 側壁。接著以高密度化學氣相沉積法沉積一層氧化物於溝 渠中。 5 本紙張尺度適用中國國家榇率（CNS ) A4规格（210Χ297公釐） C請先閱讀背面之注意事項再樓寫本頁}
"2 8 6 8 twf . doc / 006 A 7 經濟部中央標準局員工消費合作社印製 五、發明説明（γ) 然後進行硏磨步驟，以去除部份的氧化物層與氮化矽 層，直至暴露出該多晶矽罩幕層。接著，進行後續步驟以 完成淺溝渠隔離之製造。 本發明之淺溝渠隔離結構之製造方法可以避免產生次 臨限頸結效應且可以防止次臨限遺漏電流的生成。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1圖至第7圖係繪示習知一種淺溝渠隔離結構之製 造流程剖面圖；以及 第8圖至第13圖係繪示依照本發明一較佳實施例的一 種淺溝渠隔離結構之製造流程剖面圖。 圖示標記說明： 10、100 :矽基底 22、102 :墊氧化層 24、104 :罩幕層 28、106 :光阻層 30、 110 :溝渠 3 2、116 :氧化層 31、 112 :襯氧化層 114 :氮化砂層 36、118 :犧牲氧化層 實施例 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝·
、1T '2 8 68twf . doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（彡） 第8圖至桌13圖係繪不依照本發明—較佳實施例的一-種淺溝渠隔離結構之製造流程剖面圖。 請參照第8圖，首先，矽基底100具有一 P型背景摻 雜或摻雜P型的表面層。在此砂基底的表面形成塾氧化層 102，此墊氧化層102是做爲保護此基底免於遭受後續製 程的破壞。此墊氧化層102的形成，比如利用熱氧化法， 其厚度約爲50〜500A。接著，在墊氧化層1〇2上沈積罩幕 層104。此罩幕層104的材質例如爲多晶矽，多晶矽材質 可作爲後續化學機械硏磨步驟中的硏磨終止層。 然後，在此罩幕層_ 104上提供一光阻（phot ores i s t ) 層106，隨後藉由此光阻層106之圖案蝕刻罩幕層i〇4、 墊氧化層102，往下蝕刻至基底100中，而形成溝渠11〇。 其中，蝕刻的方法例如可使用乾式蝕刻製程或者濕式蝕刻 製程。一般而言，利用非等向性的蝕刻製程，蝕刻此矽基 底100所形成的溝渠110，其深度約爲2000-5000A。 請參照第9圖，當此溝渠蝕刻完成後，則使用傳統的 灰化製程來移除此光阻層106。接著，例如使用熱氧化法， 形成一襯氧化層112於溝渠110中的基底表面上。隨後， 使用電漿增益化學氣相沉積法，形成氮化矽層114覆蓋溝 渠110中的基底表面，並且覆蓋罩幕層104。然後，例如 使用高密度電漿化學氣相沉積法，形成一層氧化層116於 溝渠110中。然後，例如在溫度1000°c下，進行時間約10〜30 分鐘，而經密實化後，氧化物會產生收縮。 請參照第10圖，使用化學機械硏磨法硏磨氧化層 7 (請先閲讀背面之注意事項再填寫本頁) -'β τ
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '2868twf . doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（έ) 116，並且去除罩幕層104表面上的氮化矽層114，直至約 暴露出罩幕層HM，使得氧化層U6約與罩幕層104位在 同一高度平面上。 \7而本發明之特徵之一就是形成氮化矽層114覆蓋溝渠 110與罩幕層104之表面。而在高密度電漿化學氣相沉積 步驟中，氮化矽層114可作爲基底與罩幕層表面的保護層 之用。並且氧化層116的形成方法係採用高密度電漿氣相 沉積法可有效改善化學機械硏磨製程之均勻性，並且溝渠 110中的氧化層116不會如同習知製程一樣產生凹陷現 象。 請參照第11圖，例如使用乾式飩刻法或是濕式蝕刻 法去除罩幕層104。然後使用極少時間的熱磷酸浸蝕，已 去除高於墊氧化層上的側壁氮化砂層114。隨後以氫氟酸 溶液浸蝕移除墊氧化層102,由於氧化層116的蝕刻速率 較熱氧化之墊氧化層102快速許多，而造成氧化層116移 除掉的厚度較墊氧化層102移除掉的厚度爲厚，而使氧化 層116約與基底表面位在同一高度。 請參照第12圖’在基底1〇〇表面形成一層犧牲氧化層 118，以保護基底表面免於遭受損壞。根據元件的需要進 行一或更多的植入法’包括一或更多的通道臨限調整植入 法。 請參照第13圖，之後，再次使用氫氟酸溶液移除此犧 牲氧化物層Π 8。因爲本發明在溝渠110中的側壁上形成 氮化矽層114，所以可防止氧化層116產生凹陷部份。因 8 (請先閱讀背面之注意事項再填寫本頁) .裝- 訂 '線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） • 2868twf.doc/〇〇6 A7 _____ B7 發明説明（7) 此’可以避免習知技藝次臨限頸結效應中不正常的次臨限 電流 而本發明之一特徵就是以多晶矽物質作爲罩幕層 104。此多晶矽罩幕層可以作爲化學機械硏磨步驟中的硏 磨終止層。 本發明之另一特徵就是形成氮化矽層114覆蓋溝渠 110與罩幕層104之表面。而在高密度電漿化學氣相沉積 步驟中’氮化矽層114可作爲基底與罩幕層表面的保護層 之用。並且氧化層116的形成方法係採用高密度電漿氣相 沉積法，可有效改善化學機械硏磨製程之均勻性，並且溝 渠110中的氧化層116不會如同習知製程一樣產生凹陷現 象。因此，依據本發明之製造方法可以避免產生次臨限頸 結效應，所以可以防止次臨限電流的生成。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 pi· Hi . 經濟部中央標準局員工消費合作社印製 9 ϋ) Α4規格（210X297公釐)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 2868twf.doc/006 B8 C8 · D8 穴、申請專利範圍 1. 一種淺溝渠隔離之製造方法，包括： 提{供一基底； 形成一 ·罩幕層覆蓋該基底； 定義該罩幕層與該基底，以形成一溝渠於該基底中； 形成一襯氧化層於該溝渠中該基底之表面上； 形成一氮化矽層覆蓋該襯氧化層；以及 形成一氧化層塡入於該溝渠中。 2. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中該罩幕層係一多晶矽層。 3. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中形成該氧化層之方法包括高密度電漿化學氣相沉 積法。 4. 一種淺溝渠隔離之製造方法，包括： 提供一基底； 形成一墊氧化層覆蓋該基底； 形成一多晶矽罩幕層覆蓋該墊氧化層； 定義該多晶矽罩幕層與該.基底，以形成一溝渠於該基 底中； 形成一襯氧化層於該溝渠中該基底之表面上； 形成一氮化矽層覆蓋該襯氧化層與該多晶矽層；以及 形成一氧化層塡入於該溝渠中，且覆蓋該氮化矽層； 硏磨該氧化層與該氮化矽層直至約暴露出該多晶矽罩 幕層； 去除該多晶矽罩幕層； (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 線- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 經濟部中央標準局員工消費合作社印製 * '2868twf.doc/006 B8 C8 κ D8 六、申請專利範圍 去除高於墊氧化層上之氮化矽層； 形成一犧牲氧化層於該基底上； 進行一離子植入步驟；以及 去除該犧牲氧化層。 5. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中形成該氧化層之方法包括高密度電漿化學氣相沉 積法。 6. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中形成該墊氧化層之方法包括熱氧化法。 7. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中形成該襯氧化層之方法包括熱氧化法。 8. 如申請專利範圍第.1項所述之淺溝渠隔灕之製造方 法'，其中形成該犧牲氧化層之方法包括.熱氧化法。 9. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中硏磨該氧化層與該氮化矽層的方法，包括化學機 械硏磨法。 ίο.如申請專利範圍第Γ項所述之淺溝渠膈離之製造方 法，其中去除該多晶矽罩幕層的方法包括濕式鈾刻法。 11. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中去除該多晶矽罩幕層的方法包括乾式蝕刻法。 12. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中去除該多晶矽罩幕層與去除該墊氧化層與部份的 該氧化層的步驟之間，更包括使用熱磷酸溶液以去除部份 的該氮化矽層。 11 (請先閱讀背面之注意事項再填寫本頁) .裝· 、1T_ 線· ¾ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Α8 Β8 C8 D8 必’* g' i：- Λ ύ Ο ύ^Ι Ox 2868twf . doc/006 申請專利範圍 13. 如申請專利範圍第1項所述之淺溝渠隔離之製造方 法，其中去除該墊氧化層與部份的該氧化層的方法包括使 用氫氟酸溶液。 14. 如申請專利範圍第.1項所述之淺溝渠隔離之製造方 法，其中去除該犧牲氧化層的方法包括使用氫氟酸溶液。 -r; 裝------訂—^--'---線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087106885A 1998-05-05 1998-05-05 Manufacturing method for shallow trench isolation structure TW383451B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087106885A TW383451B (en) 1998-05-05 1998-05-05 Manufacturing method for shallow trench isolation structure
US09/165,257 US6251748B1 (en) 1998-05-05 1998-10-01 Method of manufacturing shallow trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087106885A TW383451B (en) 1998-05-05 1998-05-05 Manufacturing method for shallow trench isolation structure

Publications (1)

Publication Number Publication Date
TW383451B true TW383451B (en) 2000-03-01

Family

ID=21630038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106885A TW383451B (en) 1998-05-05 1998-05-05 Manufacturing method for shallow trench isolation structure

Country Status (2)

Country Link
US (1) US6251748B1 (zh)
TW (1) TW383451B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
KR100308793B1 (ko) * 1999-10-18 2001-11-02 윤종용 반도체 소자 제조방법
US7494894B2 (en) * 2002-08-29 2009-02-24 Micron Technology, Inc. Protection in integrated circuits
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
US7879694B1 (en) 2004-07-13 2011-02-01 National Semiconductor Corporation System and method for applying a pre-gate plasma etch in a semiconductor device manufacturing process
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7981800B1 (en) 2006-08-25 2011-07-19 Cypress Semiconductor Corporation Shallow trench isolation structures and methods for forming the same
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5552332A (en) * 1995-06-02 1996-09-03 Motorola, Inc. Process for fabricating a MOSFET device having reduced reverse short channel effects
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
TW379405B (en) * 1998-02-13 2000-01-11 United Integrated Circuits Corp Manufacturing method of shallow trench isolation structure
US6074927A (en) * 1998-06-01 2000-06-13 Advanced Micro Devices, Inc. Shallow trench isolation formation with trench wall spacer
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents

Also Published As

Publication number Publication date
US6251748B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
TW406350B (en) Method for manufacturing the shallow trench isolation area
TW410423B (en) Manufacture method of shallow trench isolation
TW396520B (en) Process for shallow trench isolation
TW379406B (en) Shallow trench isolation method
TW389982B (en) Method of manufacturing shallow trench isolation
US6331472B1 (en) Method for forming shallow trench isolation
TW383451B (en) Manufacturing method for shallow trench isolation structure
TW400605B (en) The manufacturing method of the Shallow Trench Isolation (STI)
TW391051B (en) Method for manufacturing shallow trench isolation structure
TW304293B (en) Manufacturing method for shallow trench isolation
TW379409B (en) Manufacturing method of shallow trench isolation structure
TW395024B (en) The method to shape up a shallow trench for isolation in IC
TW513776B (en) Manufacturing method of shallow trench isolation structure
TW395016B (en) Method of manufacturing a shallow trench isolation structure
TW403999B (en) Manufacture method of semiconductor device
TW479294B (en) Manufacturing method of shallow trench isolation structure
TW451399B (en) Manufacturing method of shallow trench isolation structure
TW419777B (en) A method for forming shallow trench isolation
TW441000B (en) Method for forming shallow trench isolation
TW395014B (en) Method for manufacturing a shallow trench isolation structure
TW436977B (en) Method for producing shallow trench isolation
TW400610B (en) The manufacturing method of the Shallow Trench Isolation (STI)
TW396514B (en) Method for forming shallow trench isolation
TW439200B (en) Method of fabricating shallow trench isolation structure
TW388959B (en) Method for forming shallow trench isolation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees