TW382145B - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TW382145B TW382145B TW086108151A TW86108151A TW382145B TW 382145 B TW382145 B TW 382145B TW 086108151 A TW086108151 A TW 086108151A TW 86108151 A TW86108151 A TW 86108151A TW 382145 B TW382145 B TW 382145B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- horizontal portion
- horizontal
- layer
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 ______B7_ 五、發明説明(1 ) 【解決方法】 本發明是有關於半導體裝置及其製造方法,特別是 有關於用於 DRAM(DYNAMIC RANDOM ACCESS MEMORY) 之記憶體之電容器容量增加的半導體裝置之構造以及製 造方法〇 【習知之技術】 第25圖是特開平7-147331號公報所示之半導體裝置 之剖面圖,其為表示構成DRAM之記憶體的電容器構 造0 圖中101為半導體基底,102為位於半導體基底1〇1 表面上方,形成於非主動區域所構成之區域的元件分離 絕緣層,103為形成於半導體基底101表面的主動區 域’並且分別形成於通道區域1 〇4兩側的源極/汲極區 域,105為沈積於通道區域1〇4上的閘極絕緣層,ι〇6 為配置形成於閘極絕緣層1 〇5上的閘極電極,丨〇6a為所 第25圖所示的剖面之中,配置形成於元件分離層ι〇2上 的導線’此導線106a在另外的剖面觀察,與閘極電極1〇6 相同’當作使MOS電晶體之閘極電極動作的字元線。 107為附著於閘極電極1〇6及導線1 〇6a之侧剖面形 成的絕緣層所構成的側壁(side wall),108為半導體基底 101上主平面所沈積的層間絕緣層,1〇9為平坦化層間 絕緣層108上所沈積的氮化合物層,110為在氮化合物 層108部分所沈積的複晶矽層,111為形成於複晶矽層 剖面之侧剖面而由絕緣層側壁。113為由垂直部U2a、 4 本紙張从適用中國國家操準(CNS)以祕(2淑297公着) - (請先聞讀背面之注$項再填窝本頁) 聚- 訂 i- 經濟部中央標準局貝工消費合作社印装 A7 __________B7_ 五、發明説明(2 ) 水平部112b、外側圓筒部U2C、内侧圓筒部U2d所構 成的電容器的下電極。垂直部112a由導電物質所構成, 且與源極/汲極區域103的表面接觸,且形成於層間絕緣 層108内部’而往半導體基底101之主平面的相反方向 垂直延伸成柱狀。水平部112b是沿複晶矽層110與側壁 1U❶並且對應於半導體基底1〇1的主平面而幾乎平行, 外側圓筒部112c是由圓筒狀導電物質所形成,且圓筒部 的内壁與水平部112b以及複晶矽層111的外周接觸,並 且呈往上方延伸的狀態。又,内侧圓筒部112(1與電容器 的水平部112b上面接觸,並且由拄上延伸的圓筒形狀導 電物質所構成。 又’下電極113的表面沈積介電層114,並且上層 具有上電極115所形成導電物質沈積狀態❶ 如上所形成的半導體裝置,特別是電容器,其製造 方法複雜’下電極至少由垂直部U2a、水平部U2b、外 侧圓筒部112c、内側圓筒部112d所構成,再者,水平部 112b的下方形成複晶矽層11〇與側壁1U,因為由許多 部分所組成,所以具有製造步驟非常複雜的問題。 習知半導體裝置電容器的構造,使下電極與上電極 的對向面積增加,確保充分的容量,所以下電極被考慮 使用複雜的形狀,為了實現此構造,製造步驟變得複雜, 所以會導致製造成本增加的問題。 又,電容器的下電極由複數個部分所組成時,這些 連接部分產生連接阻值,所以使導線阻值降低也成為本 本紙張尺度適用中國國家樣準(CNS )八4聽·( 2敝297公釐) 請 先 聞 之 注 事 項 再 旁 I 豐 订 鋰濟部中央揉準局員工消費合作社印裝 A7 ~ ....... B7五、發明説明(3) ~~~ --— 發明的課題。 因此’本㈣的目的是提供—種半導體裝置與 體裝置的製造方法,其所含電容器可解決上述問題, 保充分的容量,可比起習知更少的製造步驟,且 由複數個部分所組成時,可以降低連接阻值。【解決問題的方法】 根據本發明的半導體裝置,包括:一導電區域,形 成於半導基底的主平面上;_柱狀,其填人沈積於上述 半導體基底的主平面上的層間絕緣層内而形成;一連接 部,與上述導電區域接觸;一水平部,與上述連接部的 上部接觸,且往上述層間絕緣層表面變廣;一直立部, 包圍於上述水平部的外周,並且形成往—定方向㈣的 狀態;-介電vf ’沈積於含有上述直立部與上述水平部 的下電極表面;-上電極,形成於上述介電層的表面; 其特徵在於上述直立部係包含:從上述水平部的外周往 上方延伸的部分;以及附著在上述層間絕緣層内從上述 水平部的外周向下所形成的剖面的部分。 又根據本發明的半導體裝置,如上述的半導體裝 置,其中在直立部的中間位置附近與水平部的端部接觸。 又’根據本發明的半導體裝置,其包括:一導電區 域,形成於半導基底的主平面上;一柱狀,其填入沈積 於上述半導體基底主平面上的層間絕緣層内而形成;一 連接部,與上述導電區域接觸;一水平部,與上述連接 6 (請先閲讀背面之注^^6^項再填寫本頁) -¥_ ^----tr 丨I ---- 本紙張尺度適用中國國家標準(CNs )从极(2丨攸297公楚)
^ϋ» In HI &、發明湖(~' ~ ~~--— 部的上部接觸’且往水平方向變廣;—直立部,包圍於 ^述水平部的外周,並且形成往上方與下方延伸的狀 H電層’沈積於含有上述直立部與上述水平部的 下電極表面,一上電極,形成於上述介電層的表面丨其 特徵在於構成上述下電極的上述直立部係靠緊上述水平 部下面部分的狀態。 又,根據本發明的半導體裝置,構成下電極的水平 部下面的直立部為部分靠緊的構造,而且,將上述水平 部包圍而接觸,且形成延伸於上方與下方狀態的直立部 為一體構造。 再者,根據本發明的半導體裝置,如上所述的構造 之外,下電極還具有與水平部接觸而往上方延伸的突 部。 再者,根據本發㈣半導體裝置,如上所述的構造 之外,至少突出部與水平部為形成一體。 又,根據本發明的半導體裝置,其特徵在於包括: 經濟部中央樑準局貝工消費合作社_製 丨|L-----—— (請先閲讀背面之注意事項再填寫本頁) -導電區域’形成於半導基底的主平面上;一柱狀, 其填入沈積於上述半導縣底主平面上的層間絕緣層内 而形成;-下電極’其具有—連接部,與上述導電區域 接觸水平,與上述連接部的上部接觸,且往水平 方向變廣…直立部,.包圍於上述水平部的外周,並且 形成往上方延伸的狀態、以及—突出部,與上述水平部 的上面接觸,而往上方延伸;一介電層,沈積於上述下 電極表面;以及-上電極’形成於上述介電層的表面。
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公董y 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明(5) - 又,再者’根據本發明的半導體裝置,上電極以及 對向的下電極的表面為形成粗糙化的表面。 根據本發明的半導體裝置製造方法,包括下列步 驟:在主平面具有導電區域的半導體基底上沈積一層間 絕緣層,且從上述層間絕緣層的上面形成一連通上述導 電區域的開口部;在上述開口部内填入第一導電物質, 形成連接部,且在上述層間絕緣層上面沈積第二導電物 質;在上述第二導電物質上形成蝕刻罩幕,使用上述蝕 刻罩幕,以進行非等向性蝕刻’將上述第二導電物質向 水平方向形成寬廣板狀圖案,而形成水平部,且對上述 層間絕緣層進行非等向性钱刻,而敍刻被上述韻刻罩幕 覆蓋的區域以外的區域;在上述層間絕緣層、上述水平 部、上述蝕刻罩幕之露出的表面上沈積第三導電物質之 後,對該第三導電物質進行非等向性蝕刻,形成在附著 於上述層間絕緣層、上述水平部、上述蝕刻罩幕的側剖 面之直立部圖案,而以上述連接部、上述第二導電層、 上述直立部構成下電極;去除上述蝕刻罩幕,且在上述 下電極露出的表面上沈積一介電層;以及在上述介電層 表面上形成當作上電極的第四導電物質;上述直立部往 下方延伸至比上述水平部的下面還低。 另外,根據本發明半導體裝置的製造方法,包括下 列步驟:在主平面具有導電區域的半導體基底上沈積一 層間絕緣層,且從上述層間絕緣層的上面形成一連通上 述導電區域的開口部;在上述開口部内填入第一導電物 (請先閱讀背面之注$項再填寫本頁) ▼裝· -訂 8 經濟部中央標準局貝工消費合作社印製 A7 ^___ B7 五、發明説明(6) ------ 質,形錢接部’且在上述層間絕緣層上面沈積第二導 電物質;在上述第二導電物質上形成蝕刻罩幕使用上 逃餘刻罩幕,錢行料向仙刻,將上述第二導電物 質向水平方向形成寬廣板狀圖案,而形成水平部,且對 上述層間絕緣層進行非等向性蝕刻,至少在上述水平部 端部附近’位於下方的上述層間絕緣層與上述姓刻罩幕 所覆蓋區域以外的上述層間絕緣層;在上述層間絕緣 層、上述水平部、上述蝕刻罩幕之露出的表面上沈積第 三導電物質之後,對該第三導電物質進行非等向性蝕 刻,形成在附著於上述層間絕緣層、上述水平部、上述 蝕刻罩幕的侧剖面之直立部圖案,而以上述連接部、上 述第二導電層、上述直立部構成下電極;去除上述蝕刻 罩幕’且在上述下電極露出的表面上沈積一介電層;以 及在上述介電層表面上形成當作上電極的第四導電物 質;上述直立部往下方延伸,並且形成靠緊於上述水平 部下面的狀態。 圖式之簡單說明 第1圖為表示根據本發明之第1實施例之剖面圖; 第2圖為表示根據本發明之第1實施例之製造流程 圃, 第3圖為表示根據本發明之第1實施例之製造流程 Γ£Ι . 圍, 第4圖為表示根據本發明之第1實施例之製造流程 圖; 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閲讀背面之注$項再填寫本頁) -訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 第5圖為表示根據本發明之第1實施例之製造流程 圖; 第6圖為表示根據本發明之第1實施例之製造流程 圖; 第7圖為表示根據本發明之第2實施例之剖面圖; 第8圖為表示根據本發明之第2實施例之製造流程 圖; 第9圖為表示根據本發明之第2實施例之製造流程 圖, 第10圖為表示根據本發明之第2實施例之製造流程 圖, 第11圖為表示根據本發明之第3實施例之剖面圖; 第12圖為表示根據本發明之第3實施例之俯視圖; 第13圖為表示根據本發明之第1實施例之製造流程 圖, 第14圖為表示根據本發明之第3實施例之製造流程 圖; 第15圖為表示根據本發明之第3實施例之製造流程 圖; 第16圖為表示根據本發明之第3實施例之製造流程 园 · 圃, 第17圖為表示根據本發明之第3實施例之製造流程 園, 第18圖為表示根據本發明之第3實施例之製造流程 10 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(8) ISI · 圓, 第19圖為表示根據本發明之第3實施例之製造流程 圃, 第20圖為表示根據本發明之第3實施例之俯視圖; 第21圖為表示根據本發明之第3實施例之俯視圖; 第22圖為表示根據本發明之第3實施例之俯視圖; 第23圖為表示根據本發明之第4實施例之剖面圖; 第24圖為表示根據本發明之第5實施例之剖面圖; 以及 第25圖為表示習知技術之圖形》 符號之說明 1〜半導體基底;2〜元件分離絕緣層;3〜源極/汲極 區域;4〜通道區域;5~閘極絕緣層;6〜字位元線;7〜 第一層間絕緣層;8〜位元線;9〜位元線接觸窗;1〇〜第 二層間絕緣層;9a、10a〜接觸孔;11、21、26、33、 36〜電容器;12a、22a、27a〜連接部;12b、22b、 27b、37〜水平部;12c、22c、27d、34、38〜直立部; 13、23、28、35、39〜下電極;14~介電層;15〜上電 極;16〜第三層間絕緣層;17〜上層導線;U、20、 25、29、29a、32〜導電物質;19、24、30、31a〜 光罩圖案;27c、27e、27f、27g~突出部分;31〜BPSG 層; 實施例 第1實施例 11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) «!_· 訂 經濟部中央標準局員工消費合作杜印製 A'7 B7 五、發明説明(9 ) 第1圖係根據本發明之第1實施例之半導體裝置, 特別是構成DRAM之記憶單元的電容器與MOS電晶體的 剖面圖,圖中1為半導體基底,2為位於半導體基底1 表面上方’形成於非主動區域所構成區域的元件分離絕 緣層’ 3為形成於半導體基底1表面的主動區域的電晶 體之源極/没極區域’ 4為介於二個源極/汲極 (source/drain)區域3間的通道(channel)區域4,5為沈積 於通道區域4上的閘極絕緣層,6為配置形成於閘極絕 緣層5上的字元線’且部分當作電晶體之閘極電極而動 作。 再者’ 7是在已形成字元線6等之半導體基底1表面 上所沈積的任意厚度層間絕緣層,8是在層間絕緣層7 表面上’配置形成於源極/汲極區域之一上方的位元線, 9是電性連接於位元線8與.源極/汲極區域3之一的位元 線接觸窗,10是在含有位元線8上面的第一層間絕緣層 7上方所沈積的第二層間絕緣層,丨丨是表示構成dram 記憶體的電容器。 該電容器11,是由包含從另一源極/汲極區域3的表 面直到第二層間絕緣層的表面的高度填入柱狀導電物 質’而形成導電物質的連接部12a、與該連接部12a的上 面接觸’且在第二層間絕緣層1〇表面往水平方向擴大而 具有導電物質的水平部12b、以及該水平部12b的外周 接觸,並往外周上下方向垂直延伸的筒狀導電物質直立 部12c三者的下電極π ;在下電極13表面所沈積的介電 本紙張尺度適用中國國家標準(CNS )八4祕(210X297公釐) «良II (請先閲讀背面之注項再填寫本頁) -訂- 1 經濟部中央橾準局貝工消費合作社印袈 五、發明説明(10 ) 層14 ;以及沈積於該介電層14表面並由導電物質 極15所構成。 再者’上電極15的表面沈積層間絕緣層16,且此 層間絕緣層16表面形成上層導線17。 如上所形成的電容11 11,直立部12e比起水平部 12b,下侧較為突出’而形成於第二層間絕緣層1〇的内 部,所以下電極13與上電極15的對向面積,會因埋入 第二層間絕緣層10而變大’可以確保電容器的容量充分 大。 接著,說明包含電容器的半導體裝置的製造方法。 首先,如第2圖所示,利用LOCOS氧化法在半導體 基底1上形成元件分離絕緣層2,並且,利用熱氧化法 在主動區域表面形成閘極絕緣層5,再者,在上方形成 由閘極電極形成的字元線6所需尺寸的圖案。 並且,在相對於半導體基底丨之主平面上,進行離 子植入而形成源極/汲極3,之後,沈積預定厚度的二氧 化矽層等絕緣層,使第一層間絕緣層7沈積大約〇 5μπι 的厚度。再者,.抵接於構成電晶體之源極/汲極區域3之 一,並對第一層間絕緣層7選擇性蝕刻,而形成開口接 觸孔9a。 之後,利用CVD等方法’在第一層間絕緣層7表面 進行導電物質的沈積’再利用熱處理在上述接觸孔9&填 入導電物質而形成位元線接觸窗9,並且,將第一層間 絕緣層7的表面所殘留的導電物質選擇性去除,而形成 13 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公瘦) (請先閲讀背面之注$項再填寫本頁) -5° Γ 經 Μ 合 作 社 Α7 Β7 五、發明説明(11 ) 位元線8。 其次,在含有位元線8上面的第一層間絕緣層7上 方沈積大約0.5μηι厚度的第二層間絕緣層1(^在抵接於 電晶體另一源極/汲極區域3上方形成開口的接觸孔 10a。該接觸孔i〇a的水平方向的剖面積約〇 ^mx〇外瓜 的方形大小,垂直尺寸約i.Opm左右的尺寸。 之後,如第3圖所示,在接觸孔丨〇a内以及第二層間 絕緣層ίο表面沈積導電物質12,然後在接觸孔1〇a内完 全填入導電物質18,而形成電容器u的下電極13 一部 分之連接部12a。此時,第二層間絕緣層1〇上所沈積的 導電物質18厚度大約為〇』〜〇 2μιη左右。 其次,如第4圖所示,在導電物質18表面上,將導 電物質18殘留的大約〇.25μιη厚度,而當作電容器u的 下電極13之水平部12b,然後,形成由BpsG所構成的 罩幕層圖案19,以該罩幕層圖案19為银刻罩幕,對導 電物質18進行非等向性蝕刻,同樣地,以該罩幕層圖案 19為蝕刻罩幕’亦對第二層間絕緣層10進行非等向性蝕 刻’在位元線8上方留下充分厚度的第二層間絕緣層 ίο,在不形成下電極13的水平部12b第二層間絕緣層1〇 内成溝槽。從罩幕層圖案19的側剖面上端直到第二層 間絕緣層1G的溝底面的剖面垂直方向距離為〇.5μιη左 右。 之後,如第5圖所示,利用CVD法沈積構成電容器 11之下電極13 —部分導電物質2〇 ,其形成於第二層間 , :卜-1· ------------·—!----、-!!------Φ (請先閲讀背面之注意事項再填寫本頁) 五、發明説明(12) 絕緣層10、下電極水平部12b以及罩幕層圖案19的表面 上,厚度均一大約為〇.2μιη。 然後’對導電物質20進行非等向性蝕刻,如第6圖 所示,只留下罩幕層圖案19之侧剖面以及附著於其延長 面的導電物質20,以當作下電择13的直立部12c。該直 立部12c的水平方向膜層厚度大約被形成為〇 2μιη,而 高度大約為0.5μιη的大小。 此階段之中,可以形成一體的連接部丨2a、水平部 12b、以及形成筒狀往垂直方向延伸的直立部12〇所構成 電容器11之下電極13。此時,被形成水平部12b與直立 部12c高度中間點附近位置相接的狀態。 之後,利用氣相HF處理等方法以去除罩幕層圖案 19。此時,罩幕層圖案19是由BpSG層所構成’而第二 層間絕緣層10是由TEOS層所構成的絕緣層的情況選 擇比大約為100:1 ^然後,在露出的下電極13表面沈積 厚度約7〇nm的ONO層等介電層14,且在沈積厚度大約 〇.1〜〇·2μιη形成電容器U之上電極15的導電物質。 在其上層沈積第三層間絕緣層16,並在其平坦之表 面上將由金屬等所形成的上層導線17圖案化,以得到如 第1圖所示的半導體裝置,特別是可完成記憶單元構造。 在上述所形成的半導體裝置,為了形成電容器丨丨之 下電極13的水平部12b,而對第二層間絕緣層1〇進行非 等向性蝕刻,已經形成的水平部12b外周, 斷面’且使下方進行蝕刻,因其將剖面擴大,戶;以可使 15 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(13 ) 在其面附著生成的直立部12c的表面積增加,而使電容 器容量的增加成為可能。 又,利用一個罩幕層圖案19 ,可以在同一處理室 (chamber)氣體交換,進行連續蝕刻處理,而將導電物質 18與第二層間絕緣層1〇圖案化其以較少的步驟,可高 效率地保持電容器11的容量。 再者,對第二層間絕緣層1〇進行往下蝕刻,採用確 保下電極13之直立部12c所形成的區域的方法,可以使 水平部12b與直立部12〇的連接位置落在直立部i2c高度 中間點的位置附近,而且,水平部12b連接於直立部的 下端或上端的情況’可形成具有較佳電性特性的下電極 13 〇 第2實施例 接著,說明本發明第2實施例。 第7圖為根據第2實施例的剖面圖,特別是dram 單元之電容器的剖面構造圖。 第7圖之中’ 21是表示電容器,該電容器21的下電 極23疋由與電晶體的源極/没極區域3之一接觸的柱狀連 接部22a、具有往上述連接部22&上方水平方向擴大所形 成的水平部22b、以及與水平部22b的外周接觸呈筒狀 往上方延伸’且與水平部22b下面部分接觸,從其外周 向連接部22a上端部的方向以預定尺寸形成部分貼緊狀 態的直立部22c所構成。其他,與第1實施例為了說明的 符蟫相同,或是表示相當的部分。 參紙張尺度通用中國國家標準(CNS )A4规格(210X297公釐 (請先閲讀背面之注意事項再填寫本頁)
1 經濟部中央標準局貝工消費合作社印製 A7 ---------- B7 五、發明説明(14) ' ~ 、>本第2實施例與根據已說明的第丨實施例所形成的 半導體裝置,特別在電容器的部分的構造上不同點在於 下電極23的形狀,第2實施例下電極23的直立部22c形 狀並非單純只往上方與下方延伸的狀態.,其直立部22c 與水平部22b的下面,以及從其外周在預定的區域互相 接觸的狀態是不同的。 接著,說明第7圖所示的半導體裝置的製造方法。 _首先,進打與第1實施例之第2圖〜第3圖的情況相 同的處理,在第二層間絕緣層1〇表面沈積形成電容器21 下電極23之導電物質is。 如第8圖所示,在導電物質18之中,形成下電極之 水平部區域上形成罩幕層圖案24 ,以此作為钱刻罩幕而 進行非等向性㈣H使導電物質形成圖案其 後交換處理至内的氣體,相同地,以罩幕層圖案24為 餘刻罩幕,對第二層間絕緣層1〇進行等向性姓刻而在 水平部22b垂直下方從水平部22b外周往内側形 的空間。 之後’如第9圖所*,利用CVD法等沈積一層厚度 約為0.2μιη均一的導電物質25。利用其導電物質25的 沈積,靠緊水平部22b的底面,而亦在其下部形成填入 導電物質25的狀態。 接著,如第10圖所示,對導電物質25進行非等向 性蝕刻,直到露出第二層間絕緣層1〇與罩幕層圖案Μ 至V部匀,而罩幕層圖案24的側剖面與水平部22b的 ------------- (請先閲讀背面之注$項再填寫本頁) 訂 本紙張XAit财關 ( 21〇X2^S7
經濟部中央標準局貝工消費合作社印製 ------- 五、發明説明(15 ) =與下面所附著的導電物質,形成直立部 白奴可得到構成下電極23的連 與直立部22c。 建接部22a、水平部22b、 的露Γί面?第1實施例相同’在含有下電極23上表面 ^表面上,形成沈積厚度均—的介電心,再於介 進行m形成厚度均''的上電極15導電物f。然後, 進订形成第三層間絕緣層16與上層導線17的處理是 與第1實施例相同。 如上所形成的半導體裝置,最終所得到的電容器2ι 的下電極23構造’其與上電極15的對向面積和第】實施 例相同,所以此點可以確保電容器的容量。再者不只 下電極23的水平部22b與直立部22c的側剖面,另有貼 緊面’所以可得到減少接合部分阻值的構造。 又,下電極23直立部22c的構造極為複雜’但是, 使用等向性蝕刻與CVD法填入步驟,可以用較少的步 驟’形成一體構造的直立部22c,且比起習知技術所示 的半導體裝置由複數部分所形成構造,此一體構造的直 立部22c可以達到抑制連接阻值變小的效果。 第3實施例 接著’說明本發明第3實施例。 第11圖為根據第3實施例的剖面圖,是具體的DRAM 單元之電容器的剖面構造圖。 第11圖之中,符號26是表示電容器,該電容器26 的下電極28是由與半導體基底1的源極/汲極區域3呈連 18 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐> .·♦,— (請先聞讀背面之注意事項再填寫本頁) -訂_ 經濟部中央標準局貝工消費合作社印裝 A7 ______ —_ B7 五、發明説明(16) ' ~~~ 接狀態’而在第一、第二層間絕緣層7、1〇内形成 狀連接部27a、與上述連接冑27a接觸並往第二層間絕緣 層10表面水平方向擴大所形成的水平部27b、突出於水 平部27b表面的突出部27c、以及與水平部別的外周接 觸’並圍住其周圍被形成筒狀,且延伸於水平部2几上 方及下方所形成的直立部27d四者所構成。其他符號與 為了說明所使用的符號相同,或是表示相當的部分。 又,第12圖為將下電極28從上方觀察的俯視圖。 圖中所示為將突出部27c形成於下電極28的水平部2几 上,且,形成與外周接觸之筒狀直立部27d。 如上所述’第3實施例與已經說明的第丨、第2實施 例不同點為,構成第3實施例電容器下電極的水平部27b 上方’形成有突出的突出部27c。 接著,說明此半導體裝置的製造方法◊首先,進行 與第1、第2實施例相同的製造,在第一、第二層間絕 緣層7、10内形成接觸孔i〇a,並在其内部形成導電物 質,而形成接觸窗27a,然後,在平坦化的第二層間絕 緣層10.表面上沈積一厚度約為0·6μιη的導電物質29。 然後’在預定形成突出部27c的位置上形成由bpsg構成 的寬度約0.2μιη的線狀罩幕層圖案3〇。 其次’如第14圖所示,以罩幕層圖案3〇作為蝕刻 罩幕,對導電物質29進行非等向性蝕刻,用以形成突出 厚度約為0·5μηι的突出部27c。此時,導電物質29從表 面蝕刻去除大約0·5μιη左右,大約〇.1μιη厚度的導電物 19 本紙張尺度適用中國國家標準(CNsTa4規格(210X297公釐) " ---— (請先聞讀背面之注意事項再填寫本頁)
(請先閲讀背面之注意事項再填寫本頁)
A7 B7
五、發明説明(18) 的表面上此積厚約為〇 2(Lim的導電物質32。 接著,如第19圖所示,進行非等向性蝕刻,使沈積 於罩幕層圖案3la表面上以及第二層間絕緣層1〇表面上 的導電物質32餘刻去除,而留下附著於罩幕層圖案31a 、{丨“面與其延長所得的侧剖面圖上的導電物質,用以 形成下電極28的直立部27d。此階段可形成由連接部 27a、水平部27b、突出部27c、直立部27d所構成的下 電極28。 其後,利用HF氣體處理,以蝕刻去除罩幕層圖案 31a,並且與第第2實施例相同,在下電極28的表 面沈積一介電層14,且沈積上電極15以形成電容器%。 並且沈積第三絕緣層16,利用在其上使上層導線17圖 案化而可得到如第11圖所示構造之半導體裝置。 上述所形成的半導體裝置之中,與第1、第2實施 例相同’構成電容器26的下電極28中,使直立部27d 形成較水平部27b往下突出,可以縮小高度方向的尺寸, 又’其將尺寸往上下擴大’可以增加電極表面積,又, 使直立部27d與水平部27b的連接位置,設定在水平部 27b的端部與直立部27d高度方向的中間點附近使得水 平部27b與直立部27d的電性連接狀態可以保持良好。 再者’在下電極28之突出部27c變成附加形成的狀 態’所以可使電容器26的表面積變大,藉由上電極、下 電極15、28的電極表面積變大,使得電容器的容量變 大,而可改善DRAM刷新(refresh)的特性。 21 良紙張尺度適用中國國家標準(CNS )厶4说格(21〇χ297公釐 -----—.1----1T------#. (請先閱讀背面之注意事項再填寫本頁) 鯉濟部中央榡準局貝工消費合作社印製 經濟部中央標準局員工消費合作社印製
A7 B7_ 五、發明説明(19) 又,第3實施例形成的突出部27c,是呈現垂直配置 在一片平板的水平部27b上面,但是形成不同形狀也有 可能。例如將下電極28形成如第20圖所示,在複數個 水平部27b上方形成突出部27e,如第21圖所示,形成 十字形突出部21f,又,如第22圖所示,形成井狀的突 出部27g等也可以。 再者,連接部27a、水平部27b、突出部27c形成一 體成形構造,可將各連接的部分產生連接阻值,可以得 到較佳特性的半導體裝置,又,以其他步驟由形成導電 層,以二體電極或三體構造當作電極,可形成確保充分 容量的半導體裝置。 第4實施例 接著,說明第4實施例。第4實施例的半導體裝置 如第23圖所示。第23圖之中,符號33為電容器,34 表示構成電容器之下電極35的直立部,直立部34為不 像第1至第3實施例所示,具有在平坦的第二層間絕緣 層10表面上往垂直方向延伸形狀的問題。其他與已經說 明的符號為同一符號,或是表示相當的部分。 第4實施例之中構成電容器33的下電極35是由連接 部27a、水平部27b、突出部27c、直立部34所構成, 並其特徵在於形成連接部27a、水平部27b、突出部27c 為一體構造。 突出部27c是如第1實施例所示,在形成水平部之 後,利用將不同於構成水平部27b導電物質所適時沈積 22 本紙張尺度適用中國國家標準(CNS ) 格(210X297公H (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明(20) ' — 的導電物質圖案化’也可形成二體以上構造,但本第4 實施例所示利用將連接部27a、水平部27b、突出部η。 形成-體構造’可以得到電性特性良好的半導體裝置。 第5實施例 接者說明本發明第5實施例。第24圖為本發明第 5實施例的半導體剖面圖,圖中符號%為電容器,π表 示構成電容器36之下電極39的水平部,38同樣是構成 下電極39的水平部37外周附著的而延伸於上下,並且 形成圓筒狀的直立部。其他與已經說明的符號為同一符 號’或是表示相當的部分。 此第5實施例,其特徵為電容器的下電極%相對於 下電極15的面為表面粗化。在此製造步驟之中,與實施 例第2圖至第6圖所示進行相同的製造步驟,去除罩幕 層圖案19之後,相對於由摻雜離子複晶矽或非晶矽所形 成的水平部12b或直立部i2c表面,例如在葉片式cvD 爐中利用照射SizHe而形成矽核,其後在PH3的環境中進 行退火,而成長矽粒,而得到具有表面粗化的表面的水 平部37與直立部38 ^ 其後,同樣地,在介電層14與上部電極μ上依序 沈積’且’沈積第三層間絕緣層16,如第24圖所示, 並在其平坦化的表面上藉由圖案化形成上層導線17,可 得到具有粗糙化表面之下電極39之半導體裝置。 如上所形成的半導體裝置,在下電極39的表面形粗 糙化的表面’也反映在介電層14表面,所以沈積在介電 23 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) j.J — (請先閲讀背面之注$項再填寫本頁) -訂 五、發明説明(21)
Sr:化表::上電極15與T電極39對向的面亦同樣具 面積,其比起不進行電容器36對向面積表 '一糙的表面積擴大成為15倍’可以使施的記憶 單元電性特性變得良好。 ”、 、他’對於第2〜4實_所㈣半導體裝置,在形 於^各器的下電極之後’以第5實施例的技術進行粗面 、理會導致電容器的容量比起不經過粗面化的情況 還擴大。X,此處電容器36的下電極39對向的面為表 面全面粗糖化的情況’但是部分粗糙化也可以擴大電極 的表面積。 發明之效果 根據本發明的㈣艘裝置,將構成電容器下電極的 直^部形成往水平部的下方延伸,所以比起習知不須擴 大尚度方向的尺寸’且可導致電容器的對向電容面積增 加,使得容量可增加,而提昇DRAM 4L記憶單元的特性。 又’根據本發明的半導體裝置,在直立部的中間點 位置附近與水平部的端部接觸,其比起在直立部的上端 或下端與水平部接觸的情況,可以改善電荷傳遞等特 性,而不限形成記憶單元用途的電容器,任何形成半導 體裝置的部分,只要是大容量化的電容器皆適用。 又,根據本發明的半導體裝置,將構成電容器下電 極的直立部形成往水平部的端部以及靠緊其底面的部 分,可以使水平部與直立部的接觸面積變大,而防止接 觸阻值過大’同時增加電容器的容量。 ______ B7 五、發明説明(22 ) 而且,不需使構成電容器的直立部形成較多的部 分’其形成為一體的構造,所以可防止於連接部的連接 阻值過高,並且得到良好電性特性的半導體裝置。 又’在另外形成構成電容器下電極的突出部,可增 加電容器的容量’並得到具有安定特性的半導體裝置。 並且,使構成電容器下電極的水平部與突出部形成 一體的構造’比起各別形成的情況可防止連接阻值,而 得到良好電性特性的半導體裝置。 並且,使構成電容器下電極的直立部從形成水平部 的位置往上方延伸所形成的半導體裝置,且在水平部的 上面形成突出部,最終可以得到電容器容量增加,且得 到安定電性特性的半導體裝置。 又’使電容器的上電極與對向的下電極表面粗糙 化’這樣的高度差使得對向電極的上電極表面也達到如 此的高度差,其結果導致電容器的對向電極面積增加, 可得到容量增加且安定電性特性的半導體裝置。 而且’根據本發明的半導體裝置製造方法,使電容 器下電極的連接部形成填入於層間絕緣層内,然後在層 間絕緣層沈積導電物質之後,形成罩幕層圖案,以此為 餘刻罩幕對導電物質進行非等向性蝕刻,用以形成水平 部’並且對層間絕緣層進行非等向性蝕刻,用以形成溝 槽°將附著於罩幕層圖案侧剖面以及沿該侧剖面的導電 物質’形成下電極的直立部,所以直立部是沿水平部的 上方與下方沿伸,此製造方法,可以使用一個罩幕層圖 25 經濟部中央標隼局負工消費合作社印裂 A7 s----— _B7_____ 五、發明説明(23 ) 案’依序蝕刻導電物質與層間絕緣層,使直立部具有較 廣的表面積’最後,有效地增加電容器的容量,可以使 用較少的製造步驟,形成較安定的半導體裝置。 又’根據本發明的半導體裝置製造方法,將電容器 下電極的水平部使用同樣的方法形成,使用相同的罩幕 層圖案進行等向性蝕刻,用以蝕刻去除層間絕緣層的表 面、水平部的下面内部、以及端部附近位置。在水平部 下方產生空間,以便在後續步驟填入導電物質,並且附 著在罩幕層圖案、水平部與層間絕緣層的侧剖面而產生 直立部,直立部與水平部的接觸面積因在水平部下面與 直立部的接觸面積增加,使水平部與直立部的連接阻值 降低’最終可得到良好電性特性的半導體裝置。與上述 製造方法相同,在形成下電極時,可共用罩幕層圖案, 而蝕刻不同的物質,在不增加製造步驟的情況下’可以 有效地增加電容器的容量》 雖然本發明已以一較佳實施例揭露如上,然其 並非用以限定本發明,任何熟習此項技藝者,在不脫離 本發明之精神和範圍内,當可作些許之更動與潤飾,因 此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 I..--------.—•次.—I (請先聞讀背面之注意事項再填寫本頁) --打-- 26
Claims (1)
- έΐD欠心)一種半導體裝置,其特徵在於包括: 一導電區域,形成於半導基底的主平面上; 一柱狀,其填入沈積於上述半導體基底主平面上的 層間絕緣層内而形成; 下電極,其具有一連接部,與上述導電區域接觸、 一水平部,與上述連接部的上部接觸,且往水平方向變 廣、一直立部,包圍於上述水平部的外周,並且形成往 上方延伸的狀態、以及-突出部,與上述水平部的上面 接觸,而往上、方延伸; 一介電層,沈積於上述下電極表面;以及 一上電極,形成於上述介電層的表面。 7.如申請專利範圍第6項所述之半導體裝置,其中上 述上電極與對向的下電極表面,係為表面粗糙化的狀 態0 (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央操準局貝工消費合作社印製 8.如申請專利範圍第4項所述之半導體裝置,其中至 少形成突出部與水平部為一體的構造。 ' -種半導體裝置,包括.: 一導電區域,形成於半導基底的主平面上; 一柱狀,其填入沈積於上述半導體基底主平面上的 層間絕緣層内而形成; 一連接部,與上述導電區域接觸; 水平部,與上述連接部的上部接觸,且往水平方 本紙ίΜ適用悄國家榇準(CNS )八4胁(210X297公釐)----------(請先閲讀背面之注$項再填寫本頁) 訂 A8 B8 ___§__ 六、申請專利範園 在主平面具有導電區域的半導體基底上沈積一層間 絕緣層,且從上述層間絕緣層的上面形成一連通上述導 電區域的開口部; 在上述開口部内填入第一導電物質,形成連接部, 且在上述層間絕緣層上面沈積第二導電物質; 在上述第二導電物質上形成蝕刻罩幕,使用上述蝕 刻罩幕,以進行非等向性蝕刻,將上述第二導電,質向 水平方向形成寬廣板狀圖案,而形成水平部,且對上述 層間絕緣層進行非等向性蝕刻,而蝕刻被上述蝕刻罩幕 覆蓋的區域以外的區域; 在上述層間絕緣層、上述水平部、上述餘刻罩幕之 露出的表面上沈積第三導電物質之後’對該第三導電物 質進行非等向性蝕刻,形成在附著於上述層間絕緣層、 上述水平部、上述餘刻罩幕的側剖面之直立部圖案,而 以上述連接部、上述第二導電層、上述直立部構成下電 極;去除上述蝕刻罩幕,且在上述下電極露出的表面上 沈積一介電層;以及 在上述介電層表面上形成當作上電極的第四導電物 質; 其特徵在於上述直立部往下方延伸至比上述水平部 的下面還低。 30
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8211513A JPH1056151A (ja) | 1996-08-09 | 1996-08-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW382145B true TW382145B (en) | 2000-02-11 |
Family
ID=16607169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086108151A TW382145B (en) | 1996-08-09 | 1997-06-12 | Semiconductor device and manufacturing method thereof |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH1056151A (zh) |
KR (1) | KR19980018255A (zh) |
DE (1) | DE19730346A1 (zh) |
TW (1) | TW382145B (zh) |
-
1996
- 1996-08-09 JP JP8211513A patent/JPH1056151A/ja active Pending
-
1997
- 1997-06-12 TW TW086108151A patent/TW382145B/zh active
- 1997-07-15 DE DE19730346A patent/DE19730346A1/de not_active Ceased
- 1997-07-31 KR KR19970036334A patent/KR19980018255A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE19730346A1 (de) | 1998-02-12 |
KR19980018255A (zh) | 1998-06-05 |
JPH1056151A (ja) | 1998-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW293158B (zh) | ||
TW492182B (en) | DRAM memory cell for DRAM memory device and method for manufacturing it | |
JP4888975B2 (ja) | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直dram装置および関連方法 | |
US20050048734A1 (en) | Permeable capacitor electrode | |
US20080142862A1 (en) | Method of fabricating a trench capacitor having increased capacitance | |
JPH1022476A (ja) | 容量素子 | |
JP2000307084A5 (zh) | ||
TW200820380A (en) | Manufacturing method for an integrated semiconductor structure | |
KR100259491B1 (ko) | 자성 토너, 장치 유닛 및 화상 형성 방법 | |
TW388990B (en) | Capacitor structure and method for fabricating the same | |
TW457707B (en) | Method for forming a crown capacitor having HSG for DRAM memory | |
TW538534B (en) | Cylindrical storage capacitor of a memory cell and method for fabricating the same | |
TW294839B (en) | Semiconductor integrated circuit apparatus | |
TW499740B (en) | Memory-storage node and the method of fabricating the same | |
TW200901378A (en) | Recess channel MOS transistor device and fabricating method thereof | |
TW463369B (en) | Memory-cells device and its production method | |
US5550077A (en) | DRAM cell with a comb-type capacitor | |
TW382145B (en) | Semiconductor device and manufacturing method thereof | |
TW382807B (en) | Method for fabricating DRAM capacitor | |
TW488068B (en) | Semiconductor device with trench capacitors and the manufacturing method thereof | |
TW544849B (en) | Method for manufacturing semiconductor device | |
TW529162B (en) | Integrated circuit-arrangement with at least one capacitor and its production method | |
TW466674B (en) | Manufacturing method and structure of cylindrical capacitor | |
TW415093B (en) | Method for forming capacitor | |
TWI223387B (en) | Method for increasing the capacitance of deep trench capacitors |