TW380316B - Manufacturing method for fin-trench-structure capacitor of DRAM - Google Patents
Manufacturing method for fin-trench-structure capacitor of DRAM Download PDFInfo
- Publication number
- TW380316B TW380316B TW087117111A TW87117111A TW380316B TW 380316 B TW380316 B TW 380316B TW 087117111 A TW087117111 A TW 087117111A TW 87117111 A TW87117111 A TW 87117111A TW 380316 B TW380316 B TW 380316B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- storage node
- contact window
- nitride
- patent application
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
3844twf.d〇 c/006 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（/ ) 本發明是有關於一種半導體記憶體之製造方法，且特 別是有關於一種動態隨機存取記憶體（Dynami c Random Access Memory，DRAM)之鰭狀溝渠結構（Fin-trench-structure)電容器的製造方法。 增加DRAM積體電路的密集度爲現今DRAM製造之趨 勢。然而，當製造較高積集度之DRAM胞時，在DRAM胞中 可用於製造所需電容器的面積也相對減少。爲了能在維持 可靠標準下，降低電容器之面積，因此在電容器之所佔面 積減少的情況下，維持每一個電容器之電容量不變是重要 的。近來，曾有提出具有三度空間結構之電容器以增加記 憶胞之電容量，此種電容器，包括雙層堆疊式（Double-stacked) 電容器 、鰭狀結構 （Fin-Structured) 電容器 、皇 冠形電容器、展開堆疊式（Spread-stacked)電容器，以及 匣狀（Box)結構電容器。 而建立可以使製造成本降至最低，且提供最大的製造 包容度以使產率達到最大的電容器製造方法，亦是極富有 挑戰性的。在標準之電容器於位元線下方（CaPac i t 〇 r Under Bit Line，CUB)的製程中，形成儲存節點接觸以與 接著墊（Landing Pad)相連。習知接著墊常於製造次微米 以下之技術中，用以縮小記憶胞之體積’例如南韓的三星 公司就是大規模的使用接著墊來完成DRAM胞中的電容器 之製造。在形成儲存節點之後，進行氧化矽-氮化矽-氧化 矽（Oxide-Nitride-Oxide，0N0)之沉積，接著形成電容器 之上電極。在此習知技藝中，需要三次光阻罩幕以完成 3 本紙張尺度適用中Λ"家標準（CNS )八4規格(210X 297^# ) ---^--,1----------IT------ (諳先閲讀背面之注意Ϋ項再填寫本頁) 3844twf.doc/006 A7 3844twf.doc/006 A7 經濟部中央標準局員工消費合作社印製 ___B7________, 五、發明説明（2 ) DRAM電容器之製造，亦即是在形成儲存節點接觸窗、儲存 節點，以及電容器上電極時，需要使用三次光阻罩幕。然 後，進行電容器之平坦化製程，接著，形成位元線接觸窗 以及位元線。由於儲存節點的階梯高度落差大，其高度差 約爲4000A到7000A之間，因此要達到良好的平坦化效果 是很困難的。 因此本發明之目的，就是在提供一種使用於電容器位 於位元線下方製程中，動態隨機存取記憶體之鰭狀溝渠結 構電容器的製造方法。本發明之方法比習知技藝減少一次 光阻罩幕之使用，並可免除當增加電容器表面積所產生的 電容器平坦化之問題，故本發明可以使製造成本降至最 低，並可以提供最大的製造包容力以使產率提昇到最大。 爲達成本發明之目的，提供一種在具有接著墊連接源 極/汲極區之基底上，形成動態隨機存取記憶體之鰭狀溝 渠結構電容器的製造方法，此方法包括：形成包含一頂部 氧化層之交替氧化層與氮化物層之多重物，其中該些氮化 物層夾於該些氧化層之間，接著，在交替氧化層與氮化物 層之多重物中，開啓儲存節點接觸窗，並停止於接著墊。 然後，沿著儲存節點接觸窗之側壁，剝除部分氮化物層， 緊接著，在頂部氧化層上方與儲存節點接觸窗中，形成共 形之第一臨場摻雜多晶矽層。續之，在儲存節點接觸窗中 形成一層光阻層。繼之，剝除位於頂部氧化層上之部分第 一臨場摻雜多晶矽層，並剝除光阻層。之後，在頂部氧化 層上方以及儲存節點接觸窗內，形成共形之薄介電層。接 4 本紙張尺度適用中國國家標準（CNS ) Λ4規梠（210乂 297公系） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 3844twf.doc/006 A 7 * B7 * 五、發明説明（S ) 著，在薄介電層上形成第二臨場摻雜多晶矽層，並塡滿儲 存節點接觸窗。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖至第3圖以及第5圖至第8圖係.顯示根》本發 明較佳實施例之動態隨機存取記憶體之鰭狀溝渠結構電 容器的製造方法之流程剖面圖；以及/ 第4A圖與第4B圖係顯示根據本發明之兩個較佳實施 例中，用於形成儲存節點接觸窗之光阻罩幕的俯視圖。 其中，各圖標號與構件名稱之關係如下： 100 :基底 102 :汲極區 104 :接著墊 10 6 a :底部氧化層 106b :中間氧化層 10 6 c :頂部氧化層 108 :氮化物層 110 :儲存節點接觸窗 112 :光阻層 114 :氧化層106a、106b、106c，以及氮化物層108 之側壁 116 :第一臨場摻雜多晶矽層 5 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29D>k ) (請先閲讀背面之注意事項再填寫本頁)
I I 經矿部中央標準局員工消費合作社印製 3 844twf.doc/006 A7 B7 五、發明説明（竿） 118 :鰭狀結構薄介電層 120 :旋塗式光阻 122 :薄介電層 124 :第二臨場摻雜多晶矽層 125 :開口 實施例 第1圖至第3圖以及第5圖至第8圖係顯示根據本發 明較佳實施例之動態隨機存取記憶體之鰭狀溝渠結構電 容器的製造方法之流程剖面圖。本發明將搭配所附之圖 形，加以詳細說明如下。本發明提供一鰭狀溝渠結構之動 態隨機存取記憶體之電容器的製造方法，利用本發明之製 造方法可以減少所需使用之光阻罩幕的數目，並可免除電 容器平坦化之問題。 請參照第1圖，首先提供一半導體基底100。此半導 體基底可包括半導體晶圓，且在此晶圓內已形成有主動和 非主動元件，且多層覆蓋於此晶圓上。因此，基底一名稱 意味著在晶圓中形成元件，且在晶圓上方形成多層覆蓋。 在此較佳實施例中，基底100包括汲極區102。在基底100 上形成連接汲極區102之多晶矽接著墊104。其中形成基 底100以及結著墊104之方法爲熟習此技藝者所熟知，因 此不需在此多做討論。 接著請參照第2圖，進行氧化層106a、106b、106c 以及氮化物層108的交替沉積步驟。在此較佳實施例中， 底部氧化層106a與中間氧化層106b之間，以及中間氧化 6 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X291»^ ) (請先閱讀背面之注意事項再填寫本頁)
經濟部中失標準局員工消費合作社印製 3844twf.doc/006 A 7 ·， __-_---------------- 五、發明説明（夕） 層106b與頂部氧化層106c之間，分別各以〜層氮化物層 108分隔開。其中，每一層氧化層之較佳厚度約爲500A到 1500A左右，而每一氮化物層1〇8之較佳厚度約爲1500A 到2500A之間。傳統上氧化層i〇6a、106b以及i〇6c之形 成方法包括低壓化學氣相沉積法（Low Pressure Chemical Vapor Depos i t ion，LPCVD)，而氮化物層1〇8之形成方法 亦爲利用傳統方法，例如是以LPCVD。 續之，請參照第3圖，利用傳統之微影製程以及鈾刻 製程定義開啓儲存節點接觸窗110。在較佳的情況下，儲 存節點接觸窗110定位於接著墊104之上方，例如，在頂 部氧化層106c上沉積覆蓋一層光阻層112,定義此光阻層 112，並形成儲存節點接觸窗11〇。第4A圖以及第4B圖係 爲光阻罩幕之俯視圖。在第4A圖所顯示的實施例中，光 阻罩幕開啓一個大小爲0.35〜0.5μπι乘以〇_2〜〇.4μπι的 儲存接觸窗。而在4Β圖所顯示之實施例中，光阻罩幕開 啓一個大小爲0_2〜0·4μιη乘以0.2〜0.4μπι的儲存接觸 窗。通常爲避免對準誤差（]^3&1丨2111116111；)，儲存節點接觸 窗110之較佳尺寸需小於接著墊1〇4之尺寸。繼之，進行 一次或多次非等相性蝕刻（Anis〇tropic Etching)步驟以 餓刻氧化層106a、l〇6b、106c，以及氮化物層1〇8 ,〜直 達到底邰氧化層l〇6a。然後，進行較慢之氧化層蝕刻製 %£，以控制蝕刻製程停止於接著塾1Q4上，如此一來，裸 露出氧化層106a、106b、106c，以及氮化物層108之側壁 114。之後，利用傳統去光阻之方法剝除光阻層丨12。 7 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公~ -------------* (請先閱讀背面之注意事項再填寫本頁)
[ 3844twf.doc/006 kl 3844twf.doc/006 kl 經濟部中央標率局員工消費合作社印黎 B7 、 五、發明説明（6 ) 然後，請參照第5圖，以熱磷酸溶液，經由側壁114 蝕刻氮化物層108。沿側面方向除去的氮化物層108之較 佳厚度約爲500到3000A左右。 接著請參照第6圖，在頂部氧化層106c上與儲存節 點接觸窗或溝渠110中，形成共形之第一臨場（In-situ) 摻雜多晶矽層116，此形成共形之第一臨場摻雜多晶矽層 116的方法包括傳統的化學氣相沉積法。如同第6圖中所 繪示，此第一臨場摻雜多晶矽層116並沒有完全塡滿儲存 節點接觸窗110,且其厚度端視氮化物層108之厚度而定， 且其較佳厚度約爲250到750A之間。第一臨場摻雜多晶 矽層116與接著墊104相連接，且可當成電容器之下電 極。雖然，在第6圖中僅顯示兩層鰭狀結構118，但是， 可由此推測知，在交替沉積多層的氧化層以及氮化物層 後，亦可得到多層之鰭狀結構。 續之，請參照第7圖，在第一臨場摻雜多晶矽層116 之表面上以及儲存節點接觸窗110中，形成旋塗式光阻 120，並且塡滿儲存節點接觸窗110。接著進行回蝕刻製 程，直到位於儲存節點接觸窗110之外的旋塗式光阻120 被移除掉。之後，進行回蝕刻製程，以剝除位於頂部氧化 層106c上之部分第一臨場摻雜多晶矽層116,而旋塗式光 阻120用以保護位於儲存節點接觸窗110中的側壁上之部 分第一臨場摻雜多晶矽層116。上述製程結果係繪於第7 圖中。 繼之，請參照第8圖，剝除位於儲存節點接觸窗110 8 本紙張尺度適用中國國家標準（CNS ) X4規格.(210><297公-) (請先閲讀背面之注意事項再填寫本頁)
A7 3 844twt\d〇c/〇〇6 五、發明説明（7 ) 中之旋塗式光阻12〇。接著，沉積薄介電層122，此薄介 電層122之材質，例如是氧化矽/氮化矽/氧化矽或是氮化 砍/氧化砍。然後，沉積一層第二臨場摻雜多晶矽層124 並塡滿儲存節點接觸窗110,此第二臨場摻雜多晶矽層124 之較佳厚度約爲500到1500A之間。之後，進行傳統的微 影與蝕刻製程，定義第二臨場摻雜多晶矽層124以形成一 開口 125 ’完成電容器之製造。 於第二臨場摻雜多晶矽層124中形成之開口 125，是 當做位元線與接著墊丨〇4之接觸連接之用。由於定義蝕刻 第二臨場摻雜多晶矽層124後，第二臨場摻雜多晶矽層124 之地形高低差只有約500到1500A左右，因此，以硼磷矽 玻璃（BPSG)流或是硼磷矽玻璃流配合回蝕刻法，足可達到 後續製造位元線接觸窗以及位元線所需之平坦度。與習知 技藝相比較，在習知技藝中，當儲存節點之高度約爲4000 到7000A之間，而上電極之厚度約爲500到15〇〇a左右 時，其地形高度差約爲5000到8500A之間。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 、τ r 經濟部中央摞準局員工消費合作社印裝 賴家標準 (CNS ) Λ4規格（210 X 297公 t )
Claims (1)
- 3844twf.doc/006 經濟部中央標隼局員工消費合作社印製 C8 D8 _I_ 六、申請專利範圍 1. 一種於具有與源極/汲極區相接之接著墊的一基底 上，形成動態隨機存取記憶體之鰭狀溝渠結構電容器的製 造方法，其方法包括= 形成包含一頂部氧化層之交替氧化層與氮化物層之 一多重物，其中該些氮化物層夾於該些氧化層之間； 於該交替之氧化層與氮化物層之多重物中，形成儲存 節點接觸窗，該儲存節點接觸窗停止於該接著墊上； 沿著該儲存節點接觸窗之側壁，剝除部分該氮化物 層； 於該頂部氧化層上方，形成一第一臨場摻雜多晶矽 層，且共形於該儲存節點接觸窗之側壁，並與該接著墊接 觸， 於該基底上方沉積一光阻層； 剝除位於該儲存節點接觸窗之外的該光阻層； 剝除位於該頂部氧化層上之部分該第一臨場摻雜多 晶砂層； 剝除該光阻層； 於該頂部氧化層上方形成一薄介電層，且共形於該儲 存節點接觸窗之側壁上之該第一臨場摻雜多晶矽層；以及 於該薄介電層上方與該儲存節點接觸窗中，形成一第 二臨場摻雜多晶矽層。 2. 如申請專利範圍第1項所述之方法，其中該些氧 化層之厚度約爲500到1500A之間。 3. 如申請專利範圍第1項所述之方法，其中該些氮 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本買)經濟部中央標準局員工消費合作社印製 A8 B8 3 844twf.doc/006 C8 D8 * 六、申請專利範圍 化物層之厚度約爲1500到2500A之間。 4.如申請專利範圍第1項所述之方法，其中於剝除 部分該氮化物層前之該儲存節點接觸窗之大小約爲0.35 到 0.5 μηι 乘以 0.2 到 0 · 4μηι。 5 ..如申請專利範圍第1項所述之方法，其中於剝除 都分該氮化物層前之該儲存節點接觸窗之大小約爲0.2到 0.4 μπα 乘以 0.2 到 0.4 μηι。 6. 如申請專利範圍第1項所述之方法，其中所剝除 之部分該氮化物層之厚度約爲500到3000Α之間。 7. 如申請專利範圍第1項所述之方法，其中該第一 臨場雜多晶矽層之厚度約爲.250,到750Α之間。 8. 如申請專利範圍第1項所述之方法，其中該薄介 電層之材質包括氧化矽/氮化矽/氧化矽或是氮化矽。 9. 如申請專利範圍第1項所述之方法，其中該交替 氧化層與氮化物層之多重物包括三層或多層氧化層以及 兩層或多層氮化物層。 上0.如申請專利範圍第1項所述之方法，其中沿著該 ' 儲存節點接觸窗之側壁，剝除部分該氮化物層之方法包括 使用熱磷酸溶液。 11.如申請專利範圍第1項所述之方法，其中於剝除 位於該儲存節點接觸窗之外的該光阻層以及剝除位於該 頂部氧化層上之部分該第一臨場摻雜多晶矽層時，位於該 儲存節點接觸窗中之該光阻層用以保護位於該儲存節點 接觸窗中的側壁上之該第一臨場摻雜多晶矽層。 ----^-------- (讀先聞讀背面之注意事項再填寫本頁) -訂 Φ. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087117111A TW380316B (en) | 1998-10-15 | 1998-10-15 | Manufacturing method for fin-trench-structure capacitor of DRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087117111A TW380316B (en) | 1998-10-15 | 1998-10-15 | Manufacturing method for fin-trench-structure capacitor of DRAM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW380316B true TW380316B (en) | 2000-01-21 |
Family
ID=21631663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087117111A TW380316B (en) | 1998-10-15 | 1998-10-15 | Manufacturing method for fin-trench-structure capacitor of DRAM |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW380316B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7742324B2 (en) | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US7808042B2 (en) | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US7898857B2 (en) | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US7915659B2 (en) | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US7969776B2 (en) | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8076229B2 (en) | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
| US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US8810310B2 (en) | 2010-11-19 | 2014-08-19 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
| US8866254B2 (en) | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US9190494B2 (en) | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
| US11411003B2 (en) | 2020-02-03 | 2022-08-09 | Winbond Electronics Corp. | Dynamic random access memory device and manufacturing method thereof |
-
1998
- 1998-10-15 TW TW087117111A patent/TW380316B/zh not_active IP Right Cessation
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7742324B2 (en) | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US8416610B2 (en) | 2008-02-19 | 2013-04-09 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US8866254B2 (en) | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US9087721B2 (en) | 2008-02-19 | 2015-07-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US9190494B2 (en) | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
| US9331203B2 (en) | 2008-03-06 | 2016-05-03 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US7915659B2 (en) | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US8669159B2 (en) | 2008-03-06 | 2014-03-11 | Micron Technologies, Inc. | Devices with cavity-defined gates and methods of making the same |
| US7808042B2 (en) | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US8149619B2 (en) | 2008-03-20 | 2012-04-03 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US9449652B2 (en) | 2008-03-20 | 2016-09-20 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7981736B2 (en) | 2008-03-20 | 2011-07-19 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US8450785B2 (en) | 2008-03-20 | 2013-05-28 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US8759889B2 (en) | 2008-03-20 | 2014-06-24 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7898857B2 (en) | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US8537608B2 (en) | 2008-04-03 | 2013-09-17 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8750025B2 (en) | 2008-04-03 | 2014-06-10 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8503228B2 (en) | 2008-04-03 | 2013-08-06 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US7969776B2 (en) | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8076229B2 (en) | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
| US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| US8810310B2 (en) | 2010-11-19 | 2014-08-19 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
| US11411003B2 (en) | 2020-02-03 | 2022-08-09 | Winbond Electronics Corp. | Dynamic random access memory device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW413868B (en) | Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof | |
| TWI579970B (zh) | 半導體裝置及其製造方法 | |
| TW380316B (en) | Manufacturing method for fin-trench-structure capacitor of DRAM | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| KR20050057080A (ko) | 개구부 내에 도전성 재료를 형성하는 방법 및 그 방법과 관련된 구조 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| TW538534B (en) | Cylindrical storage capacitor of a memory cell and method for fabricating the same | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| TW423147B (en) | Method for fabricating capacitor of semiconductor memory device | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| TW479328B (en) | Method for manufacturing a self-aligned stacked storage node DRAM cell | |
| JP5107499B2 (ja) | 半導体装置 | |
| TW306064B (en) | Semiconductor memory device with capacitor (part 6) | |
| US7109543B2 (en) | Semiconductor device having trench capacitor and method for fabricating the same | |
| JP2712926B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3435849B2 (ja) | 半導体装置の製造方法 | |
| KR100735015B1 (ko) | 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 | |
| TW406412B (en) | Manufacture the DRAM cell capacitor | |
| US5658817A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| TW408491B (en) | The manufacture method of DRAM capacitor | |
| TW392294B (en) | Manufacturing method for providing isolation between conductive structures | |
| JPH11345948A (ja) | 半導体記憶装置及びその製造方法 | |
| TW415042B (en) | Dynamic random access memory and its manufacturing method | |
| KR100557956B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR0175052B1 (ko) | 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |