TW379330B - No or pattern semiconductor memory cell and method of reading the data - Google Patents

Description

2887pit.d〇c/〇〇6 經濟部中央標準局員工消費合作社印製 A 7 ''— -_ B7五、發明説明（,） 一 ---一· j發明是鶴於—種半導體隨體元件，且特別是有 關^a種具有多個記憶胞之非或型半導體記憶體元件與讀 取°己丨息胞中之資料的方法，其中，非或型半導體記憶體元 件用以儲存一單一位元或多重位元的資料。 圖1繪示的是〜種習知的非或型半導體記憶體元件， 而匱I 2繪不的是圖i中之記憶體元件的資料讀取操作之時 fΗ ’特別是—種具有多個非或型記憶胞之光罩式唯讀記 憶體(以下簡稱光罩式R〇M)。圖1所示的是一種具有非或 型結構記憶胞之陣列的層次（hierarchical)位元線系統，層 次位元線系統的詳細說明請參照1998年8月在日本東京 舉f了之 VLSI 電路討論會（Symp〇siuni on VLSI Circuit)中之 技術晒文文摘（Digest of Technical Papers)的第 85-86 頁， 名爲 16Mb ROM design Using Bank Select Architecture”的 論文。 請參照圖2，其繪示揭露在該論文中之非或型光罩式 ROM的資料讀取操作之三個區間:位元線預充電區間1、 資料感測區間2與資料輸出區間3。在位元線預充電區間 1期間，所有的主位元線MBLO-MBLi均預先充電至〜預 充電電壓Vpre(例如1V-2V)，以讀取儲存在一定址 (addressed)記憶胞中的資料。在資料感測區間2期間，停 止主位元線的預充電操作後，即偵測定址記憶胞是導通記 憶胞（on-cell)或不導通記憶胞（off-cell)，也就是說感測與 定址記憶胞結合之主位元線上的電壓位準。在資料輸出區 間3期間，將在資料感測區間2感測到的資料輸出至外部。 5 本紙張尺度適用中國國家標準（CNS ) A4规格（21〇X297公釐) (讀先閱讀背面之注意事項再填寫本頁) d -裝. 訂 7Pif

A7 B7 經濟部中央梯準局員工消費合作社印製 資料讀取操作將配合圖2於后詳細說明，假設選擇到 、®記憶胞100中之多個陣列方塊(block)llO的第j個方 ^ ’則以下之各別記號的下標j代表第j個陣列方塊而非 多個符號。 在資料讀取操作週期的預充電區間1期間’字兀線 (w〇rd iine)WL〇_WLm是接地電位（也就是0V)，偶數區塊 (bank)/奇數區塊選擇訊號SEj與s〇j也是接地電位’而主 位元線MBLO-MBLi(其中i是整數)則接預充電電壓Vpre。 然後，在資料感測區間2期間’偶數區塊選擇訊號SEj與 定址字元線WL0則自接地電位轉變至電源供給電壓。 如圖1所示，對應於選擇到之字元線WL0與主位元 線MBL1的記憶胞中之儲存資料係由一感測放大器電路 S/A所偵測，亦即，如果定址記憶胞是導通記憶胞，則由 於流經電流路徑之電流陷落（current sink)之故，選擇到的 主位元線MBL1的電壓會低於預充電電壓Vpre。但是’如 果定址記憶胞是不導通記憶胞，則選擇到的主位元線MBL1 的電壓位準會保持在預充電電壓VPre。然後’感測放大器 電路S/A感測選擇到的主位元線MBL1上的電壓位準，於 資料輸出區間3將感測到的資料輸出至外部。 假設選擇到的是結合字元線WL0、主位元線MBL1與 偶數區塊選擇訊號SEj之記憶胞M00，且記憶胞M〇〇是 不導通記億胞，而共同連接至選擇到的字元線WL<)並與 記憶胞M00相鄰之記憶胞M01、M〇2、M〇3與M〇4是導 通記憶胞。當以上述的資料讀取方法讀取記憶胞中之儲存 i紙張尺度家鱗（CNS)八齡（210x297公釐） (請先閲讀f面之注意事項再填寫本頁) ϋ -裝. 訂 2887Pif.doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（彡） 資料時’在資料感測區間2期間，預充電至選擇到的主位 兀線MBL1之電壓vpre，會經由連接至同—字元線WL〇 的記憶胞M01與M〇2放電至鄰接的主位元線MBL2，以 政感測選擇到的記憶胞M 〇 〇 (例如是不導通記憶胞）之感測 邊際(margin)與感測速度會急速下降。 因此’本發明的主要目的就是在提供一種非或型半導 體記憶體元件與一種讀取非或型半導體記憶體元件之儲存 資料的方法，以改善不導通記憶胞之單一位元或多重位元 資料的感測邊際與感測速度。. 根據本發明之上述目的，提出一種非或型光罩式ROM 元件，包括一具有複數個群組(group)之記憶胞陣列；複數 個以列方向延伸之字元線；複數個以行方向延伸之第一位 元線，每一群組具有複數個記憶胞，該些記憶胞對應於該 些字元線且在該些第一位元線間並聯耦接；複數個以行方 向延伸之第二位元線；複數個資料線，分別對應於該些第 二位元線；複數個第一群組選擇器，響應於一第一選擇訊 號，選擇該些群組中的偶數群組，每一第一群組選擇器具 有複數個NMOS電晶體，每一 NMOS電晶體的閘極耦接 該第一選擇訊號’且一電流路徑係形成在每一第:位元線 的上端與對應之該些第二位元線之間；複數個第二群組選 擇器，響應於一第二選擇訊號，選擇該些群組中的奇數群 組，每一第二群組選擇器具有複數個NM〇S電晶體，每= NMOS電晶體的閘極耦接該第二選擇訊號，且一電徑 係形成在每一第一位元線的下端與對應之該些第一位元線 7 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

OI 裝.

、1T •2887pif.doc/006 A7 •2887pif.doc/006 A7 經濟部中央標準局員工消費合作社印掣 B7 五、發明説明（¥ ) 之間；藉由分割一外加的電源供給電壓而產生一第一電壓 的元件，該第一電壓相等或小於一第二電壓，且該第二電 壓的電壓位準相等於該電源供給電壓減去每一 NMOS電晶 體之臨限電壓（threshold voltage)所得的値；一位址緩衝 器，用以將一外部之TTL位準的位址訊號轉換成一 CMOS 位準的列/行位址訊號；一第一元件，響應於列位址訊號 而選擇該些字元線之一，以施予該第一電壓，且選擇性地 產生該第一與第二選擇訊號，以選擇該些群組的偶數或奇 數群組；一第二元件，響應於行位址訊號，選擇該記憶胞 陣列的行以及產生一行選擇訊號與一位元線選擇訊號；一 轉換元件，用以響應於該行選擇訊號而電性耦接該些第二 位元線與該些資料線；以及一第三元件，響應於該位元線 選擇訊號，感測一記憶胞的資料，該記憶胞係與被該位元 線選擇訊號選擇到之第二位元線和被選擇到之字元線結 合。第三元件在一位元線預充電操作期間，響應於該位元 線選擇訊號，自該電壓產生元件供給該第一電壓予該些第 二位元線，在一資料感測操作期間，供給該第一電壓予該 些第二位元線，且供給該第二電壓予至少一與該被選擇到 之第二位元線鄰接之該些第二位元線。 根據本發明之一特徵，提出一種非或型光罩式ROM 元件，包括一具有複數個群組之記憶胞陣列；複數個以列 方向延伸之字元線；複數個以行方向延伸之第一位元線， 每一群組具有複數個記憶胞，該些記憶胞對應於該些字元 線且在該些第一位元線間並聯耦接；複數個以行方向延伸 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事喷再填寫本頁) οι .裝· 訂 經濟部中央標準局員工消費合作社印製 ...2 8 87p 丨 doc/ΟΟό A7 B7______ 發明説明（乡） 之第二位元線；複數個資料線’分別對應於該些第二位元 線；複數個第一群組選擇器’響應於一第一選擇訊號，選 擇該些群組中的偶數群組’每一第一群組選擇器具有複數 個NMOS電晶體，每一 NMOS電晶體的閘極耦接該第一 選擇訊號，且一電流路徑係形成在每一第一位元線的上端 與對應之該些第二位元線之間；複數個第二群組選擇器’ 響應於一第二選擇訊號’選擇該些群組中的奇數群組’每 一第二群組選擇器具有複數個NMOS電晶體，每~ NMOS 電晶體的閘極耦接該第二選擇訊號，且一電流路徑係形成 在每一第一位元線的下端與對應之該些第二位元線之間； 一第一元件，藉由分割一外加的電源供給電壓而產生一第 一電壓，該第一電壓相等或小於一第二電壓，且該第二電 壓的電壓位準相等於該電源供給電壓減去每一 NMOS電晶 體之臨限電壓所得的値；一第二元件，響應於一外加的列 位址訊號，選擇該些字元線之一 ’以施予該第一電壓，且 選擇性地產生該第一與第二選擇訊號，以選擇該些群組的 偶數或奇數群組；以及一第二兀件，自該第一兀件供給@亥 第一電壓予該些第二位元線’且供給一第三電壓予至少一 與該被選擇到之第二位元線鄰接之該些第二位元線’以感 '測與該被選擇到之字元線和被一外部行選擇訊號選到之第 二位元線結合的記憶胞之資料。 根據本發明之另一特徵，提出一種非或型光罩式R〇M 元件，包括一具有複數個群組之記憶胞陣列；複數個以列 方向延伸之字元線；複數個以行方向延伸之第一位元線’ 9 本紙張尺度適用中國國家標率（CNS ) A4規格（210Χ297公釐） (请先閲讀背面之注意事項再填寫本萸)

OI 装. 訂 •2887pif.doc/006 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（6) 每一群組具有複數個記憶胞’該些記憶胞分別對應於該些 字元線並在該些第一位元線間並聯耦接’且每一記憶胞具 有一第一臨限電壓至一第四臨限電壓中之一的電壓位準’ 該些臨限電壓表示至少有四種不同的可能狀態；複數個以 行方向延伸之第二位元線；複數個第一 NMOS電晶體’響 應於一第一選擇訊號’選擇該些群組中之偶數群組；複數 個第二NMOS電晶體，響應於一第二選擇訊號’選擇該些 群組中之奇數群組；一第一元件，藉由分割一外加的電源 供給電壓而產生一第一電壓；一第二元件，響應於外部控 制訊號，產生一具有三種位準的第二電壓，該三種位準係 以一預定的電壓範圍改變；一第三元件’在讀取操作期間， 響應於一外部的列位址，選擇該些字元線之一，以施予該 第一電壓；以及一第四元件，供給該第一電壓予該些第二 位元線，且供給該第二電壓予至少一與該被選擇到之第二 位元線鄰接之該些第二位元線，於讀取操作期間’感測與 該被選擇到之字元線和被一外部行選擇訊號選到之第二位 元線結合的記憶胞之資料。 根據本發明之再一特徵，提出一種非或型光罩式ROM 元件之資料讀取方法。該非或型態半導體記憶體元件包括 一具有複數個群組之記憶胞陣列；複數個次位元線；複數 個字元線；複數個主位元線；每一群組具有複數個在該些 次位元線間並聯耦接的記憶胞；複數個第一 NMOS電晶 體，用以選擇該些群組中的偶數群組；複數個第二NMOS 電晶體，用以選擇該些群組中的奇數群組；一電壓產生電 10 本紙張尺度適用中國國^^ ( CNS ) A4規格（210X297公發1 " (請先閱讀背面之注意事項再填寫本頁) d •裝. 訂 2887pit'.doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（]) 路，藉由分割一外加的電源供給電壓而產生一第一電壓； 一列選擇電路’響應於一外部的列位址訊號而選擇該些字 元線之一；一行選擇電路，響應於一外部的行位址訊號而 選擇該記億胞陣列的行；以及一感測放大器電路，用以感 測與該被選到之字元線和該被選到之主位元線結合的記憶 胞中之資料。該資料讀取方法包括下列步驟預充電該些主 位元線至該第一電壓；以及利用供給該第一電壓予該些主 位元線和該被選到之字元線來感測與該被選到之字元線和 該被選到之主位元線結合的該記憶胞中之資料，且響應於 該行位址訊號，供給一第二電壓予至少一與該被選到之主 位元線鄰接之主位元線。 從上所述明顯可知，根據本發明形成之非或型光罩式 ROM，於資料感測操作期間施加在一被選到之字元線上的 電壓位準是相等於位元線預充電操作期間施加在所有主位 元線上的電壓。另一種做法是，施加在一被選到之字元線 上的電壓位準小於施加在所有主位元線上的電壓。結果與 被選到之記憶胞鄰接的不同記憶胞之閘極與源極間的電壓 差是0V，使得所有的記憶胞在資料感測區間均是不導通。 根據本發明感測一不導通記憶胞時’不僅確保了在不導通 記憶胞之感測操作的感測邊際’且也增進了不導通記憶胞 的感測速度。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式’作詳 細說明如下： 本紙張X度通财酬家標準（CNS ) A4规格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁) d •裝. 訂 •2887pif. doc/006 經濟部中央標準局—工消費合作社印製 A7 B7 五、發明説明（S ) 圖式之簡單說明： 第1圖繪示習知一種非或型半導體記憶體元件之一記 憶胞陣列的電路圖； 丨 第2圖是用以說明圖1中之記憶體元件的讀取操作之 時序圖； 第3圖繪示根據本發明之第一實施例，一種非或型半 導體記憶體元件之方塊圖； 第4圖繪示圖3中之記憶體元件的記憶胞陣列與週邊 方塊之詳細電路圖；· 第5圖繪示圖3中之記憶體元件的方塊/字元線選擇 電路之詳細電路圖； 第6圖繪示圖3中之記憶體元件的感測/預充電電路 之詳細電路圖； 第7圖是用以說明圖3中之記憶體元件的資料讀取操 作之時序圖； 第8圖繪示根據本發明之第二實施例，一種非或型半 導體記憶體元件之方塊圖； . 第9圖繪示圖8中之記憶體元件的記憶胞陣列與週邊 方塊之詳細電路圖； 第10圖繪示圖8中之記憶體元件的感測/預充電電路 之詳細電路圖； 第11圖繪示圖8中之記憶體元件的源極電壓產生電 路之詳細電路圖；以及 第12圖是用以說明圖8中之記憶體元件的多重位元 (請先閲讀背面之注意事項再填寫本頁) d .裝· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2887pif.doc/006

經濟部中央標隼局員工消費合作社印製 資料之讀取操作的時序圖。. 較佳實施例之詳細說明： 較佳實施例只是用以舉例說明而已，不能據以限制其 槪;3、。在後|賈之g羊細說明中，列舉了 一些特定細節，以使 本發明更明顯易懂。對熟悉此藝者而言，本發明仍能在沒 有這些特定細節的情形下據以實施。 下文中，將伴隨所附圖式圖3_圖12對根據本發明之 實施例的元件與方法，做詳細的描述。 第一實施例 請參照第3圖，其繪示根據本發明之第一較佳實施例， 一種非或型半導體記憶體元件。非或型半導體記憶體元 件’特別是非或型光罩式ROM，包括一記憶胞陣列1〇〇、 一位址緩衝器電路200、一電壓產生電路300、一方塊與 字元線選擇電路400、一行選擇電路500、一行選擇轉換 電路600、與一感測/預充電電路700。記憶胞陣列1〇〇具 有分割成列的多個陣列方塊Π0，每一陣列方塊110具有 多個非或型記憶胞。位址緩衝器200是用以將TTL位準之 一外部位址A轉換成CMOS位準之列/行位址RA與CA。 電壓產生電路300是藉由分割一電源供給電壓而產生一感 測電壓Vsen，此處，感測電壓Vsen是等於或小於VCC-Vth。其中VCC是電源供給電壓，而vth是圖4中之陣列 方塊Π0內的區塊選擇電晶體10或12之臨限電壓。 響應於列位址RA，方塊與字元線選擇電路400會產 生一方塊選擇訊號BLOCKj，用以選出一陣列方塊110以 本紙張尺度適用中國國家標準（CMS ) A4規格（2〗〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝· •訂. 經濟部中央標準局員工消費合作社印製 ...2887pif.doc/006 A7 B7 五、發明説明（/σ ) 及在被選到的陣列方塊中選擇一字元線。再者，電路400 會供給一感測電壓Vsen予被選到的字元線，並產生選擇 訊號SEj與SOj，以選擇偶數或奇數區塊。 響應於行位址CA，行選擇電路500會產生一控制訊 號CS與多個位元線選擇訊號BS0-BSi(此處的i是整數）， 以選擇記憶胞陣列100中的多個行。行選擇轉換電路600 用以將與記憶胞陣列100耦接之多個主位元線MBLO-MBLi 與多個資料線DLO-Dli連接，其中資料線DLO-Dli分別與 主位元線MBLO-MBLi對應。 感測/預充電電路700於位元線預充電操作期間，響 應於位元線選擇訊號BSO-BSi，將主位元線MBLO-MBLi 預充電至感測電壓Vsen ;於資料感測操作期間，供給感測 電壓Vsen予選到及未選到的主位元線。藉由供給接地電 位（0V)給對應於一選擇到的主位元線（例如MBL1)之鄰接 的主位元線(例如MBL0)，感測/預充電電路700也於資料 感測點（請參照圖7)感測儲存在一任意的定址記憶胞中之 資料。 圖4繪示了圖3中之記憶體元件的記憶胞與週邊方塊 之結合，爲了簡化起見，只繪示了多個方塊110中之第j 個方塊，然其餘的也都具有與圖1以及前述論文中者相同 的結構。 請參照圖4,第j個陣列方塊110包括多個字元線 WLO-WLm、多個次位元線SBL0-SBLk(此處之k是整數）、 多個主位元線MBLO-MBLi與多個偶數和奇數區塊。每一 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· -訂· 經濟部中央標準局員工消費合作社印繁 * -2887pif.doc/006 _^_ B7____ 五、發明説明（// ) 區塊包括在次位元線SBLO-SBLk間平行排列的多個記憶 胞M0n-Mmn(此處之m與η均是整數），每一記憶胞M〇n-Mmn對應於由NMOS電晶體組成之不同的行，而每一 NMOS電晶體係對應於字元線WLO-WLm。每一 NMOS電 晶體具有一耦接至對應的字元線WLO-WLm之閘極以及一 形成在交叉耦合之字元線WLO-WLm與次位元線SBL0-SBLk(此處之k是整數）間的電流路徑。每一主位元線 MBLO-MBLi經由被偶數區塊選擇訊號SEj控制之每一偶 數區塊選擇電晶體10，耦接至每一次位元線的上端；經由 被奇數區塊選擇訊號SOj控制之每一奇數區塊選擇電晶體 12，耦接至每一次位元線的下端。 此處，第二與第三次位元線SBL1與SBL2係經由對 應之偶數區塊選擇電晶體10耦接至第二主位元線MBL1 ’ 而第四與第五次位元線SBL3與SBL4係經由對應之偶數 區塊選擇電晶體10耦接至第三主位元線MBL2。類似地， 第三與第四次位元線SBL2與SBL3係經由對應之奇數區 塊選擇電晶體12耦接至第二主位元線MBL1，而第五與第 六次位元線SBL4與SBL5係經由對應之奇數區塊選擇電 晶體12耦接至第三主位元線MBL2。如圖4所示，主位元 線MBLO-MBLi係以Z字形排列在陣列方塊110上。 熟悉此藝者應知，上述的方法可以應用於陣列1〇〇中 之所有的陣列方塊110,且每一主位元線MBLO-MBLi均 係經由被訊號CS控制之NMOS電晶體13耦接至不同的 資料線DLO-DLi 〇 15 (請先閲讀背面之注意事項再填寫本頁) οί 裝. 、νβ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 * '2887pif.d〇c/006 A 7 . B7 五、發明说明（/2) 圖5繪示的是圖3中之方塊/字元線選擇電路圖，圖 中，方塊/字元線選擇電路4〇〇是由一字元線驅動電路41〇 與一區塊選擇電路450組成。字元線驅動電路410接收多 個訊號S0-Sm(做爲字元線選擇訊息）、與一第j個陣列方 塊結合之Pj與Qj(做爲列位址訊息)以及一感測電壓VSen， 產生一方塊選擇訊號BLOCKj，以選擇一陣列方塊110且 伴隨感測電壓Vsen驅動選到之陣列方塊中的字元線WL0-WLm之一。字元線驅動電路410包括一非或閘412與多 個驅動電路411，驅動電路411分別對應於字元線選擇訊 號S0-Sm。非或閘412接收訊號Pj與Qj，選擇一與訊號 Pj和Qj結合之任意陣列方塊。當訊號Pj與Qj同時是低 位準時（例如0V)，就可選到一與訊號Pj和Qj結合之陣列 方塊。如果已選到一陣列方塊，則方塊選擇訊號BLOCKj 就會自低位準變成高位準。 爲了簡化起見，圖5只詳細繪示了多個驅動電路411 中的一倜。在圖中，驅動電路411已連接一字元線選擇訊 號S0,且包括一加強型NMOS電晶體414、一空乏型NMOS 電晶體416以及兩個反相器418和420。電晶體414的汲 極耦接至字元線選擇訊號S0，源極耦接至節點415，而閘 極耦接至非或閘412的輸出。電晶體416的閘極接地，且 電流路徑形成在節點415與地間。又，反相器418與420 串接在節點41 5與對應於字元線選擇訊號S0之字元線WL0 間。再者，感測電壓Vsen通常是提供給反相器418與420， 做爲電源供給電壓。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）

Ji疼-- - L (請先閲讀背面之注意事項再填寫本頁) 訂 2887pif,doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（/3) 如果第j個陣列方塊被非或閘412選到，亦即對應於 第j個陣列方塊的方塊選擇訊號BLOCKj係以高位準輸 出，則NMOS電晶體414會被激化(activate)。如果字元線 選擇訊號SO是高位準，則節點415就爲高位準，以致字 兀線WL0會被感測電壓Vsen經由反相器418與42〇所驅 動。同時，因爲其他的字元線選擇訊號Sl-Sm均在低位準 (例如0V)，故對應於訊號Sl-Sm的字元線WLl-WLm就 都維持在0V。 請再參照圖5，區塊選擇電路450包括一對驅動電路 451與451a，其中，驅動電路451用以選擇一任意被選到 之陣列方塊中的偶數區塊，而驅動電路451a則用以選擇 任意被選到之陣列方塊中的奇數區塊。爲了簡化起見，圖 5僅例舉了用以選擇偶數區塊的驅動電路451，但驅動電 路451a也具有與驅動電路451相同的結構。驅動電路451 響應於與第j個陣列方塊對應之方塊選擇訊號BLOCKj和 一外部偶數區塊選擇訊號SSE，提供一電源供給電壓予偶 數區塊選擇線SEj。 驅動電路451包括一加強型NMOS電晶體422、一空 乏型NMOS電晶體424以及兩個反相器426與428。電晶 體422的汲極耦接至偶數區塊選擇訊號SSE，源極耦接至 節點425,而閘極耦接至方塊選擇訊號BLOCKj。電晶體424 的閘極接地，且電流路徑形成在節點425與地間。又，反 相器426與428串接在節點425與對應於偶數區塊選擇訊 號SSE之偶數區塊選擇線SEj間。 (請先閱讀背面之注意事項再填寫本1) d 裝· 訂 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標率局員工消費合作社印掣 2887pif.doc/006 A7 __B7 五、發明説明（/>) 須注意的是’當感測電壓Vsen加在字元線WLO-WLm 上時；電源供給電壓就加在一奇數區塊選擇線SOj上，且 區塊選擇訊號SSE與SSO中之一是在高位準（其他是在低 位準）。此外，因爲用以產生字元線選擇訊號S0_Srn與區 塊選擇訊號SSE和SSO时電路是熟悉此藝者熟知之事， 故伴隨圖式的詳細說明部分予以省略。 使用空乏型NMOS電晶體416和424的原因是它們具 有非常小的驅動能力，且在待機狀態（standby state)時，它 們可將所有驅動電路410、451和451a中之節點415和425 放電至地電位。在讀取/寫入操作時，它們可將在未被選 到之驅動電路中的節點415和425放電至地電位。 圖6繪示的是圖3中之記憶體元件的感測/預充電電 路圖，爲了簡化起見，位元線選擇訊號BSO-Bsi的數目是 16，也就是BS0-BS15，而主位元線MBLO-MBLi與資料線 DLO-Dli的數@也是16。 請參照圖6，感測/預充電電路700包括多個用以控制 資料線DL0-DL15中之偶數資料線DL0 ; DL2 ;…；DL14 的第一驅動電路701、多個用以控制資料線DL0-DL15中 之奇數資料線DL1 ; DL3 ; ; DL15的第二驅動電路710、 以及一經由感測線SL連接至第二驅動電路710的感測放 大器電路720。 第一驅動器701耦接第一資料線DL0與位元線選擇訊 號BS0,包括一反相器702與兩個加強型NMOS電晶體704 和706。NMOS電晶體704和706的電流路徑是在地與一 18 (請先閲讀背面之注意事項再填寫本頁)

OI 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '2887pif.doc/006 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（) 端子703間串接，且感測電壓vsen是加在節點703上。 NMOS電晶體704和706的閘極是分別受控於位元線選擇 訊號BS0經由反相器702反相的訊號和位元線選擇訊號 BS0，而介於NMOS電晶體704和706之電流路徑間的連 接節點705則耦接至第—資料線DL0。其他耦接不同之位 元線選擇訊號BS2 ; BS4 ;…；BS14的驅動電路701之結 構與耦接至位元線選擇訊號BS0的驅動電路701者相同。 第二驅動電路710耦接第二與第四資料線DL1和DL3 以及第二與第四位元線選擇訊號BS1和BS3，包括四個加 強型NMOS電晶體712、712a、714和714a，以及兩個反 相器716和716a。NMOS電晶體712和714均具有一電流 路徑’分別串接在用以接收感測電壓Vsen之節點703以 及與電路720連接之節點713間。電晶體712和714的閘 極是分別耦接至第二位元線選擇訊號BS1經由反相器716 反相的訊號和第二位元線選擇訊號BS1，而介於電晶體712 和714之電流路徑間的連接節點715則耦接至第二資料線 DL1。 NMOS電晶體712a和714a均具有一電流路徑，分別 串接在節點703以及節點713間。電晶體712a的閘極耦 接至被反相器716a反相的第四位元線選擇訊號BS3，而 電晶體714a的閘極則耦接至第四位元線選擇訊號BS3。 介於電晶體712a和714a之電流路徑間的連接節點715a 則耦接至第二資料線DL3。 根據上述的結構，偶數資料線DL0 ; DL2 ; ; DL14 19 (請先閱讀背面之注意事項再填寫本頁) .裝- 訂 4. 本紙張尺度適用中國國家標率（CNS ) 格U10X297公釐） 2887pif.doc/006 A7 2887pif.doc/006 A7 經濟部中央標率局員工消費合作社印製 B7 _ __- ___—-一 五、發明説明（外） 會因相關的位兀線選擇訊號B S 0 ; B S 2 ; ...，B S14上之不 同的電壓位準’稱接至感測電壓Vsen(也就晏連接至端子 703)或接地。奇數資料線DL1 : DL3 ;…；DL15則會根據 相關的位元線選擇訊號BS1 ; BS3 ;…；BS15上之不同的 電壓位準，靜接至感測電壓Vsen(也就是連接至纟而子703) 或經由感測線SL連接至感測放大器電路720。例如，如 果選到一資料線DL1，則對應於被選到之資料線DL1的鄰 接資料線DL〇接地’且其他的均供給予感測電壓Vsen ° 圖7是圖3中之記憶體元件的資料讀取操作之時序 圖，請參照圖7，圖3_6之本發明的資料讀取操作將於下 描述。 一 資料讀取操作區分爲3個區間，也就是一位兀線預充 電區間、一資料感測區間與一資料輸出區間。本發明之資 料讀取操作的描述，將以讀取儲存在被選到之陣列方塊110 中之記憶胞Mrnn中的記憶胞M00之資料爲例。 首先，在位元線預充電區間1期間，主位元線MBL0_ MBLi均被供給予感測電壓Vsen，字元線WLO-Wli均被供 給予地電位，而區塊選擇訊號SEj和SOj均接地’使得所 有的主位元線MBLO-MBLi均以感測電壓Vsen預充電。 接著，在資料感測區間2期間，在所有的主位元線之 預充電操作暫停後，被方塊/字元線選擇電路4〇〇選到之 陣列方塊110中的一字元線WL0 ’會從地電位被驅動到感 測電壓Vsen。且，一偶數區塊選擇訊號SEj會被方塊/字 元線選擇電路400中之偶數驅動電路451自地電位驅動至 20 本紙張尺度適用中國國家標準（CNS > A4規格（21〇X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 丨0 .裝‘

、1T -2887pit、.doc/006 A7 B7 經濟部中央摞準局員工消費合作社印製 五、發明説明（π) 電源供給電壓。此時，一第j-1個偶數區塊選擇訊號SEj-1 以及第j個和第j + 1個奇數區塊選擇訊號soj和SOj+1均 保持在地電位，一第j-Ι個偶數區塊選擇訊號SEj-i是提 供給鄰接第j個陣列方塊的第j-Ι個方塊，而第j個和第j + 1 個奇數區塊選擇訊號S〇j和SOj + 1則是提供給鄰接第j個 陣列方塊的第j-Ι個方塊。 同時，在感測電壓Vsen加在主位元線MBL1上的狀 態下，來自感測放大器720的負載電流就被供給予主位元 線MBL1，其中，當鄰接的主位元線MBL0接地時，主位 元線MBL1就會被來自行選擇電路500的位元線選擇訊號 BSO-BSi選到。感測電壓Vsen也加在所有其他的主位元 線MBL2-MBU上。於圖7中之資料感測點時，感測放大 器720便感測選到之記憶胞M00的資料。如果選到之記 憶胞M00是導通記憶胞，自感測放大器電路720提供給 選到之主位元線MBL1的負載電流，就會流經一形成在主 位元線MBL1和與其相鄰之主位元線MBL0間的放電路 徑，使得選到之主位元線MBL1上的電壓位準變低。此處 之放電路徑是由電晶體10、M00與12的電流路徑組成。 換句話說，如果選到之記憶胞M00是不導通記憶胞， 選到之主位元線MBL1上的電壓位準便會一直是感測電壓 Vsen。因此，感測放大器電路720便會經由與被選到之主 位元線MBL1和相關之感測線SL耦接的資料線DL1，感 測被選到之記憶胞M00的資料，然後於接下來的資料輸 出區間3時，將感測到的資料輸出至外部。 21 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚1 ~ 一 (請先閲讀背面之注意事項再填寫本頁) d .裝. ,\s° 經濟部中央標準局員工消費合作社印製 ...2887pif.d〇c/006 A7 B7 ____ I、發明说明（β) 根據上述的讀取方法.，當讀到的是不導通記憶胞時， 由於不導通記憶胞感測操作產生之漏電流導致之不導通記 億胞感測邊際劇減的情形便得以避免。亦即，即使鄰接被 選到之記憶胞Μ00且連接至一選到的字元線WLO之記憶 胞Μ(Π、Μ〇2、Μ〇3和M(M均是導通記億胞’記憶胞Μ01、 Μ02、Μ03和Μ04的電流路徑也不會形成，因爲感測電壓 Vsen是施加在字元線WLO上，且對應於記憶胞Μ01、Μ02、 Μ03和Μ04之次位元線SBL2-SBL5是被預充電至感測電 壓 Vsen。 據上論結，不同記憶胞M01、M02、M03和M04之閘 極與源極間的電壓差是0V，所以在資料感測區間2期間， 所有的記憶胞均不導通。根據本發明感測一不導通記憶 胞，便得以確保不導通記憶胞的感測邊際，且得以體現非 或型光罩式ROM元件的高速資料感測操作。 镇二實施例 在本發明之第一實施例中，已經描述了儲存單一位元 之記憶胞於讀取不導通記憶胞的資料時，避免產生漏電流 之非或型光罩式ROM元件以及其讀取方法。接下來將描 述多重位元資料的讀取時，不會於不導通記憶胞之資料讀 取操作時產生漏電流的元件與方法。具有四種臨限電壓 Vthl、Vth2、vth3和Vth4的記憶胞之讀取操作是藉由重 複三次執行圖2中讀取單一位元資料的位元線預充電區間 1與資料感測區間2而得，此時，儲存在一被選到之記憶 胞中的多重位元資料的讀取方式是以一預定的時間間隔依 22 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----.---^---^-------裝------訂-- • (#先閱讀背面之注意事項再填寫本頁) 1線-- 2887pif.doc/006 2887pif.doc/006 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（/?) 次改變施予一選到的字元線上之選擇電壓，自最小位準改 變至最大位準或是自最大位準改變至最小位準。 但是’在本實施例中，提供予字元線和主位元線的電 壓位準係相同於第一實施例中的感測電壓Vsen。在操作區 間時，以一預定的時間間隔依次自一最小位準改變至一最 大位準的電壓是加在與一被選到的主位元線鄰接之一主位 元線（或稱源極線）上，以使元件得以讀取多重位元資料。 反之，若加在主位元線（源極線）上的電壓是自最大位準改 變至最小位準，則熟悉此藝者應知亦可得到如前所述的結 果。爲了便於理解，較佳實施例是以一光罩式ROM爲例， 其方塊圖揭示在圖8中。 請參照圖8，記憶胞陣列100具有分割成列的多個陣 列方塊110，每一陣列方塊110具有多個非或型記憶胞（未 繪示)以儲存多重位元。位址緩衝器電路200、第一電壓產 生電路300、方塊/字元線選擇電路400、行選擇電路500、 以及行選擇轉換電路600的功能係與第一實施例中者同， 因此，不再贅述。 請再參照圖8，第二電壓產生電路800產生一響應於 控制訊號D1和D2的源極電壓Vsource，源極電壓Vsource 係加在與一將被定址的記憶胞結合之源極線上。源極電壓 Vsource以一預定的時間間隔依次自地電位（請參照圖12 的操作時序圖）改變。在本較佳實施例中，於多重位元讀 取操作時，預充電和資料感測區間1與2是重複三次。 感測/預充電電路700於位元線預充電操作期間’將 23 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

GI 裝. 訂 -泉· 288^pif.doc/006 A7 B7 經濟部中央標率局員工消費合作社印掣 五、發明説明（io) 主位元線MBLO-MBLi預充電至感測電壓vsen，且於資料 感測操作期間，供給感測電壓Vsen予選到及未選到的主 位元線。再者，藉由供給感測電壓Vsen給對應於一選擇 到的主位元線之鄰接的主位元線（或源極線），感測/預充電 電路700於資料感測點感測被選到之記憶胞的臨限電壓。 圖9繪示了記憶體元件之陣列方塊110與週邊方塊的 等效電路圖，圖中，第一電壓產生電路300藉由分割一電 源供給電壓而產生感測電壓Vsen，且第二電壓產生電路800 響應於控制訊號D1和D2而產生一源極電壓Vsomxe，提 供給具有一定址的記憶胞之一源極線。感測/預充電電路 7〇〇接收感測電壓Vsen與源極電壓Vsource，然後響應於 來自行選擇電路500(請參照圖3)的多個位元線選擇訊號 BS0_BSi，對被定址的記憶胞執行感測操作。 請參照圖10,其繪示了圖8中之記憶體元件的感測/ 預充電電路，感測/預充電電路700包括一用以控制多個 偶數資料線DL0 ; DL2 ; ; DL14的第一驅動電路701、 —用以控制多個奇數資料線DL1 ; DL3 ; ; DL15的第二 驅動電路710、以及一經由感測線SL連接至第二驅動電 路710的三個感測放大器電路720、720a和720b。第一和 第二驅動電路701與710的組成與第一實施例中者同，但 不同的是，第一實施例中之第一驅動電路701係接地’而 本實施例中之第一驅動電路701則係耦接來自第二電壓產 生電路800的源極電壓Vsource。三個感測放大器電路 720、720a和720b係由對應之選擇訊號Ssl、Ss2和Ss3 24 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) .装. 訂 d. '2887pif.doc/006 A7 B7 五、發明説明（y) 控制，依次激化，且均經由感測線SL耦接至第二驅動電 路 710。 (請先閱讀背面之注意事項再填寫本頁) 因此，每一偶數資料線DL0 ; DL2 ;…；DL14係響應 於對應之位元線選擇訊號BS0 ; BS2 ;…；BS14，而被供 給感測電壓Vsen或源極電壓Vsource。且，每一奇數資料 線DL1 ; DL3 ; ; DL15係響應於對應之位元線選擇訊號 BS1 ; BS3 ; ; BS15，而被供給感測電壓Vsen或經由感 測線SL連接至感測放大器電路720、720a和720b。故， 如圖10所示，如果選到某一資料線，則與被選到之資料 線結合的一鄰接偶數資料線就被提供源極電壓Vsource， 其餘的資料線就被提供感測電壓Vsen。 圖11繪示了圖8中之記憶體元件的第二電壓產生電 路，其中，第二電壓產生電路800產生一源極電壓Vsource， 源極電壓Vsource響應於來自一參考電壓產生電路801的 訊號Vref與控制訊號D1和D2，以一預定的時間間隔依 次改變自一地電位。電路800包括一參考電壓產生電路 801、 一 PMOS電晶體836、一當作比較器的差動放大器 經濟部中央標準局貝工消費合作社印製 802、 一反相器830、一 NM0S電晶體834、與一電路804， 其中，電路804用以提供一可變且分割的電壓Vdiv，電壓 Vdiv係以一可變電阻値分割源極電壓Vsource而得。 差動放大器802接收來自參考電壓產生電路801的訊 號Vref與來自電路804的訊號Vdiv，然後響應於控制訊 號D1比較此兩訊號的電壓位準，產生一訊號Vcomp做爲 比較結果。電路802具有兩個PM0S電晶體806和808， 25 本紙張尺度適用中國國家;^準（CNS ) A4規格( 210X297公釐） 2887pif.doc/006 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（αλ) 以及四個NMOS電晶體810、812、814和816。PMOS電 晶體806的汲極耦接至傳輸訊號Vc〇mp的線8〇7，源極接 電源供給電壓，而閘極耦接節點805。PMOS電晶體808 的汲極耦接節點805 ’源極接電源供給電壓，而閘極耦接 節點805。NMOS電晶體810、814和816的電流路徑串接 形成在線807與地電位間，電晶體81〇和814的閘極受控 於訊號Vref，而電晶體816的閘極則受控於訊號D1。電 晶體812的電流路徑形成在節點805與節點809間，且閘 極耦接至鉗位電路(clamp circuit)804的輸出端子813。 當訊號Vcomp在高位準時，做爲驅動器的PMOS電 晶體836是非致能，當訊號Vcomp在低位準時，PMOS電 晶體836輸出一預定量的電流予節點811(用以輸出源極電 壓Vsource)。電晶體836的電流路徑形成在端子703(請參 照圖10)與節點811間，且閘極接訊號Vcomp。 電路804包括三個電阻器818、824和826，一反相器 820,以及兩個NMOS電晶體822和828。電阻器818和824 係串接在節點811與813間，而電晶體822的電流路徑係 形成在電阻器824的兩端間，且其閘極耦接至用以反相控 制訊號D2的相位之反相器820的輸出端子。電阻器826 的一端子連接節點813，而電晶體828的電流路徑係形成 在電阻器826的另一端子與地電位間，且其閘極受控於控 制訊號D1。PMOS電晶體834的電流路徑形成在節點811 與地電位間，而閘極耦接至用以反相控制訊號D1的相位 之反相器830的輸出端子。 26 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 經濟部中央標準局員工消費合作社印製 ''2887pif.doc/006 A 7 B7 --—----;--' 五、發明説明（M) 如上所述之結構的第二電壓產生電路800產生源極_ 壓Vstmrce，源極電壓Vsource響應於控制訊號D1和D2， 依次在每一個預充電與資料感測區間1和2(請參照圖12) 改變其値。根據控制訊號D1和D2所產生的源極電駿 Vsource變異係繪示於圖12中，於下將詳細描述之。 圖I2是一種非或型光罩式ROM的記憶胞之讀取璨作 的時序圖，該光罩式ROM可以儲存多重位元資料。請向 時參照圖8-12 ’以了解本發明。圖I2的時序圖舉例說明 了如何藉由依次執行重複的週期SI、S2和S3以感測多蔞 位元資料，其中每一週期S1、S2和S3均包含預充電與資 料感測區間1和2。在底下的例子中，假設用以儲存多遞 位元資料的記憶胞具有第一至第四臨限電壓vthl、Vth2、 Vth3 和 Vth4(此例子中 Vthl<Vth2<Vth3<Vsen<Vth4)之 --〇 請參照圖I2，在資料讀取操作時，依次執行第一週期 S1、第二週期S2和第三週期S3，每一週期SI、S2和S3 均由預充電區間1與資料感測區間2組成。如果不同的_ 期SI、S2和S3皆執行完畢，資料會被圖10中之感铷玫 大器電路720、72〇a和720b於資料輸出區間3時輸出茔 外部。以下將舉一例說明如何讀取儲存在陣列方塊110之 記憶胞MOO-Mmn中的記憶胞M00之資料。 首先，在第一週期S1時，控制訊號D1和D2以及源 極電壓Vsource均保持在地電位。在第一週期S1的位元 線預充電區間1期間，主位元線MBLO-MBLi均被供給予 27 Γ靖先閲讀背雨之廷意事11—14窝木耳j .裝· -訂· k. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '2887pif.doc/006 A7 B7 經濟部中央標隼局員工消費合作社印掣 五、發明説明（蜱） 感測電壓Vsen，而字元線WLO-Wli以及區塊選擇訊號SEj 和SOj均保持在地電位，使得所有的主位元線MBLO-MBLi 均以感測電壓Vsen預充電。 接著，在資料感測區間2期間，在所有的主位元線之 預充電操作停止後，被方塊/字元線選擇電路400選到之 一陣列方塊110中的一字元線WL0，會從地電位被驅動到 感測電壓Vsen。且，一偶數區塊選擇訊號SEj會被方塊/ '字元線選擇電路400中之區塊選擇電路451和451a中的 相關之偶數驅動電路自地電位驅動至電源供給電壓。同 時，在感測電壓Vsen加在主位元線MBL1上的狀態下， 來自感測放大器720的負載電流就被供給予被位元線選擇 訊號BSO-BSi選到之主位元線MBL1，而源極電壓 Vsource(例如0V)則加在鄰接主位元線MBL1的源極線 MBL0上。感測電壓Vsen也加在所有其他的主位元線 MBL2-MBU上，此時，於圖12中之資料感測點處，感測 放大器720便感測選到之記憶胞M00的資料。 如果選到之記憶胞M00的臨限電壓小於第四臨限電 壓Vth4，則負載電流就會經由區塊選擇電晶體1〇和12以 及選到的記憶胞M00，自選到之主位元線MBL1流向鄰接 之主位元線MBL0，使得選到之主位元線MBL1上的電壓 位準低於圖12中之預充電感測電壓Vsen。反之’如果選 到之記憶胞M00的臨限電壓大於第四臨限電壓Vth4 ’則 選到之主位元線MBL1上的電壓位準便會保持在預充電感 測電壓Vsen。如圖12所不，當局位準的一弟一感測日只5虎 28 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

2887pif.doc/006 A7 B7 經濟部中央標準局貝工消費合作社印掣 五、發明説明（X) Ssl應用在圖10中之第一感測放大器電路720中時，電路 720會被致能’且隨後感測被選到之主位元線MBL1上的 電壓。 在第二週期S2時，控制訊號D1變成高位準且源極電 壓Vsource變成第二電壓產生電路800輸出之預定的電壓 位準之一第一電壓VI。此處，第一電壓VI係介於(Vsen-Vth3)的値與(VSen-Vth2)的値間，其中，Vsen是感測電壓， Vth2是第二臨限電壓，Vth3是第三臨限電壓。相同於第 一週期S1的方法，在第二週期的預充電區間1時，所有 的主位元線MBLO-MBLi均預充電至感測電壓Vsen。 接著，在資料感測區間2期間，選到之字元線WL0 與偶數區塊選擇訊號SEj均會分別反偏至與第一週期S1 一樣的位準。同時，在感測電壓Vsen加在主位元線MBL1 上的狀態下，來自感測放大器720a的負載電流就被供給 予被選到之主位元線MBL1，而第一電壓VI(也就是源極 電壓Vsource)則加在鄰接的源極線MBL0上。感測電壓 Vsen也加在所有其他的主位元線MBL2-MBLi上。此時， 於圖12中之資料感測點處，當高位準之一第二感測訊號 Ss2加在圖10中之一第二感測放大器720a時，電路72〇a 會被致能，且隨後感測被選到之主位元線MBL1上的電壓。 如果選到之記憶胞M00的臨限電壓大於第三臨限電 壓Vth3，則選到的記憶胞M00是不導通記憶胞。如果選 到之記憶胞M00的臨限電壓小於第三臨限電壓Vth3 ’則 選到的記憶胞M00是導通記憶胞。如圖12所示，當高位 29 (請先閱讀背面之注意事項再填寫本頁) ϋ 裝. 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公麓） 經濟部中央標準局員工消費合作社印製 '2887pit'.d〇c/006 A 7 B7 - ----丨1 ~ ........—1 1 丨丨丨—····— 五、發明说明（ 準之一第二感測訊號Ss2加在一第二感測放大器720a中 時，被選到之主位元線MBL1的電壓位準就會被感測到。 最後，在第三週期S3時，控制訊號D1與D2變成高 位準，使得源極電壓Vsource藉由第二電壓產生電路800 變成一第二電壓V2。此處，第二電壓V2係介於(Vsen-Vth；3) 的値與(Vsen-Vth4)的値間’其中’ Vsen是感測電壓’ Vth3 是第三臨限電壓，Vth4是第四臨限電壓。相同於第一週期 S1與第二週期S2的方法，在第三週期S3的預充電區間1 時，所有的主位元線MBLO-MBLi均預充電至感測電壓 Vsen 0 接著，在資料感測區間2期間，選到之字元線WL0 與偶數區塊選擇訊號SEj均會分別反偏至與第二週期S2 一樣的位準。同時，在感測電壓Vsen加在主位元線MBL1 上的狀態下，來自感測放大器720b的負載電流就被供給 予被選到之主位元線MBL1，而第二電壓V2(也就是源極 電壓Vsource)則加在鄰接的源極線MBL0上。感測電壓 Vsen也加在所有其他的主位元線MBL2-MBLi上。 於資料感測點處，儲存在被選到之記憶胞中的資料會 被感測到。如果選到之記憶胞M00的臨限電壓大於第二 臨限電壓Vth2，則選到的記憶胞M00是不導通記憶胞。 如果選到之記憶胞M00的臨限電壓小於第二臨限電壓 Vth2,則選到的記憶胞M00是導通記憶胞。如圖12所示’ 當高位準之一第三感測訊號Ss3加在一第三感測放大器 720b中時，第三感測放大器720b就會感測被選到之主位 30 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) d -裝· 、vs '2887pif.doc/006 A7 B7 五、發明説明（a) 元線MBL1上的電壓位準。然後，於資料感測點3處’被 感測放大器電路720、720a和720b感測到的資料便經由 一邏輯電路(未繪示)以多重位元資料輸出。 根據本發明之第一實施例與第二實施例，感測電壓 Vsen係加在一與欲被讀取之一記憶胞結合的字元線（例如 WL0)以及第I個主位元線MBLi上，源極電壓Vsource係 加在鄰接之源極線MBLi-Ι(亦即鄰接一被選到之第I個主 位元線的第1-1個主位元線MBLi-l)上，且感測電壓Vsen 係加在其他主位元線上。即使與被選到之記憶胞（也就是 不導通記憶胞)鄰接且耦接同一字元線WL0的記憶胞是導 通記憶胞，它們的電流路徑也形成不了，因爲在資料讀取 操作期間，與這些鄰接記憶胞結合的次位元線上之電壓位 準仍然與字元.線WL0的一樣。 結果，在根據上述的資料讀取方法感測多重位元的例 子中’克服了在不導通記憶胞的感測操作時因不期望的漏 電流流經鄰接之記憶胞所導致的資料感測邊際減少的問 題。同時，上述藉由控制一源極線的多重資料讀取方法較 藉由控制一字元線的方式更能快速旦安全的執行。 換句話說’與被選到之字兀線相同或更高的電壓位準 加在除了字元線以及與被選到之記憶胞結合的源極線（鄰 接被選到的主位元線）外的主位元線上，不僅確保了在不 導通記憶胞之感測操作的感測邊際，且也增進了不導通記 憶胞的感測速度。 雖然本發明已以一些較佳實施例揭露如上，然其並非 (請先閲绩背面之注意事項再填寫本頁) .裝·

、1T 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 2887pif.doc/006 A7 B7 五、發明説明（於） 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作各種之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 *' 2887pif.doc/006 B8 . C8 D8 __ 六、申請專利範圍 1.一種非或型態半導體記憶體元件’包括： 一具有複數個群組之記憶胞陣列； 複數個以列方向延伸之字元線； 複數個以行方向延伸之第一位元線，每一群組具有複 數個記憶胞，該些記憶胞對應於該些字元線且在該些第一 位元線間並聯耦接； 複數個以行方向延伸之第二位元線； 複數個資料線，分別對應於該些第二位元線； 複數個第一群組選擇器，響應於一第一選擇訊號’選 擇該些群組中的偶數群組’每一第一群組選擇器具有複數 個NMOS電晶體，每一 NMOS電晶體的閘極賴接該第一 選擇訊號，且一電流路徑係形成在每一第一位元線的上端 與對應之該些第二位元線之間； 複數個第二群組選擇器，響應於一第二選擇訊號’選 擇該些群組中的奇數群組’每一第二群組選擇器具有複數 個NMOS電晶體，每一 NMOS電晶體的聞極賴接該桌一 選擇訊號，且一電流路徑係形成在每一第一位元線的下端 與對應之該些第二位元線之間； 藉由分割一外加的電源供給電壓而產生一第一電壓的 元件，該第一電壓相等或小於一第二電壓，且該第二電壓 的電壓位準相等於該電源供給電壓減去每一 NM0S電晶體 之臨限電壓所得的値； 一位址緩衝器，用以將一外部之TTL位準的位址訊號 轉換成一 CMOS位準的列/行位址訊號； 33 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝· -訂· 經濟部中央操準局員工消費合作社印製 ... A8 2887pif.doc/006 B8 C8 ， D8 六、申請專利範圍 一第一元件，響鹰於列位址訊號而選擇該些字元線之 一，以施予該第一電壓，且選擇性地產生該第一與第二選 擇訊號，以選擇該些群組的偶數或奇數群組； 一第二元件，響應於行位址訊號，選擇該記憶胞陣列 的行以及產生一行選擇訊號與一位元線選擇訊號； 一轉換元件，用以響應於該行選擇訊號而電性耦接該 些第二位元線與該些資料線；以及 一第三元件，響應於該位元線選擇訊號，感測一記憶 胞的資料，該記憶胞係與被該位元線選擇訊號選擇到之第 二位元線和被選擇到之字元線結合， 其中該第三元件在一位元線預充電操作期間，響應於 該位元線選擇訊號，自該電壓產生元件供給該第一電壓予 該些第二位元線，在一資料感測操作期間，供給該第一電 壓予該些第二位元線，且供給該第二電壓予至少一與該被 選擇到之第二位元線鄰接之該些第二位元線。 2. 如申請專利範圍第1項所述之非或型態半導體記憶 體元件，其中每一該些記憶胞包括複數個NMOS電晶體’ 每一 NMOS電晶體的閘極耦接至一相關的字元線，且一電 流路徑係形成在該些字元線與該些第一位元線互相耦合部 分之間。 3. 如申請專利範圍第1項所述之非或型態半導體記憶 體元件，其中每一該第一與第二選擇訊號具有電源供給電 壓。 4. 如申請專利範圍第1項所述之非或型態半導體記憶 34 本紙張尺度適用t國國家標準（CNS ) A4規格（210X297公釐） I^------11 (請先聞讀背面之注意事項再填寫本頁) 訂 A8 2887pif.doc/006 B8 C8 . D8 7T、申請專利範圍 體元件，其中該第二電壓是一地電位。 艾一種非或型態半導體記憶體元件，包括： 一具有複數個群組之記憶胞陣列； 複數個以列方向延伸之字元線； 複數個以行方向延伸之第一位元線，每一群組具有複 數個記憶胞，該些記憶胞對應於該些字元線且在該些第一 位元線間並聯耦接； 複數個以行方向延伸之第二位元線； 複數個資料線，分別對應於該些第二位元線； 複數個第一群組選擇器，響應於一第一選擇訊號，選 擇該些群組中的偶數群組，每一第一群組選擇器具有複數 個NMOS電晶體，每一 NMOS電晶體的閘極耦接該第一 選擇訊號，且一電流路徑係形成在每一第一位元線的上端 與對應之該些第二位元線之間； 經濟部中央標準局员工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 複數個第二群組選擇器，響應於一第二選擇訊號，選 擇該些群組中的奇數群組.，每一第二群組選擇器具有複數 個NMOS電晶體，每一 NMOS .電晶體的閘極耦接該第二 選擇訊號，且一電流路徑係形成在每一第一位元線的下端 與對應之該些第二位元線之間； 一第一元件，藉由分割一外加的電源供給電壓而產生 '一第一電壓，該第一電壓相等或小於一第二電壓，且該第 二電壓的電壓位準相等於該電源供給電壓減去每一 NMOS 電晶體之臨限電壓所得的値； 一第二元件，響應於一外加的列位址訊號，選擇該些 35 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印裝 2887pif. doc/006 gg C8 . D8 7T、申請專利範圍 字元線之一，以施予該第一電壓，且選擇性地產生該第一 與第二選擇訊號，以選擇該些群組的偶數或奇數群組；以 及 一第三元件，自該第二元件供給該第一電壓予該些第 二位元線，且供給一第三電壓予至少一與該被選擇到之第 二位元線鄰接之該些第二位元線，以感測與該被選擇到之 字元線和被一外部行選擇訊號選到之第二位元線結合的記 憶胞之資料。 6. 如申請專利範圍第5項所述之非或型態半導體記憶 體元件，其中每一該第一與第二選擇訊號的位準是相等於 該電源供給電壓。 7. 如申請專利範圍第5項所述之非或型態半導體記憶 體元件，其中該第三電壓是一地電位。 8. —種非或型態半導體記憶體元件，包括： 一具有複數個群組之記憶胞陣列； 複數個以列方向延伸之字元線； 複數個以行方向延伸之第一位元線，每一群組具有複 數個記憶胞，該些記憶胞分別對應於該些字元線並在該些 第一位元線間並聯耦接，且每一記憶胞具有一第一臨限電 壓至一第四臨限電壓中之一的電壓位準，該些臨限電壓表 ‘ 示至少有四種不同的可能狀態； 複數個以行方向延伸之第二位元線； 複數個第一 NMOS電晶體，響應於一第一選擇訊號’ 選擇該些群組中之偶數群組； 36 本紙張尺度適用中國國家標準（CNS ) Α·4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) •裝· -訂_ 經濟部中夬標準局貞工消費合作社印製 2887pif.doc/006 gg C8 ， D8 六、申請專利範圍 複數個第二nmos電晶體，響應於一第二選擇訊號， 選擇該些群組中之奇數群組； 一第一元件，藉由分割一外加的電源供給電壓而產生 一第一電壓； 一第二元件，響應於外部控制訊號·，產生一具有三種 位準的第I；電壓，該三種位準係以一預定的電壓範圍改 變； 一第三元件，在讀取操作期間，響應於一外部的列位 址，選擇該些字元線之一，以施..予該第一電壓；以及 一第四元件，供給該第一電壓予該些第二位元線，且 供給該第二電壓予至少一與該被選擇到之第二位元線鄰接 之該些第二位元線，於讀取操作期間，感測與該被選擇到 之字元線和被一外部行選擇訊號選到之第二位元線結合的 記憶胞之資料。 9. 如申請專利範圍第8項所述.之非或型態半導體記憶 體元件，其中該第一電壓係等於或小於一 Vpower-threshold 電壓，其中該Vpower-threshold.的電壓位準是等於該電源 供給電壓減去每一該些NMOS電晶體的臨限電壓之値。 10. 如申請專利範圍第8項所述之非或型態半導體記憶 體元件，其中該預定的電壓範圍是改變自一地電位。 _ 11.如申請專利範圍第8項所述之非或型態半導體記憶 體元件，其中該第二電壓之該三種位準的一第一位準是一 地電位，一第二位準是介於一（Vl-Vth3)的電壓與一（VI-Vth2)的電壓之間，且一第三位準是介於一（Vl-Vth2)的電 37 本紙張尺度適用中國國家標準（CNS )八4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. . A8 2887pif.doc/006 B8 C8 . D8 六、申請專利範圍 壓與一（Vl-Vthl)的電壓之間，其中VI是該第一電壓，Vthl 是該第一臨限電壓，Vth2是該第二臨限電壓，Vth3是該 第三臨限電壓，且V2是大於VI而小於V3。 12. —種非或型態半導體記憶體元件之資料讀取方法， 該非或型態半導體記憶體元件包括一具有複數個群組之記 憶胞陣列；複數個次位元線；複數個字元線；複數個主位 元線；每一群組具有複數個在該些次位元線間並聯耦接的 記憶胞；複數個第一 NMOS電晶體，用以選擇該些群組中 的偶數群組；複數個第二NMOS電晶體，用以選擇該些群 組中的奇數群組；一電壓產生電路，藉由分割一外加的電 源供給電壓而產生一第一電壓；一列選擇電路，響應於一 外部的列位址訊號而選擇該些字元線之一；一行選擇電 路，響應於一外部的行位址訊號而選擇該記憶胞陣列的 行；i及一感測放大器電路，用以感測與該被選到之字元 線和該被選到之主位元線結合的記憶胞中之資料，該資料 讀取方法包括下列步驟： 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 預充電該些主位元線至該第一電壓；以及 利用供給該第一電壓予該些主位元線和該被選到之字 元線來感測與該被選到之字元線和該被選到之主位元線結 合的該記憶胞中之資料，且響應於該行位址訊號，供給一 ' 第二電壓予至少一與該被選到之主位元線鄰接之主位元 線。 13. 如申請專利範圍第12項所述之資料讀取方法，其 中該第一電壓相等或小於一自該電源供給電壓減去每一該 38 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 2887pif.doc/006 B8 , C8 D8 六、申請專利範園 些NMOS電晶體的臨限電壓所得之値。 (請先聞讀背面之注意事項再填寫本頁) Γ4.如申請專利範圍第12項所述之資料讀取方法，其 中該第二電壓是一地電位。 15. 如申請專利範圍第12項所述之資料讀取方法，更 包括藉由重複資料讀取步驟至少三次以讀取儲存在每一該 些記憶胞中之多重位元資料的步驟，每一該些記憶胞具有 分別代表至少四種可能狀態的一第一至一第四臨限電壓中 之一的臨限電壓，且其中該記憶體元件更包括一產生一第 三電壓的元件，該第三電壓具有以一預定的電壓範圍改變 之至少三種位準。 16. 如申請專利範圍第15項所述之資料讀取方法，其 中該第三電壓之該三種位準中的一第一位準是一地電位， 一第二位準是介於一（Vl-Vth3)的電壓與一（Vl-Vth2)的電 壓之間，且一第三位準是介於一（Vl-Vth2)的電壓與一（VI-Vthl)的電壓之間，其中VI是該第一電壓，Vthl是該第一 臨限電壓，Vth2是該第二臨限電壓，Vth3是該第三臨限 電壓，且V2是大於VI而小於V3。 經濟部中央標準局員工消費合作社印製 39 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐〉