TW318963B - - Google Patents

Download PDF

Info

Publication number
TW318963B
TW318963B TW085113483A TW85113483A TW318963B TW 318963 B TW318963 B TW 318963B TW 085113483 A TW085113483 A TW 085113483A TW 85113483 A TW85113483 A TW 85113483A TW 318963 B TW318963 B TW 318963B
Authority
TW
Taiwan
Prior art keywords
layer
barrier
layers
item
variable reactor
Prior art date
Application number
TW085113483A
Other languages
English (en)
Original Assignee
Endgate Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endgate Technology Corp filed Critical Endgate Technology Corp
Application granted granted Critical
Publication of TW318963B publication Critical patent/TW318963B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/93Variable capacitance diodes, e.g. varactors

Description

A7 合18963 _ B7 五、發明説明(ί ) 〔發明領域〕 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於一種可變的電抗器,通常係指可變電抗 器,且更明確的係ή有關於障壁之可變電抗器。 〔發明背景〕 可變電抗器廣泛地被使用於電機及電子不同應用之電 路中,其包含可變電壓調整的線路、電壓控制之振燙器、 相移器及倍頻器等。 在使用可變電抗器時,有一熟知的問題為有漏電流的 存在。漏電流通常係指電子由於外加的反相偏壓所造成的 移動,且可能係由材料裡面之污染物或是在接近空乏層或 在空乏層内的電子-電洞對之熱剌激所造成。漏電流會降 低品質係數Q,且因此一些習知技藝之可要電抗之設計專 門著重於使漏電流降至最低。 經濟部中央標準局員工消費合作社印製· 在一種有翮於障壁可變電抗型式之可萝電抗器内,降 低漏電流之嘈試包含謹慎地選擇材料及厚度以使其內之障 壁達到最佳化,例如由Krishnamurthi及其他人所揭示的 用於頻率三倍器內有翮鎵化砷之椅型(Chair )—障壁可 變電抗器(1994電機及電子工程師學會MTT-S文摘; CH3389_4/94/000-313 )内之異質介面障壁。另外一種嗜 試在此種可變電抗器内降低漏電流的方法,包含使用如 Raman及其他人所揭示的超格(superlattice)障壁可華 電抗器(第三屈有翮太空Terahertz技術論文討論會會刊 第146-157頁,1992 )内之超格结構。 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 經濟部中央標準局員工消費合作社印繁 〇18B63 at __B7 五、發明説明(2 ) 和先前之可變電抗比較起來,雖然這些改進已達到漏 流的降低,但這些漏電流降低的量及/或達成這些降低之 溫度範圍限制都不&達到本發明所期望。 除了可變電抗器的结構外,習知技藝之可變電抗器製 造方法及機械结構亦存在一些缺點,其中一種缺點包含藉 由分子束磊晶(epitaxy) (MBE),其為半導體裝置製造的 普通方法,或其它磊晶生成方法所長成的層內之注入澹度 及厚度的精確性。此問題為大的差異可能存在於磊晶生成 機械之預期準確性及它們實際的準確性間,此種大的差異 在一需要帶電載子平衡的裝置内尤其為一缺點。 〔發明之概述〕 因此,本發明之目的為減少在可變電抗器内之漏電流 0 本發明之另一目的為提供在一大的溫度範圍内降低漏 電流的方法。 且本發明之另一目的為提供一種MBE 機器之校正方法 ,K使得藉其生產的裝置内之帶電載子澹度的精確度得Μ 改菩。 這些本發明及相關本發明之目的是藉由應用一種靜電 障壁之可變電抗而達成,在此靜電障壁之可變電抗内,高 摻雜之η及ρ型的半導體材料薄層作用為產生電位障壁, 而該障壁阻擋或是減少電子的流動,且該薄層可以與此可 變電抗機器内之較低摻雜之半導體材料層並列放置Μ獲得 -4- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明($ ) 此可菱電抗器在全電容範圍内具髙品質係數的可變電容特 性。 間隔層也可Mi提供作為保持此障壁之形狀,且此障 壁可為同質介面或異質介面的型式。本發明之前述及相關 的優點及特性之達成,對那些熟知此一技藝者在研究下面 配合附圖之更詳细的本發明之敘述後應該更為明顯。 〔圖式之簡單說明〕 圖1是根據本發明之可變電抗器之斷面圖。 圖2是根據本發明之另一個可變電抗器實施例之斷面 圖。 圖3 a是根據本發明的一種n + p + n+障壁的概要 圖示。 圖3b是圖3a的n+p+n+障壁的導電區域能量 間隙圖示。 圖3 c是不對稱障壁的導電區域能量間隙圖示。 圖4是根據本發明所製成的同質介面可變電抗器的斷 面圖。 圖5是根據本發明所製成的異質介面可變電抗器的斷 面圖。 [詳细說明〕 在此所掲示之可變電抗器裝置,是有關於包含某種特 定安排的被摻雜的受體及被摻雜的施體層的實施例。例如 * —種n + p + n+的障壁至少在下面一種實施例中被揭 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
In K n I— τι - J— J 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 8363 Β7 經濟部中央標準局員工消費合作社印取 五、發明説明 ( ) 1 1 | 露 〇 應 被 認 知 者 f 為 這 些 摻 雜 曆 的 摻 雜 型式 及 其相 翮 之 外 1 1 加 電 壓 可 以 反 相 或 不 可 被 以 本 技 藝 加 Μ修 正 ,譬 如 t 不 1 偏 離 本 發 明 9 製 造 〆 具 有 P + η + P + 層障 壁 的可 變 電 抗 請 先 J 1 器 0 讀 背 1 1 Τ& 參 考 圖 1 9 根 據 本 發 明 的 — 個 基 本 的可 變 電抗 器 的 斷 之 注 1 意 1 I 面 圖 被 顯 示 〇 此 可 變 電 抗 器 1 0 0 是 在 基片 1 0上 長 成 , 事 項 1 再 而 該 基 片 是 用 分 子 束 晶 晶 (MBE) 之 半 導 體材 料 °基 片 1 0 用 本 袈 砷 化 鎵 較 佳 9 雖 然 它 可 Μ 是 Ir [P S i Gal ί s P或 是 其 它 頁 1 1 η 或 Ρ 型 式 可 被 摻 雜 的 半 導 體 材 料 〇 選 擇基 片 半導 體 之 1 1 種 觀 點 為 它 可 以 負 載 電 流 特 別 是 沿 著 其表 面 。在 此 較 佳 1 1 的 實 施 例 中 砷 化 嫁 的 基 片 是 大 量 地 摻 雜施 體 雜質 ( η + 1 訂 1 ) 增 加 導 電 性 0 1 I — 多 層 的 障 壁 2 0 直 接 或 間 接 地 在 基片 1 0上 形 成 0 1 1 此 障 壁 2 〇 包 含 —' 第 一 層 的 半 導 體 材 料 2 2 或 2 6 其 被 施 1 | 體 雜 質 所 摻 雜 及 一 第 二 層 的 半 導 體 材 料2 4 其被 受 體 雜 丄 質 所 摻 雜 〇 此 二 層 2 4 及 2 2 或 2 6 之 形成 是 直接 接 觸 或 Ϊ 是 相 互 非 常 鄰 近 使 得 此 受 體 被 摻 雜 層2 4 可Μ 從 相 鄰 1 的 施 體 接 雜 層 2 2 或 2 6 吸 引 移 動 之 電 子。 應 被 認 知 者 為 9 除 了 在 受 體 層 2 4 之下 或 之上 形 成 9 1 1 1 施 體 層 2 2 及 2 6 可 在 被 摻 雜 的 受 體 層2 4 之上 或 之 下 1 同 時 被 提 供 〇 層 2 4 是 虛 線 表 示 顯 示此 種 或在 施 體 接 1 1 雜 層 2 2 及 2 6 之 上 、 之 下 或 其 内 之 安 排° 障 壁2 〇 之 特 1 1 性 之 為 不 論 施 體 被 摻 雜 之 6- 區 域 被 以 在上 、 在下 或 兩 種 1 1 1 1 1 本紙張尺度適用中國國家標牟(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印^ 〇18963 Α7 一 Β7 五、發明説明(r) 方式同時被提供’受體原子的坻量趨近相等於施體原子的 總量。 一種被施體雜ί輕度摻雜的半導體材料層(η -)在 障壁2 0上形成較佳。此層在此是指可空乏層3 〇 ,其原 因為在室溫Κ順向偏壓施予可變電抗器1〇〇其不會空乏 ’而當在反向偏壓的應用狀況下其本質上可以被空乏。為 了譲外加電壓可Μ應用到可變電抗器1 〇〇,接觸區域 6 2、6 4被提供。 可變電抗器1 0 0的勒作通常如下所述。在沒有外加 電壓時,沒有很明顯的内部電流流動。然而,當有反相電 壓時(在接觸區域64反.相提供),在η —曆30内之電 子朝著接觸區域6 2 (其與正電極相連接)方向被除去, 直到層3 0是部分或全部為電子空乏。障壁2 0作用為姐 止電子再進一步的流動,其原因為在ρ層24内之受體雜 質,從鄰近之η層22及/或26吸引電子,是帶負電荷 的。在其帶負電荷的狀態下,ρ層24排斥電子,阻擋它 們的通路,且造成通過可空乏層3 0的漏電流即電子流動 的降低。本發明之靜電障壁,是由於當施體被摻雜層因其 施予它們的電子而變成帶正電時,而使得受體被摻雜層充 電而產生。此形成相鄰的正電及負電帶電區域造成靜電障 壁〇 可變電抗1 0 0由砷化鎵製成較佳,但亦可由其它熟 悉的材料如InP、Si、或GalnAsP等材料或其它可Μ被摻雜 -7- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) *1Τ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6) 成η -或p -型式之半等體材料製成。異質介面的障壁亦 被考慮,其内包含AlGaAs或其它此技越熟知的材料。 參考圖2,顯系另外一種根據本發明的可變電抗器實 施例。此可變電抗器2 0 0顯示一些其它有瞄本發明的觀 點,其包含但不限於鑀衡層的使用,間隔層、障壁及可空 乏層對的重覆架構及使用蕭特基接觸元件。 此基片由Ga As或其它上述討論中用於基片1 〇的適合 材料製成較佳。一個緩衝層2 1 2是在基片2 1 0上形成 ,K隔離在可變電抗器内其它層受相翮於基片2 1 0之雜 質及表面不規則的影響。 一個可空乏層2 1 5是在層2 1 2上形成。加上層2 1 5且使每一障壁之層结構對稱,可使得此可變電抗器有 一對稱之電容相對電壓特性,而此特性很適合用於如頻率 倍數器K產生奇諧波的應用中。 在圖1中,一個被揭示的可變電抗器包含一單一的障 壁及可空乏層40。在圖2中,一個被揭示的可變電抗器 S含一串列單元之排列,每一單元包含一障壁及可空乏層 胃2 4 〇,使用障壁及可空乏層對之串列排列的原因之一 為’和~具有單一障壁/可空乏層對40的可變電抗器比 ® *其可提供更加強地降低漏電流。另外的原因為對接觸 ® 2品質係數之不利的影響,是與此接觸點串接的可變 胃元(障壁/可空乏層對)的數量成反比降低。此 生是由於此接觸電阻值是一固定的值,而與串接 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) — , — f I— 1 (請先閱讀背面之注意事項再填寫本頁) 訂 A7 318963 B7 五、發明説明(7) 之可變電容器單元之數目無關,而此可變電抗器之內在的 電姐值是與其串接之可變電容器單元的目數成正比。如此 ,當可變電容器軍€增加時,接觸電阻值在整個串連電阻 中之比例會降低,因此對品質係數降低的影響很小。 參考圖號2 4 2是用於表示一组或多組之障壁/可空 乏層對240。在242所表示的對之數目範圍可為1至 一受限於K下參考圖4所討論的特性的數目。然而通常, 障壁/可空乏層對240的重覆數目應高於2,K獲得高 的Q及具線性改善之高功率能力。 層2 2 1及2 2 7是間隔層可由InGaAs、GaAsAlGaAs 或類似之材料形成且小量或沒有被摻雜。間隔層之一個目 的為保持此陣壁形狀,Μ使得其在需要加於其上之偏壓的 全部範圍内,得Κ維持足夠的高度及寬度。本文中之足夠 的高度及寬度,是指將擴散及隧道效應產生之漏電流保持 在會造成可變電抗器特性降低的位準Μ下。 可變電抗器220之障壁是由層222、224及 2 2 6組成,它們分別為施體被摻雜層、受體被接雜層及 施體被摻雜層。這些層與可變電抗器1 0 〇的層2 2、 24及26類似(假設此三層全部被提供於可變電抗器 1 〇 0内)*且由GaAs材料並大量地Κ它們相對之雜質摻 雜而製成較佳。 層2 3 0是一可空乏層,此層與可變電抗器的層3 0 類似。可《空乏層2 3 0由GaAs材料並少量地摻雜施體雜質 本紙乐尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印製 318363 A7 B7 經濟部中央標準局負工消费合作社印家 五、發明説明 ( ) I I I 形 成 較 佳 〇 I »1 —► 個 m ΛΠΙ 特 基 障 壁 金 屬 層 2 5 0 被 提 供 作 為 最 上 層 * 即 1 ·· 請 I 外 部 的 偏 壓 電 氣 性 k 接 是 接 至 此 層 〇 — 個 蕭 特 基 元 件 用 於 閱 I 此 之 百 的 為 ♦ 在 此 技 藝 中 習 知 —* 蕭 特 基 障 壁 沒 有 歐 姆 接 觸 背 1 面 1 電 阻 〇 雖 然 一 個 蕭 特 基 障 壁 可 Μ 提 供 此 希 望 之 貢 獻 .但 根 之 注 * I 據 操 作 情 形 及 所 希 望 的 可 變 電 抗 器 的 特 性 f 在 下 文 參 考 圖 事 項 1 再 1 4 的 討 論 中 t 個 m fmt 特 基 障 壁 可 能 並 不 是 較 佳 之 選 擇 〇 填 本 裝 參 考 圖 3 a —- 個 靜 電 障 壁 1 2 0 在 兩 側 緊 臨 著 可 空 頁 1 | 乏 層 1 3 0 的 概 要 要 圖 示 被 顯 示 0 如 果 2 η • t π 1 1 ! P • t Ρ 此 處 η 是 在 每 — η + 層 內 η 型 式 摻 雜 的 淨 濃 度 1 1 是 在 Ρ + 層 内 D 型 式 摻 雜 的 淨 濃 度 且 t η 及 t P 分 1 訂 別 為 η + 及 Ρ + 層 的 厚 度 且 如 果 η • t η和ρ t > P為 η 1 1 + 及 D + 層 完 全 沒 有 載 子 則 在 沒 有 外 在 施 加 電 場 下 的 導 1 1 I 通 區 域 電 位 之 形 狀 如 圖 3 b 所 示 0 此 障 壁 Φ b 高 度 之 範 圍 1 1 可 為 0 伏 特 至 此 材 料 之 帶 位 階 1 由 η 、 P 、 t η及t ,P的 選 1 擇 而 定 〇 1 I 當 圖 3 a 一 3 b 内 之 靜 電 障 壁 是 對 稱 時 在 某 些 狀 況 I 下 可 能 欲 使 其 成 為 不 對 稱 0 此 可 藉 由 改 變 相 對 摻 雜 濃 度 或 層 的 厚 度 而 達 成 0 一 個 在 此 情 況 下 相 當 極 端 的 例 子 如 圖 3 .1 «I C 所 示 在 圖 内 Ρ + 層 完 全 被 移 至 此 障 壁 之 —. 側 而 形 成 了 1 I 僅 由 兩 層 組 成 的 不 對 稱 障 壁 0 1 I 如 Μ 下 圖 4 — 5 所 示 9 此 靜 電 障 壁 可 應 用 於 同 質 介 面 1 1 I 及 異 質 介 面 的 可 變 電 抗 器 Ο 更 且 1 參 考 上 述 Rr is hnamurthi 1 1 - 10 - 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印μ A7 B7 五、發明説明(1 ) 等人之異質介面障壁,在圖1及圖2至3内之Π + Ρ+或 n + p + η +障壁可分別取代它們之異質介面障壁或加於 λ» 異質介面障壁之上。 在一般地介紹本發明之靜電障罜及其在η + ρ +及η + ρ + η+層内之架構,及進一步介紹障壁及可空乏層對 的串列排列Μ滅少漏電流及歐姆接觸電阻對Q造成的影響 後,接著揭示本發明之更特定之實施例。 參考圖4,根據本發明之同質介面障壁可變電抗器 3 0 0之斷面圖被顯示。如同此同質介面名稱所指,在可 變電抗器3 0 0内,每一層材料的基本組成都是一樣的, 且雖然Μ上一些其它熟知的材料亦適合,但在此較佳的實 施例中所使用的材料為GaAs。 基片3 1 0是由GaAs被大量地摻雜施體雜質而形成。 一個緩衝層•其類似可變電抗器200内之緩衝層2 1 2 ’為形成在基片3 1 0上之第一層。其較佳為GaAs被接雜 η + 〇 在層3 1 2之後,一串列重覆的障壁及可空乏層對 3 4 ◦形成。 在圖4的實施例中,每一個層3 20有9層較佳,包 含·η +、D+及未被摻雜層,如下排列。一個η+型式被 接雜的I GaAs第一層在層3 1 2或一先前的可空乏層上形成 ’且~未被摻雜GaAs間隔層3 2 2在層3 2 1上形成。間 的目的為降低隧道效應及保持障壁之形狀,使 -11- 本紙張尺度賴中軸家轉(CNS ) Α4· ( 21βχ297公楚) (請先閱讀背面之注意事項再填寫本頁) 4衣. 訂 經濟部中央標準局員工消費合作社印聚 A7 _B7___ 五、發明説明(β) 得其在加於其上之偏壓範圍內維持足夠的高度及寬度’ Μ 使得漏電流維持在某一程度Μ下。障壁3 2 0的受體被接 雜區域是由三層所&成。一個第一的ρ +層3 2 3在間隔 層322上形成,及第二及第三的ρ+層325及327 分別在未被摻雜的間隔層3 24及3 2 6上形成。一個未 被摻雜的間隔層328在ρ +層327的上方形成,及一 個第二個η+層329在間隔層328上形成。層321 、323、325、327、329 形成障壁 320 的 η + Ρ + Π+结構。 可空乏曆330是在第二固η+層329上形成,且 少量地摻雜施體雜質為佳。 在較佳的實施例中,342的重覆數目為7,所以共 8個障壁/可空乏層對被提供。決定重覆數目的考量通常 包含如下特定之協定。重覆的數目愈大,漏電流的減少愈 大。然而,當層的數目及整個厚度增加* 一些問題因而產 生。在製造完這些堆叠的組成層後,個別的元件藉由蝕刻 形成平臺而被定義。蝕刻以形成平臺所造成之元件,因在 頂端之蝕刻較在底端為大所Κ在其側面有斜度。平璺的厚 度愈大,被有敘度側面佔據的水平面積也愈大,因此相鄰 可變電抗器的距離也愈大。相鄰元件間距離的增加,同時 降低了每晶圓的產量及增加了每一元件的串連電阻。解析 度也可能由於伴隨厚的平臺處理過程的厚的光電阻及深的 触刻而受到影礬。理論上,所預期元件之性能也可能由於 -1 2- 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 3ίδ963 Α7 經濟部中央標準局員工消費合作社印掣 B7 五、發明説明 ( il ) 1 1 I 當 平 臺 非 常 厚 度 造 成 頂 端 及 底 部 面 積 不 一 樣 而 無 法 達 到 0 1 1 另 外 -- 個 考 量 為 電 壓 0 一 般 之 準 則 為 9 每 一 次 層 的 數 /•—s 請 先 閱 1 百 加 掊 » 需 要 在 整 個 電 容 範 圍 内 操 作 此 可 變 電 抗 器 的 電 源 J I 供 應 器 的 電 壓 量 亦 加 倍 0 這 是 對 障 壁 / 可 空 乏 層 對 重 覆 數 讀 背 1 1 面 ] 巨 的 簧 際 限 制 0 之 注 1 意 I 層 3 5 0 是 在 障 壁 及 可 空 乏 層 對 3 4 0 上 形 成 » 且 被 項 1 再 1 提 供 作 為 良 好 的 歐 姆 接 點 〇 歐 姆 接 點 3 6 1 及 3 6 6 分 別 填 是 本 在 層 3 5 0 及 基 片 3 1 0 上 形 成 〇 在 可 變 電 抗 器 3 〇 0 頁 1 I 頂 端 使 用 — 歐 姆 接 點 3 6 1 » 而 不 同 於 Μ 上 在 可 變 電 抗 器 1 1 2 〇 0 中 揭 示 的 萧 特 基 障 壁 的 原 因 之 一 為 沒 有 蕭 特 基 元 1 1 件 則 可 愛 電 抗 器 3 0 0 中 每 一 障 壁 提 供 幾 乎 相 等 比 例 的 1 訂 電 壓 下 降 量 而 不 βΜ 其 全 部 所 使 用 的 電 壓 位 準 如 此 可 將 1 I 電 位 遲 滯 效 應 防 止 或 是 減 至 最 小 0 结 果 障 壁 — 可 空 乏 層 對 1 1 間 之 電 容 — 電 壓 或 是 電 流 一 電 壓 特 性 不 一 樣 9 則 遲 滯 現 象 1 1 會 產 生 0 在 此 種 狀 態 一 個 穩 態 ( 在 偏 壓 的 改 變 後 ) 只 有 1 在 藉 由 漏 電 流 經 過 相 當 長 的 一 段 時 間 對 電 荷 重 新 分 配 才 可 1 I Μ 獲 得 0 1 1 參 考 圖 號 3 6 3 及 3 6 5 * 分 別 代 表 接 至 歐 姆 接 點 Ί· 3 6 1 及 3 6 6 的 金 屬 點 〇 1 -I 在 此 技 藝 中 了 解 到 雖 然 實 際 的 接 雜 量 及 層 的 厚 度 可 1 I 能 因 性 能 規 範 及 使 用 此 可 變 電 抗 器 所 在 環 境 不 同 i 可 使 在 1 1 | 圖 4 中 本 發 明 之 茛 施 例 實 現 之 適 當 厚 度 及 接 雜 童 一 般 如 下 1 1 〇 層 3 1 2 具 有 — 3 0 0 0 A ( 1 0 - 8 C3B 1 A ) 的 厚 1 1 - 13 - 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) Α7 Β7 五、發明説明(η ) 度,及一 η型式4X101 8 ob-3的摻雜濃度;層321 具有一 1 60A的厚度及一 η型式4X 1 01 8 απ'*3的 摻雜濃度;未被摻^的層322及328皆有一 75Α的 厚度;未被摻雜的層324及326皆有一1 00Α的厚 度;第一及第三的受體被摻雜層323、327皆有一 2 8.5 Α的厚度及一 ρ型式1 X 1 〇i 9 cjj-3的捿雜濃 度;P+層325有一 24A的厚度及一 p型式1 X 101 9 απ_3的摻雜澹度;層329有一 72A的厚度 及一η型式4Χ 1 ◦ 1 8 cn-3的摻雜濃度;可空乏層 330有一 1425A的厚度及一n型式2X101 7 cai_3的摻雜濃度;及層350有一 3000Α的厚度及 一 η型式4x 1 01 8 〇„-3的摻雜濃度0 選擇在此可變電抗器内每一被摻雜層的厚度之一般考 量為,意欲將相鄰摻雜相反型式原子的半導體材料内所有 載子吸引過來,Κ使得沒有移動載子存在。如果被摻雜的 障壁層很厚使得障壁電位趨近帶位準,則此考量將無法實 (請先閱讀背面之注意事項再填寫本頁)
-•IT 經'濟部中央標準局員工消費合作社印製 為範 容乏 , 許 電空 量容 大分 考的 最部 的成 的之 度生 到層 厚晶 得乏 層磊 壓空 雜在。電可 摻得生壓成 擇使發偏造 選Μ象容會 中體現電它 例受之大, 施於剩最壓 實多過在電 4 微體少之 圖稍受減壓 在體有會偏 個施能剩論 一中可過不 外壁不體為 另障,受因 ο 使内 -現欲圍 值。 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 318963 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) 1 1 I —* 個 額 外 的 在 圖 4 實 施 例 中 選 擇 被 摻 雜 層 的 厚 度 及 間 1 1 1 隔 的 考 量 為 欲 獲 得 一 最 大 的 電 容 範 圍 〇 這 造 成 了 選 擇 一 1 λ· 許 1 不 對 稱 的 障 壁 0 先 閱 1 I 參 考 圖 5 根 據 本 發 明 之 異 質 介 面 障 壁 的 可 變 電 抗 器 讀 背 1 j 面 I 4 0 0 的 斷 面 圖 被 顯 示 〇 和 同 質 介 面 可 變 電 抗 器 3 0 0 相 之 注 音 1 反 此 異 質 介 面 可 變 電 抗 器 4 0 0 包 含 不 止 —^ 種 型 式 之 材 事 項 1 再 1 料 0 例 如 在 圖 5 的 實 施 例 中 障 壁 4 2 0 的 部 分 包 含 填 寫 本 裝 A 1 G a A s 及 In GaAs 而 可 空 乏 層 及 剩 餘 層 是 由 Ga A s形 成 〇 需 頁 1 I 了 解 到 其 它 的 材 料 如 前 文 中 參 考 圖 1 — 2 所 列 及 類 似 之 1 1 材 料 可 Μ 被 用 於 製 造 可 變 電 抗 器 4 0 〇 〇 1 1 在 圖 5 中 之 基 片 4 1 0 第 — 層 4 1 2 及 重 覆 障 壁 及 1 訂 可 空 乏 層 對 4 4 0 分 別 類 似 於 在 nan 圖 4 中 之 相 對 部 分 3 1 0 1 I 3 1 2 及 3 4 0 0 然 而 異 質 介 面 障 壁 4 2 0 的 組 成 不 1 1 同 於 同 質 介 面 障 壁 3 2 0 0 1 1 障 壁 4 2 0 有 1 1 層 0 此 η + P + η + 靜 電 1总 域 是 由 L· 層 4 2 1 、 4 2 3 、 4 2 5 4 2 7 4 2 7 4 2 9 形 1 I 成 其 分 別 被 摻 雜 η + 、 P + 、 P + 、 Ρ + •N η + 〇 此 η Γ 1 + 及 P + 層 是 由 G a A s 形 成 〇 間 隔 層 4 2 2 是 由 一 第 — 層 4 2 2 a 其 為 由 In xG a 1 -X A s 形 成 9 其 X 之 範 圍 在 從 底 部 至 1 頂 端 的 線 性 等 級 中 在 0 .] -0 至 0 . 2 5 間 變 化 及 _- 第 二 I | 層 4 2 2 b 其 為 由 A10 . 46 aO .6 A s 形 成 而 組 成 〇 使 用 1 1 I A1 G a A s 及 I η Ga As 有 效 地 降 低 漏 電 流 » 已 被 Kr i shn a mu r thi及 1 1 其 他 人 所 揭 示 0 1 1 - 15 - 1 1 本紙張尺度適用中國國家標準(CNS ) A4現格(21 OX 297公釐) 經濟部中央標準局員工消費合作杜印製 Α7 Β7 五、發明説明(ιΜ〇 間隔層4 2 4是由一 A1 As形成的第一層424 a及由 一由A10.4Ga0.6As形成的第二層4 2 4 b組成。間隔層 4 2 6 及 4 2 8 是 Al0.4Ga0.6As的單一層。 參考圖號44 2表示障壁/可空乏層對44 0的重覆 。在一較佳的實施例中,此障壁/可空乏層對440在 442處重覆9次。 歐姆接點46 1 、466及金靥接點463、465 被提供在圖5之上方。 可使在圖5中本發明之實施例實現之適當厚度及摻雜 量一般如下。層4 1 2具有一3000A的厚度及一 η型 式4Χ101 8 oj-3的摻雜澹度;層421及429分 別具有1 25Α及65Α的厚度及一 η型式4Χ 1 01 8 αη-3的摻雜湄度;未被摻雜的間隔層422a及422 )3分別具有70入及112入的厚度;層423、425 、427具有p型式1 X 1 01 9 αη-3的摻雜湄度及分 別為1 2.5 A、25Α及26Α的厚度;未被摻雜的間 隔層424a及424b分別具有20A及30A的厚度 ;未被摻雜的間隔層426及428分別具有40A及5 OA的厚度;可空乏層4 3 0在不同的實施例中分別具有 1 780A及1430A的厚度及ri型式2X101 7ce _3及1X101 7〇n-3的接雜澹度;及層450具有 一 3000A的厚度及一 η型式4X 1 O1 8 oj-3的摻 雜濃度。 一 1 6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) * · 1^1^1 J-ll- J ^^^1 I (請先閩讀背面之注意事項再填寫本頁) 訂 A7 __B7 五、發明説明(6 ) 當本發明配合特定之實施例加以說明後,將了解到其 可Μ做更進一步的修正,且,本申請案即意欲包含後續本 發明之任何改變、用或修正,通常,本發明之精神及包 含如下述之對本發明之偏離,如在已知或習慣此技藝之情 形下對有闞本發明之實作,及如可能將前文中設下之基本 特性加K應用,均係龎於本發明之範嚅及随附在後之申請 專利範圍之限制。 (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標隼局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)

Claims (1)

  1. ύ1δ9β3 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1 · 一種可變電抗器,包含: —半導體材料的基片; 一在上述基片上形成的靜電障壁且包含第一層的半導 體材料,其被包含施體及受體雜質之一的摻雜物雜質摻雜 ,及一個第二層半導體材料被上述的另一種摻雜物雜質接 雜; —可空乏層在上述障壁上形成;及 與上述基Μ及可空乏層接觸的接觸區域,其用於施Μ 一外加電壓。 2 ·如申請專利範圍第1項所述之可變電抗器,更包 含: 置於上述可空乏層及上述障壁間的一個間隔層。 3 ·如申請專利範圍第1項所述之可變電抗器,更包 含: 置於上述第一層及上述第二層間的一個間隔層。 4 ·如申請專利範圍第1項所述之可變電抗器,更包 含: 複數個上述可空乏層;及 複數個障壁; 其中所述複數個可空乏層及障壁是以交替的方式放置 ,Κ在上述基片上形成一串列的障壁及可空乏層對。 5 .如申請專利範圍第4項所述之可變電抗器,更包 含在上述串列放置的可空乏層及障壁對間的一間隔層。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -......--- -I , -1 - - - - I -I* n m tn (請先聞讀背面之注意事項再填寫本頁) 訂 線 經濟部中央橾率局員工消費合作社印製 318963 A8 B8 C8 _ D8 六、申請專利範圍 6 ·如申請專利範圍第1項所述之可變電抗器,其中 所述之第一層的半導體材料係大量地摻雜Μ施體雜質。 7 ·如申請專利範圍第1項所述之可變電抗器,其中 所述之第二層的半導體材料係大量地接雜Μ受體雜質。 8 ·如申請專利鲔圍第1項所述之可變電抗器,其中 所述之可空乏層及所述之第一及第二層是Κ相同的半導體 材料形成。 9 ·如申請專利範圍第1項所述之可變電抗器,其中 至少有一種所述之可空乏層及所述之第一及第二層是Κ不 同的半導體材料形成。 1 0 ·如申請專利範圍第1項所述之可變電抗器,其 中所述之可空乏層是由G a As形成。 1 1 ·如申請專利範圍第1項所述之可變電抗器,其 中所述之障壁更包含一第三層.其材料為半導體材料被摻 雜上述摻雜物雜質之一,上述第二層放置於上述第一層及 第三層間。 1 2 · —種可變電抗器,包含: 一半導體材料的基片; 複數個靜電障壁在上述基片上形成,每一障壁皆有一 第一層其材料為被摻雜施體雜質,及一第二層其材料為被 摻雜受體雜質;及 複數個可空乏層在上述基Η上形成; 其中所述之複數障壁及可空乏層是Κ一種交替的方式 -2 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) ----1 1--—裝------訂-----^線 (請先聞讀背面之注意事項再填寫本頁) 318963 AS B8 C8 D8 申請專利範圍 經濟部中央標準局員工消費合作社印褽 。 , , 質 , * 數 , j , 同 , , 及 對器 器雜 器 器複 器第 器相 器 器壁 層抗 抗體 抗 抗述 抗述 抗 K 抗 抗障 乏電 電施 電。電上 電上 電是 電 電的 空變 變雜。變雜變少。變於 變層 變 變列 可可。可摻間可接可至成可置 可乏 可。可排 及之 5 之被層之被之在形之持 之空 之壁之列 壁述 1 述料三述地述其間述保 述可 述障述串。 障所至所材第所量所狀 一所於 所個 所面所述壓 之項 2 項其及項大項形之項用 項數 項介項上偏 列 2 為 2 層層4係2之層 2 層。00 複 2 質 2 及加 串 1 圍 1 三 一 1 層 1 壁乏 1 隔狀 1 之 1 異 1 片外 1 第範第第第第三、第障空第間形第述 第為第基一 成圍之圍一述圍第圍持可圍一的圍所 圍個圍述M 形範目範含上範及範保個範含壁範及 範一 範上施 上利數利包於利二利 Μ 數利包障利壁 利有利與於 片專,壁專壁置專第專用複專壁的專障 專少專其用 基請障請障放請、請,述請障間請個 請至請,以 述 申個申 之被申 一申層 上申數 層申數 申壁 申域, 上如數如述層如第如隔及如複二如複。如障如區觸 在.複.所二 .之.間一 .之第.之成 ·之.觸接 M3 述 4 一 第 5 述 6 一 之 7 述述 8 述形 9 述 ο 接層 I 1 所 1 每述 1 所 1 含壁 1 所上 1 所料 1 所 2 含乏 置中 中上 中 包障 中及 中材 中 包空 放其 其, 其 更個 其層 其的 其 更可 J--.1^--{—裝------訂-----{線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準(CNS ) Α4規格(210Χ297公釐)
TW085113483A 1995-11-09 1996-11-05 TW318963B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/555,777 US5789801A (en) 1995-11-09 1995-11-09 Varactor with electrostatic barrier

Publications (1)

Publication Number Publication Date
TW318963B true TW318963B (zh) 1997-11-01

Family

ID=24218577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085113483A TW318963B (zh) 1995-11-09 1996-11-05

Country Status (7)

Country Link
US (1) US5789801A (zh)
EP (1) EP0860028B1 (zh)
JP (1) JP2000500287A (zh)
AU (1) AU1079497A (zh)
DE (1) DE69633513T2 (zh)
TW (1) TW318963B (zh)
WO (1) WO1997017732A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787882B2 (en) * 2002-10-02 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Semiconductor varactor diode with doped heterojunction
EP2076910A2 (en) * 2006-10-25 2009-07-08 Nxp B.V. Ferroelectric varactor with improved tuning range
US7696604B2 (en) * 2007-10-23 2010-04-13 International Business Machines Corporation Silicon germanium heterostructure barrier varactor
TWI512905B (zh) * 2012-06-13 2015-12-11 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
US9472689B1 (en) * 2015-09-02 2016-10-18 Sandia Corporation Varactor with integrated micro-discharge source
CN113013260B (zh) * 2021-02-23 2022-08-23 温州大学 一种光敏型SiC异构结多势垒变容二极管
CN113013261B (zh) * 2021-02-23 2022-08-23 温州大学 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878001A (en) * 1970-07-13 1975-04-15 Siemens Ag Method of making a hypersensitive semiconductor tuning diode
DE2104752B2 (de) * 1971-02-02 1975-02-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode
JPS5529169A (en) * 1978-08-23 1980-03-01 Mitsubishi Electric Corp Variable capacity diode and manufacturing thereof
JPS58162071A (ja) * 1982-03-19 1983-09-26 Matsushita Electronics Corp ダイオ−ド
JPH0233977A (ja) * 1988-07-22 1990-02-05 Matsushita Electron Corp 半導体可変容量素子
JPH02191377A (ja) * 1989-01-19 1990-07-27 Toko Inc 可変容量ダイオード素子
US4987459A (en) * 1989-01-19 1991-01-22 Toko, Inc. Variable capacitance diode element having wide capacitance variation range
JP2761961B2 (ja) * 1990-04-06 1998-06-04 健一 上山 半導体可変容量素子
JPH0456363A (ja) * 1990-06-26 1992-02-24 Toko Inc 可変容量ダイオード装置
US5278444A (en) * 1992-02-26 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Planar varactor frequency multiplier devices with blocking barrier
US5336923A (en) * 1992-12-31 1994-08-09 Honeywell, Inc. Varactor diode having a stepped capacitance-voltage profile
JP2755135B2 (ja) * 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置

Also Published As

Publication number Publication date
AU1079497A (en) 1997-05-29
EP0860028A4 (en) 1999-11-17
EP0860028A1 (en) 1998-08-26
EP0860028B1 (en) 2004-09-29
DE69633513D1 (de) 2004-11-04
WO1997017732A1 (en) 1997-05-15
JP2000500287A (ja) 2000-01-11
DE69633513T2 (de) 2005-11-17
US5789801A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
US6444897B1 (en) Intermediate band semiconductor photovoltaic solar cell
US4410902A (en) Planar doped barrier semiconductor device
US5883564A (en) Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer
KR20100118574A (ko) 조성 구배를 갖는 3족 질화물 태양 전지
JPS6028268A (ja) 半導体装置
WO2011034814A1 (en) Tunneling field effect transistors and transistor circuitry employing same
JPH0541551A (ja) 金属−絶縁体−金属接合構造の製造方法
US8643152B2 (en) Double trench rectifier
TW318963B (zh)
US9331177B2 (en) Semiconductor structure with deep trench thermal conduction
TW293180B (zh)
JP3076638B2 (ja) 整流用半導体装置
Jandieri et al. Resonant electron tunneling through defects in GaAs tunnel diodes
US20220278247A1 (en) Light detecting device, optical device and method of manufacturing the same
EP0134069A2 (en) Bipolar transistor having a heterojunction between base and collector
WO1997017732A9 (en) Varactor with electrostatic barrier
JPS6354777A (ja) 共振トンネル装置
Cooper Jr et al. Capacitance‐voltage and current‐voltage characteristics of molecular beam epitaxially grown p+‐GaAs/AlAs/n‐GaAs heterostructures
EP0201329B1 (en) A field effect transistor
TW406337B (en) Low offset voltage aluminum indium arsen/gallium indium arsen hetreo-junction bipolar transistor (HBT)
EP0235248A1 (en) DETECTOR AND MIXING DIODE WITH ZERO POLARIZATION VOLTAGE AND MANUFACTURING METHOD.
JPH0687509B2 (ja) ヘテロ接合磁気センサ
TW304284B (en) Manufacturing method of heterostructure-emitter and heterostructure-base transistor and structure thereof
JP2583793B2 (ja) 半導体基板
JPH0691287B2 (ja) ヘテロ接合磁気センサ