TW315440B - 54*54 multiplier - Google Patents
54*54 multiplier Download PDFInfo
- Publication number
- TW315440B TW315440B TW086103251A TW86103251A TW315440B TW 315440 B TW315440 B TW 315440B TW 086103251 A TW086103251 A TW 086103251A TW 86103251 A TW86103251 A TW 86103251A TW 315440 B TW315440 B TW 315440B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- output
- compression device
- sum
- carry
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/527—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel
- G06F7/5272—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel with row wise addition of partial products
- G06F7/5275—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel with row wise addition of partial products using carry save adders
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 ________B7五、發明説明u ) 本發明有關於一種乘法器。更特別地,本發明有關於 一種54 X 54乘法器,其使用一種直接编碼器取代蒲斯編 碼器(Booth、encoder)並且包括一高壓縮速率的壓縮器 Ο 一種54 X 54乘法器在具有若干數位的數目相乘方面 傜不可或缺的,而因此,其為決定如微處理器和數位訊號 處理器(DSP)般之數字處理晶片之整體蓮作速度的重要裝 置。 該一種乘法器的一値例子傜被掲露於下列文獻中:被 刊登於 1995年三月出刊之 IEEE Journal of Solid-state Circuits, VOL. 30,NO. 3中,由 Norio Ohkubo等人提 出,名稱為〃 i\ 4.4 ns CMOS 54x54-b Multiplier Using Pass-Transistor Multiplexer ” 的文章。 第1圖描繪由Norio Ohkubo等人所揭露的54x54乘法 器。 在第1圖的乘法器中,一蒲斯编碼器(Booth’s encoder) 11根據轉換後的㈣斯演算法分別壓縮一54-位元乘數和一 54-位元被乘數成27-位元資料。該27-位元的垂直資料 傜藉箸實現華萊氏樹(Wallace’s Tree)13之四级的4-至-2 壓縮器來被壓縮成2-位元資料,.即,一總和訊號和一進位 訊號。最後,毎値由該總和及進位訊號構成的垂直資料偽 在相同的延遲下被供應至一 108-位元的超前進位加法器( 於此後,被稱為”CLA”)15並且傜被相加來産生最後的相 乘資料 -4 - I----------^ 1裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 ^15440 五、發明説明(2) 另一方面,在該華萊氏樹13中的每値4-至-2壓縮器輸 入5 -位兀資料而然後輸出3 -位元資料。在這裡,該輸入資 料包括由下一値較低位元4-至-2壓縮器輸出的一進位訊號 和一 4 -位元垂直資.料,而該輸出資料包括一總和訊號和— 進位訊號及另一痼要被輸出到下一膣較高位元4-至-2壓縮 器的進位訊號。 然而,在習知乘法器中使用蒲斯編碼器實現蒲斯演算 法使得該乘法器的硬體複雜且蓮作速度略低。 本發明之一目的偽來提供一種用於將一 54-位元被乘 數與一54-位元乘數相乘的54x54乘法器,該乘法器包含 :編碼裝置,該編碼裝置傜用於當該乘數的一位元為1時 ’照原狀輸出該被乘數及用於當該乘數的一位元為0時, 輸出一為0之位元列序俾産生54艏垂直資料,每鮪垂直資 料由54位元構成;54値壓縮装置,每個壓縮装置對由該编 碼裝置輸出的每個垂直資料蓮作俾産生一第一總和訊號和 一第一進位訊號;及用於相加該等第一進位訊號和該等第 一總和訊號的加法裝置,其中,在該等壓縮裝置之間的第 d個壓細裝置’ ’η '為1,2,.··,54’包含:六個9_至_2 壓縮裝置,每値9 -至-2壓縮裝置輸入及壓縮該第η値垂直 .資料的9彳i元俾輸出一第二總和訊號和一第二進位訊號; 二傾6-至-2壓縮裝置,每阔6-至-2壓縮装置輸入及壓縮由 該六値9-至-2壓缩装置輸出之十二個第二總和及第二進位 訊號的6位元俾輸出一第三總和訊號和一第三進位訊號; 及用於輸入及壓縮由該6-至-2壓縮裝置輸出之4-位元資料 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X29'.公t ) -------,---J-i 裝------訂------旅 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局貝工消費合作社印製 3l5H〇 V A7 B7 ---—------:--- 五、發明説明(3 ) 來産生該第一總和與該第一進位訊號的4-至-2壓縮裝置。 本發明之以上目的和優點藉由配合附圖詳細描述其之 較佳實施例而偽會變得更明顯,其中: 第1圖描繪一習知的54x54乘法器; 第2圖描繪本發明的54x54乘法器; 第3圖描繪在第2圖中所顯示之编碼器内之垂直資料 的構成; 第4圖傷在第2圖中所顯不之9 -至-2壓縮器的方塊圖 t 第5圖傜在第2圖中所顯示之6 -至-2壓縮器的方塊圖 t 第6圖傜在第2圖中所顯示之4-至-2壓縮器的方塊圖 1 第7圖傜顯示在本發明之乘法器中之一輸入訊號與一 輸出訊號之間的時序關偽;及 第8圖係一個將習知乘法器之蓮作速度與本發明之乘 法器之運作速度做比較的圖示。 請參閲第2画所示,本發明的54x54乘法器包括一编 碼器21、五十四傾華萊氏樹23和一 CL A 25。該编碼器傜用 於根據一預定演算法來産生五十四画垂直資料,每値垂直 資料由54-位元構成。每値華萊氏樹23計算部份積數來壓 縮每個垂直資料成2-位元資料,一總和訊號與一進位訊號 (在第2圖中,只有用於運作第n値垂直資料的第η値華 萊氏樹係被顥示)。該CLA像甩於相加該等總和訊號到該 本纸浪尺度適用中國國家.療隼(CNS j A4規格(210X297公釐) 11 ; ; 1^1, I— I I 訂— — I "IT"/線 (請先閱讀背面之注意事項再填寫本莧) A7 315440 B7_ 五、發明説明(砵) 等進位訊號來産生一相乘結果。 該编碼器21係由一多工器組成,其接收一54-位元乘 數和一54-位元被乘數並且輸出五十四値垂直資料。當該 乘數的一位元為” 1 ”時,該编碼器21照原狀輸出該被乘數 ,當該乘數的一位元為”〇”時,該編碼器21輸出一由五十 四脑” 0 ”構成的位元列序。即,該第η個垂直資料為一傾 藉由相乘該乘數的第η値位元到該被乘數來被獲得的部份 乘積,其中〃 η 〃為1_____54。據此,該第一、第二、.. ..、第54個垂直資料傜被該被乘數與乘數之對應之數位之 部份乘積所形成。 第3圖描繪垂直資料的構成,在其中,一 4x4乘法器 的例子傺被顯示。在一4-位元乘數(Β)被乘至一4-位元被 乘數U)的情況中,當(Β)之正被相乘的位元為0時 > 該 垂直資料的每個位元變成0 ,而當該(Β)的位元為1時, 該垂直資料變成(Α)。位元列序(1) , (2) , (3)和(4)分別 形成第一、第二、第三和第四垂直資料,並且傜被供應至 該華萊氏樹23。 在第2圖中所顯示之有第η丨固垂直資料被輸入至其那 裡的華萊氏樹23包括六値9-至-2壓縮器、二値6-至-2壓縮 器和一値4-至-2壓縮器。毎艏9-至-2壓縮器接收由該编碼 器輸出之垂直資料的9位元並且産生一艏兩位元的壓縮資 料,一總和位元及一進位位元。每砲6-至-2壓縮器接收由 該9 -至-2壓縮器輸出之1 2 -位元資料的6位元並且産生一 阔兩位元的壓縮資料,一總和位元及一進位位元。另一方 本紙張尺度通用中國國家標準(CNS ) Α4規格(210X297公釐) ^ „ ^3 —裝 訂 ^線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(t) 面,該4-至-2壓縮器接收由該6-至-2壓縮器輸出之資料的 4位元並且産生一個兩位元的壓縮資料,一最後的總和位 元SUM和一最後的進位位元CARRY 。 該超前進位加法器(CLA) 25在相同的延遲下接收從五 十四値華萊氏樹23輸出來之與五十四個垂直資料有關且總 計108位元的總和位元SUM’S和進位位元CARRY’S ,並且 相加該等資料位元俾産生最後的相乘結果。 第4圔為在第2圖中所顯示之該第n値I華萊氏樹中之 該9-至-2壓縮器的方塊圖,例如,一第Μ痼壓縮器*其中 ” Μ ”為1,2-----6 。該9 -至-2壓_器接收由該编碼器輸出 之12-位元垂直資料的九値位元和從該第U-1)値華萊氏 樹中的第Μ値9 -至-2壓縮器接收6値進位位元,並且輸出 一總和位元SUM ,一進位位元CARRY和另外要被輸出至該 第U + 1)個華萊氏樹中之第Μ個9-至-2壓縮器的進位位元 〇 一第一全加器31接收垂直資料的三値位元,並且相加 該等位元俾輸出一第一總和位元和一要被輸出至該第(η + 1) 個華萊氏樹中之第Μ個9-至-2壓縮器的第一輸出進位位元 C。i 。一第二全加器32接收垂直資料的另外三痼位元’ 並且相加該等資料俥輸出一第二總和位元和一要被輸出至 該第(n + 1)値華萊氏樹中之第Μ値9-至-2壓縮器的第二輸 出進位位元C。ut 2 。一第三全加器33接收垂直資料的其他 三値位元,並且相加該等位元俥輸出一第三總和位元和一 要被輸出至該第(n + l)個華萊氏樹中之第Μ値9-至4壓缩 本紙浪尺度適用中國國家標準(CNS ) Α4規格(210x 297公釐) ; .( 裝 —~訂 「線 (請先閱讀背面之注意事項再填寫本頁) 經濟、郅中夬標準局員Η消費合作杜印製 五、發明説明(& ) 器的第三輸出進位位元C。U t 3 。 一第四全加器34接收該第一、第二和第三總和位元, 並且相加該等位元俥輸出一第四總和位元和一要被輸出至 該第(n + 1)餹華萊氏樹中之第Μ膣9-至-2壓縮器的第四輸 出進位位元。該第五金加器35從該第(n-Γ)阔華萊 氏樹中的第Μ個9-至-2壓縮器接收一第一、一第二和一第 三輸入進位位元C i n t,C i η 2 , C i „ 3,並且相加該等位元俾輸 出一第五總和位元和一要被輸出至該第U + 1)個華萊氏樹 中之第Μ痼9-至-2壓縮器的第五輸出進位位元。一 第六全加器36接收該第四和第五總和位元和一第四輸入輸 入進位位元C t „ 4,並且相加該等位元俾輸出一第六總和位 元和一要被輸出至該第(η + l)傾華萊氏樹中之第Μ個9-至-2 壓縮器的第六輸出進位位元C。u t s 。一第t全加器37接牧 該第六總和位元及從該第(n-1)値華萊氏樹中之第Μ個 9-至-2壓縮器接收一第五和一第六輸入進位位元c 1 " 5,c 1 " s ,並且相加該等位元俾輸出該最後的總和位元s 11M和該最 後的進位位元CARRY 。 第5圖條(在第2圖中所顯示之該第η値華萊氏樹中之 該6-至-2壓縮器的方塊圖,例如,一笫Μ値壓縮器’其中 ” Μ”為1或者2 。該6-至-2壓縮器接收由該六傾9-至-2蟹 縮器輸出之12-位元垂直資料的六値位元及從該第(η-1) 値華萊氏樹中的第Μ値&-至-2壓縮器接收三値進位位元’ 並且輸出一總和位元SUM 、一進位位元CARRY和另外要被 輸出至該第(n + l)傾華萊氏樹中之弟Μ画6 -主_2壓連器的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ----^---^---裝------訂------^線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 進位位元。 一第一全加器41接收垂直資料的三個位元,並且相加 該等位元俥輸出一第一總和位元和一要被輸出至該第U +1) 値華萊氏樹中之第Μ個6-至-2壓縮器的第一輸出進位位元 C〇utl 。一第二全加器42接收垂直資料之其他的三値位元 ,並且相加該等資料俾輸出一第二總和位元和一要被輸出 至該第U + 1.) β華萊氏樹中之第Μ個6-至-2壓縮器的第二 輸出進位位元C〇ut2 。一第三全加器43從該第(η-1)値華 萊氏樹中之第Μ値6-至-2壓縮器接收一第一、第二和第三 輸入進位位元C i η 1 , C i « 2 , C i η 3,並且相加該等位元俥輸出 一第三總和位元和一要被輸出至該第( n + Γ)個華萊氏樹中 之第Μ個6 -至-2壓縮器的第三輸出進位位元C。u t 3 。一第 四全加器44接收該第一、第二和第三總和位元,並且相加 該等位元俥輸出該最後的總和位元SUM和該最後的進位位 元CARRY 。 第6圖為在第2圖中所顯示之該第η膣華萊氏樹之該 4-至-2壓縮器的方塊圖,其從兩個6-至-2壓縮器接收4-位 元資料及從第(η-1)個華萊氏中之一4-至-2壓縮器接收一 値進位位元,並且輸出一總和位元、一進位位元及另一要 被輸出至該第U + 1)値華萊氏樹中之一4-至-2壓縮器的進 位位元。 一第一全加器51接收由兩値δ -至-2壓縮器輸出之該4-位元資料之較低的三値位元’並且相加資料位元侓輸出一 第一總和位元和一要被輸出至該第(η +1)個華萊氏樹中之 -10 - · 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210 X 297公釐) ----J---^---^1 裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標準局員工消費合作社印製 A7 B7 i、發明説明(!) 該4-至-2壓縮器的第一進位位元c°utl 。一第二全加器52 接收該第一總和位元、由兩値6 -至壓縮器輸出之該4 -位 元資料的最高位元和一來自該第(n_1) ®華萊氏樹之該 4-至-2壓縮器的進位位元Ci " 1 ’並且相加該等位元俾輸出 一最後的總和位元SUM和一最後的進位位元CARRY 。於此 時,該最後的總和位元SUM和該最後的進位位元CARRY偽 被輸入至該CLA 。 第7圖顯示在本發明之乘法器中之一輸入訊號61與一 輸出訊號62之間的時序關係,従該圖可見,在一輸入資料 被施加至該乘法器之後大約9.8ns輸出一相乘結果。 第8圖為一値將該習知乘法器71之蓮作速度與本發明 之乘法器72之蓮作速度做比較的圖示,其偽由本發明人所 執行的SP ICE模擬所得到的結果。 如在第8圖中所顯示般,該習知乘法器71之臨界路徑 的相乘時間為11. 1 [ns],而本發明之乘法器72之臨界路 徑的相乘時間為9 · 8 [ns]。因此,該相乘時間係被減少大 約 12¾ 。 如上所述,本發明的54x54乘法器在沒有一蒲斯编碼 器之下直接將輸入資料编碼而然後藉著使用具有高壓縮比 的壓縮器來壓縮經過编碼的資料。據此,相乘的運作速度 傷被提升。 元件標號對照表 11 蒲斯編碼器 13 華萊氏樹 15 超前進位加法器 21 编碼器 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公羞) I------.---^ 1 裝------訂------^旅 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(f ) 23 華 萊 氏 樹 25 CLA SUM 最 後 的 總 和 位元 CARRY. 最 後 的 進 位 位元 31 第 全 加 器 C 〇 u t 1 第 __- 輸 出 進 位位 元 32 第 二 全 加 器 C o u t 2 /τ>»» 弟 二 輸 出 進 位位元 33 第 三 全 加 器 C o u t 3 三 輸 出 進 位位元 34 第 四 全 加 器 C ο υ t 4 第 四輸 出 進 位位 元 35 第 五 全 加 器 C i η 1 一 輸 入 進 位位 元 C i η 2 弟 二 輸 入 進 位位元 C ί n 3 hr— 弟 三 輸 入 進 位位 元 C o u t 5 第 五 輸 出 進 位位元 36 第 .J.. 全 加 器 C X n 4 第 四 輸 入 進位位元 C 〇 u t G 第 —> - 輸 出 進 位位 元 37 第 七 全 加 器 C i n 5 第 五 輸 入 進 位位 元 C i n G 第 輸 入 進 位位元 41 第 一 全 加 器 42 第 二 全 加 器 43 第 三 全 加 器 44 A-A- 弟 四 全 加 器 51 /rAr - 全 加 器 52 笫 二 全 加 器 61 輸 入 訊 號 62 輸 出 訊 號 71 乘 法 器 72 乘法器 -12 - ---'-----—裝------訂-----1 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 3ί544〇 Α8 Β8 C8 D8 六、申請專利範圍 1. 一種用於將一54-位元乘數與一 54-位元被乘數相乘的 54x54乘法器,包含: 编碼裝置,該编碼裝置傜用於當該乘數的一位元& 1時,照原狀輸出該被乘數及用於當該乘數的一位元為 0時,输出一為0之位元列序俾産生54個垂直資料,每 個垂直資料由5 4位元構成; 54魅壓縮裝置,毎膣壓縮装置對·由該編碼裝置輸出 的每個垂直資料蓮作俾産生一第一總和訊號和一第一進 位訊號;及 用於相加該等第一進位訊號和詼等第一總和訊號來 産生一相乘結果的加法裝置,> 其中,在該等魅鉍裝置之間的第羁縮裝置f 為1,2,...,54,該第η痼壓縮裝置包含: 六Μ 9 -至-2壓縮装置,每® 9 -2.壓縮裝置^ 入及壓縮該第η傾垂直資料的9位元俥輸出一第二總和 訊號和一第二進位訊號; 二値6-至-2壓縮装置,每値6-至-2壓縮装置輸 入及壓縮由該六値9-至-2壓縮裝置輸出之十二値第二總 和及第二進位訊號的6位元俥輸出一第三總和訊號和一 第三進位訊號;及 用於輸入及壓縮由該等6-至-2壓縮裝置输出之 4-位元資料來産生該第一總和與該第一進位訊·號的至_2 壓縮装置。 2. 如申請專利範圍第1項所述之54x54乘法器,其中,該 -13 - 本纸浪尺度適用中國國家標準(CNS ) Α4说格(210X297公麓) ---?--^--装------訂-----線 π请先聞讀背面之注意事項存填寫本育) 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8 ☆、申請專利範圍 编碼裝置産生一傾藉箸將該乘數之第Μ痼位元相乘至該 被乘數來被獲得的部份乘積作為一第Μ値垂直資料,其 中,”Μ ”為1,2,...,54。 3 ·如申請專利範圍第1項所述之54x54乘法器,其中,在 該第η値壓縮裝置中的一第Μ個9-至-2壓縮裝置,”M” 為 1,2,·.·,6 ,包含: 一第一加法器,該第一加法器傜用於接1收及相加該 第η個垂直資料的三倨位元俾輸出一第一總和位元和一 要被輸出至該第(η + 1)値壓縮装置中之第Μ個9-至-2壓 縮裝置的第一輸出進位位元; 一第二加法器,該第二加法器俗用於接收及相加該 第η個垂直資料之另外三値位元俾輸出一第二總和位元 和一要被輸出至該第(η + 1)艏壓縮裝置中之第Μ個9-至-2 壓縮装置的第二輸出進位位元·, 一第三加法器,該第三加法器傜用於接收及相加該 第η値垂直資料的其他三値位元俥輸出一第三總和位元 和一要被輸出至該第(Π + 1)屆壓縮裝置中之第Μ値9-至-2 壓縮裝置的第三輸出進位位元; 經濟部中夬標準局員工消費合作社印製 一第四加法器,該第四加法器傺用於接收及相加該 第一、第二和第三總和位元,俥輸出一第四總和位元和 —要被輸出至該第(η + 1)痼壓縮装置中之第Μ艏9-至-2 壓縮裝置的第四輸出進位位元; . 一第五加法器,該第五加法器偽用於從該第(η - 1) 傾壓縮装置中之第Μ痼9-至-2壓縮裝置接收及相加一第 -14 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X29了公釐〉 經濟部中央標準局員工消費合作社印製 3l544〇 as B8 C8 D8 ___ 六、申請專利範圍 一、一第二和一第三輸入進位位元俾輸出一笫五總和位 元和一要被輸出至該第(n + l)個壓縮裝置中之第Μ個 9-至-2壓縮装置的第五輸出進位位元; 一第六加法器,該第六加法器偽用於接收及相加該 第四和第五總和位元和一第四輸入输入進位位元俾輸出 —第六總和位兀和一要被輸出至該第(η +1)個壓縮裝置 中之第Μ値9-至-2壓縮裝置的第六輸出進位位元;及 一第七加法器,該第t加法器偽用於接收及相加該 第六總和位元及從該第(η-l)値壓縮裝置中之第Μ値 9-至-2壓縮裝置接收一第五和一第六輸入進位位元俾輸 出該第二總和訊號和該第二進位訊號。 4.如申請專利範圍第1項所述之54x54乘法器,其中,在 該第η値壓縮裝置中之該第Μ値6-至-2壓缩装置,”Μ” 為1或者2 ,包含: 一第一加法器,該第~加法器偽用於接收及相加該 6 -位元垂直資料的三痼位元俾輸出一第一總和位元和一 要被輸出至該第(η + l)個壓縮装置中之第Μ痼6-至-2壓 縮裝置的第一輸出進位位元; 一第二加法器,該第二加法器係用於接收及相加該 6-位元垂直資料的其他三個位元俾輸出一第二總和位元 和一要被輸出至該第(η + 1)値壓縮裝置中之第Μ個6-至-2 壓縮裝置的第二輸出進位位元; . —第三加法器,該第三加法器偽用於從該第(η-1) 値壓縮装置中之第Μ屆6-至-2壓縮裝置接收及相加一第 -15 一 本紙張尺度適用中國國家.漂準(C>iS ) Λ4洗格(210X297公釐) -----<—「,丨裝-----—訂-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 一、第二和第三輸入進位位元俾輸出一第三總和位元和 一要被輸出至該第(n + l)個壓縮裝置中之第Μ個6-至-2 壓縮装置的第三輸出進位位元;及 一第四加法器,該第四加法器接收及相加該第一、 第二和第三總和位元俾輸出該第三總和訊號和該第三進 位訊號。 5 ·如申請專利範圍第i項所述之54x54乘法器,其中,在 該第η個壓縮装置中之該4-至-2壓縮裝置包含: 一第一加法器,該第一加法器傜用於接收及相加由 兩個6-至-2壓縮裝置輸出之該4-位元資料之較低的三痼 位元俾_出一第一總和位元和一要被輸出至該第(η + 1) 痼壓縮裝置中之該4-至-2壓縮裝置的第一進位位元;及 一第二加法器,該第二加法器傜用於接收及相加該 第一總和位元、由兩個6-至-2壓縮裝置輸出之該4-位元 資料的最高位元和一來自該第(η - 1.)値靈縮裝置\之該 4-至-2壓縮裝置的進位位元俥輸出—第一總和訊號和一 第一進位訊號。 6 . —種用於將一 Ν -位元乘數與一 Ν -位元被乘數相乘的54x54 乘法器,包含: 编碼裝置,該编碼装置偽用於當該乘數的一位元為 1時,照原狀輸出該被乘數及用於當該乘數的一位元為 〇時’輸出一為0之位元列序俥産生Ν個垂直資料; Η値壓縮装置,每値壓縮裝置對由該编碼裝置輸出 的每画垂直資料運作俾産生一第一總和訊號和一第一進 -16 - 本紙彔尺度逋用中國國家標準(CNS ) Α4况格(210X297公董) -----.--1、 —裝------訂-----/ 線 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 位訊號;及 用於相加該等第一進位訊號和該等第一總和訊號來 産生一相乘结果的加法裝置。 7 .如申請專利範圍第6項所述之乘法器,其中,該編碼装 置産生一値藉著將該乘數之第Μ値位元相乘至該被乘數 來被獲得的部份乘積作為一第Μ値垂直資料,其中,” Μ 為 1,2,· _ .,5 4。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印製 一 17 一 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039358A KR19980020762A (ko) | 1996-09-11 | 1996-09-11 | 54 x 54 곱셈기 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW315440B true TW315440B (en) | 1997-09-11 |
Family
ID=19473395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086103251A TW315440B (en) | 1996-09-11 | 1997-03-15 | 54*54 multiplier |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH10105380A (zh) |
KR (1) | KR19980020762A (zh) |
TW (1) | TW315440B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7930336B2 (en) * | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
-
1996
- 1996-09-11 KR KR1019960039358A patent/KR19980020762A/ko not_active Application Discontinuation
-
1997
- 1997-03-15 TW TW086103251A patent/TW315440B/zh active
- 1997-08-08 JP JP9214760A patent/JPH10105380A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH10105380A (ja) | 1998-04-24 |
KR19980020762A (ko) | 1998-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0621543B1 (en) | Inverse discrete cosine transform processor | |
JPH0645950A (ja) | 信号生成装置とその方法 | |
US6900747B2 (en) | Method of compressing lookup table for reducing memory, non-linear function generating apparatus having lookup table compressed using the method, and non-linear function generating method | |
KR960013080A (ko) | Mpeg 음성/영상 디코더 | |
JP2754741B2 (ja) | 符号化装置 | |
JP2001147804A (ja) | パッケージデータのシフト方法および処理コア | |
JP2001147798A (ja) | データ乗算方法および計算装置 | |
TW315440B (en) | 54*54 multiplier | |
US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
JP2001147799A (ja) | データ移動方法および条件付転送論理ならびにデータの配列換え方法およびデータのコピー方法 | |
GB2234374A (en) | Real time multipliers | |
CN115544447A (zh) | 一种点积运算装置 | |
US5150321A (en) | Apparatus for performing serial binary multiplication | |
JPH01501434A (ja) | 情報搬送シンボルの可逆圧縮方法および装置 | |
JP2621535B2 (ja) | 符号変換回路 | |
KR950001055B1 (ko) | 승산방법 및 회로 | |
Ramamoorthy et al. | Bit serial systolic chip set for real-time image coding | |
Truong et al. | A parallel VLSI architecture for a digital filter of arbitrary length using Fermat number transforms | |
JP3190826B2 (ja) | 積和演算装置 | |
TWI780796B (zh) | 轉換數位影像資料 | |
Sandeep et al. | Design of area and power Potent Booth multiplier using multiplexer | |
JP2699358B2 (ja) | デコーダ回路 | |
JP2753091B2 (ja) | 画像データ伸張回路 | |
KR960014196B1 (ko) | 이차원 역 이산 코사인 변환(idct) 프로세서 | |
KR0162320B1 (ko) | 고집적 회로 구현에 적합한 고차 유한 충격 응답 필터 구조 |